Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5843897B2 - Ｐ型シリコンエピタキシャル層の抵抗測定方法 - Google Patents
[go: Go Back, main page]

JPS5843897B2 - Ｐ型シリコンエピタキシャル層の抵抗測定方法 - Google Patents

Ｐ型シリコンエピタキシャル層の抵抗測定方法

Info

Publication number
JPS5843897B2
JPS5843897B2 JP54085286A JP8528679A JPS5843897B2 JP S5843897 B2 JPS5843897 B2 JP S5843897B2 JP 54085286 A JP54085286 A JP 54085286A JP 8528679 A JP8528679 A JP 8528679A JP S5843897 B2 JPS5843897 B2 JP S5843897B2
Authority
JP
Japan
Prior art keywords
epitaxial layer
type silicon
silicon epitaxial
resistance
measuring resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54085286A
Other languages
English (en)
Other versions
JPS5610919A (en
Inventor
秀明 高橋
格 山仲
進 直本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP54085286A priority Critical patent/JPS5843897B2/ja
Publication of JPS5610919A publication Critical patent/JPS5610919A/ja
Publication of JPS5843897B2 publication Critical patent/JPS5843897B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3444—P-type

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 本発明は四探針法によりエピタキシャル層のシート抵抗
を測定する方法に関する。
四探針法は１表面が平らでかつ大きな試料、たとえば半
導体基板上に形成されたエピタキシャル層等のシート抵
抗または比抵抗の測定に広く用いられている方法であっ
て、測定すべき試料表面に一直線をなす４点をとり、探
針を立てて両端の２点に電流を流し、内側の２点間にか
かる電圧を測定することにより正確な測定値を得る方法
である。
ところがこの四探針法を用いてシリコンエピタキシャル
層のシート抵抗を測定すると、理由は定かでないがｎ型
に比べてことにｐ型高比抵抗のものが測定結果に再現性
が乏しく、ばらつきが大きいという問題があり、多数回
の測定値の平均をとらなければならないという不都合が
あった。
たとえば、第１図は、ｎ型シリコン基板上に。
比抵抗３０Ω温厚さ４０μｍのｐ型シリコンエピタキシ
ャル層を形成し、４探針法を用い試料に流す電流の方向
を順逆に反転させ、これを１回とし。
都合２０回にわたる測定を行った結果であるが。
ばらつきは非常に大きいことがわかる。
このばらつきは、同じ高比抵抗のエピタキシャル層でも
。
ｎ型のものに対しては、全くみられない。
本発明は、ｐ型高比抵抗エピタキシャル層の４探針法に
よる比抵抗測定にのみみられる上記の問題点に鑑みてな
されたもので、あらかじめ測定しようとする試料表面に
対し、弗酸によるエツチング処理等の表面処理を施した
のち測定を行うことにより、ばらつきなく精度の良い測
定値を得ることを見い出し、これに基いてなされたもの
である。
次に本発明実施例の高比抵抗ｐ型シリコンエピタキシャ
ル層のシート抵抗測定方法について説明する。
ｎ型シリコン基板表面に、比抵抗３０Ωの厚さ４０μｍ
のｐ型シリコンエピタキシャル層の形成された試料を準
備し、これを４６．５条の弗酸と水をに１０の割合で混
合してなるエツチング液に１分４０秒浸漬したのち水洗
乾燥処理を行った。
その後、４探針法を用いて多数回にわたり。シート抵抗
を測定した。
その結果を第２図に示す。この図から明らかなように、
測定値のばらつきは非常に小さくなった。
この理由は詳らかではないが、ことに高比抵抗ｐ型エピ
タキシャル層の場合においてのみ、大きかったシート抵
抗測定値のばらつきが、測定の前に弗酸処理を施すこと
により、非常に小さくなった。
これは弗酸処理により表面酸化膜が除去されたためとは
考えにくい。
エピタキシャル成長を水累算囲気中で行い、かつリアク
タからとり出した直後、すなわち１表面に酸化膜が形成
されない状態で測定することによってもこのばらつきは
消滅しないことから、とくに表面の酸化膜の影響ではな
いように思われる。
しかしながら、この表面処理により表面状態に何らかの
変化が生じ、四探針法に適したものとなっていると考え
られる。
さらに、弗酸と水の混合比を１：１〜１００゜処理時間
を３秒〜１５分で、いろいろな組合せを選び実験を行っ
た。
この実験結果によれば、弗酸：水の混合比が１：１〜Ｉ
：Ｉｏｏ、処理時間が３０秒〜１０分の範囲において顕
著な効果がみられた。
弗酸：水−１＝１以上の濃い溶液を用いると１表面がス
テイニングされることがあり、又１００以下に希釈した
場合エツチング液の組成がばらつき、溶液濃度の再現性
に乏しく実用的には問題があった。
また０時間については、３０秒以下では測定値のばらつ
きは解消されないばかりでなく、かえって、測定値のば
らつきを大きくする結果となることもある。
これは、エツチング処理が不充分であることの他に、エ
ツチングの「むら」なども関係していると考えられる。
一方、１０分以上行ってもさらに顕著な効果は認められ
ず１時間のロスが太きい。
上述した範囲内に、エツチング時間および溶液濃度を選
んだ場合、その範囲内では、その効果に著しい差異は認
められず、いずれも、処理前のばらつきが１０％以上で
あったものが、処理後には１．５％以内となっている。
以上説明してきたように、測定値にばらつきが大きく多
数回の測定によらなければ、信頼性を得ることができな
かったとくに１００以上の高抵抗ｐ型エピタキシャル層
の測定値が１本発明の方法によれば測定値のばらつきが
小さくなり＋、−１回程度の測定値の平均を求めれば元
号であり、抵抗測定の為の作業能率を非常に大きく高め
ることができるものである。
【図面の簡単な説明】
第１図は従来法によって測定したｐ型窩抵抗エビクキシ
ャル層のシート抵抗を示す図、第２図は本発明実施例の
方法を用いて測□したｐ型高抵抗エピタキシャル層のシ
ート抵抗を示す図である。

Claims (1)

    【特許請求の範囲】
  1. １ 四探針法を用いて、ｐ型のシリコンエピタキシャル
    層のシート抵抗又は比抵抗を測定するにあたり、あらか
    じめ前記シリコンエピタキシャル層に対し弗酸による表
    面処理を施したのちに測定を行うことを特徴とするｐ型
    シリコンエピタキシャル層の抵抗測定方法。
JP54085286A 1979-07-05 1979-07-05 Ｐ型シリコンエピタキシャル層の抵抗測定方法 Expired JPS5843897B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54085286A JPS5843897B2 (ja) 1979-07-05 1979-07-05 Ｐ型シリコンエピタキシャル層の抵抗測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54085286A JPS5843897B2 (ja) 1979-07-05 1979-07-05 Ｐ型シリコンエピタキシャル層の抵抗測定方法

Publications (2)

Publication Number Publication Date
JPS5610919A JPS5610919A (en) 1981-02-03
JPS5843897B2 true JPS5843897B2 (ja) 1983-09-29

Family

ID=13854320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54085286A Expired JPS5843897B2 (ja) 1979-07-05 1979-07-05 Ｐ型シリコンエピタキシャル層の抵抗測定方法

Country Status (1)

Country Link
JP (1) JPS5843897B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2953263B2 (ja) * 1993-07-16 1999-09-27 信越半導体株式会社 ｎ型シリコンエピタキシャル層の抵抗率測定方法

Also Published As

Publication number Publication date
JPS5610919A (en) 1981-02-03

Similar Documents

Publication Publication Date Title
Buehler et al. Bridge and van der Pauw sheet resistors for characterizing the line width of conducting layers
Deal The oxidation of silicon in dry oxygen, wet oxygen, and steam
Mazur et al. A spreading resistance technique for resistivity measurements on silicon
US3335340A (en) Combined transistor and testing structures and fabrication thereof
DE2204153C3 (de) Temperaturmeßfühler für sehr tiefe Temperaturen
Mackintosh The diffusion of phosphorus in silicon
DE2742902A1 (de) Absolutfeuchtigkeitsfuehler und verfahren zu deren herstellung
US3487301A (en) Measurement of semiconductor resistivity profiles by measuring voltages,calculating apparent resistivities and applying correction factors
Naguib et al. AL/Si and Al/Poly‐Si Contact Resistance in Integrated Circuits
Iles et al. Diffusant impurity-concentration profiles in thin layers on silicon
JPS5843897B2 (ja) Ｐ型シリコンエピタキシャル層の抵抗測定方法
Hooper et al. The electrical properties of zinc diffused indium phosphide
DE1541797B1 (de) Kontaktierung zum Bestimmen des spezifischen Widerstandes duenner Halbleitermaterialschichten
CN114999949A (zh) 电阻率测试的标准片的制备方法、标准片及校准方法
Jaeger et al. Transition resistances of ohmic contacts to p-type CdTe and their time-dependent variation
US4071397A (en) Silicon metallographic etch
Buck et al. Experiments on the photomagnetoelectric effect in germanium
Tyagi Electrical properties of metal-GaAs Schottky barriers
Basu et al. Measurement of shallow dopant impurity profile in silicon using anodic sectioning and Lange method of Hall measurement
Anderson et al. Semi–conducting properties of stannous sulphide. Part II.—Thermoelectric effect
JPS58100472A (ja) 温度センサおよびその製造方法
Ptak et al. 1/f noise versus magnetic field in RuO/sub 2/based thick film resistors
Carver et al. Well‐Defined Contacts Produce Accurate Spreading Resistance Measurements
Stein Introduction rate of electrically active defects in n-type silicon by nuclear radiation
JPS54103371A (en) Measuring method of thicknesses of semiconductor epitaxial layers