Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5845028B2 - Matrix type liquid crystal display device - Google Patents
[go: Go Back, main page]

JPS5845028B2 - Matrix type liquid crystal display device - Google Patents

Matrix type liquid crystal display device

Info

Publication number
JPS5845028B2
JPS5845028B2 JP53035635A JP3563578A JPS5845028B2 JP S5845028 B2 JPS5845028 B2 JP S5845028B2 JP 53035635 A JP53035635 A JP 53035635A JP 3563578 A JP3563578 A JP 3563578A JP S5845028 B2 JPS5845028 B2 JP S5845028B2
Authority
JP
Japan
Prior art keywords
liquid crystal
tpt
crystal display
display device
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53035635A
Other languages
Japanese (ja)
Other versions
JPS54127699A (en
Inventor
幸平 岸
昌孝 松浦
桂一郎 清水
啓作 野々村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP53035635A priority Critical patent/JPS5845028B2/en
Priority to DE2837433A priority patent/DE2837433C2/en
Priority to CH914078A priority patent/CH641586A5/en
Publication of JPS54127699A publication Critical patent/JPS54127699A/en
Publication of JPS5845028B2 publication Critical patent/JPS5845028B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 本発明は半導体層にテルル(Te)を用いた薄膜トラン
ジスタ(以下、TPTと称する)を使用したマl−IJ
ラックス液晶表示装置において、TPTを液晶から保護
するためにTPTの表面を酸化アルミニウム(A120
3嘆)で被覆し、Te半導体層に対して親密性のあるA
71?203膜特性を利用することによりTPTを保護
絶縁膜(Alp3膜)で液晶から保護してTPTの素子
特性を良好に維持することを企図する液晶表示装置に関
するものである。
Detailed Description of the Invention The present invention provides a multi-IJ using a thin film transistor (hereinafter referred to as TPT) using tellurium (Te) as a semiconductor layer.
In Lux liquid crystal display devices, the surface of the TPT is coated with aluminum oxide (A120) to protect it from the liquid crystal.
3) and has an affinity for the Te semiconductor layer.
This invention relates to a liquid crystal display device in which the TPT is protected from the liquid crystal with a protective insulating film (Alp3 film) by utilizing the characteristics of the 71-203 film to maintain good element characteristics of the TPT.

まずTPTについて第1図とともに簡単に説明する。First, TPT will be briefly explained with reference to FIG.

TPTはガラスなどの絶縁基板1の表面にゲート電極2
を設け、このゲート電極2を覆うごとく絶縁層3を設け
、その上に半導体層4、ソース電極5、ドレイン電極6
を順次設けた構造をしている。
TPT has a gate electrode 2 on the surface of an insulating substrate 1 made of glass or the like.
An insulating layer 3 is provided to cover the gate electrode 2, and a semiconductor layer 4, a source electrode 5, and a drain electrode 6 are formed on the insulating layer 3.
It has a structure in which the following steps are sequentially provided.

ゲート電極2の材料としてはアルミニウム(Aの、金(
Au)、タンタル(Ta)、インジウム(In)などが
利用され、マスク蒸着あるいはホトエツチング技術など
を用いて設置する。
The materials for the gate electrode 2 include aluminum (A) and gold (A).
Materials such as Au), tantalum (Ta), and indium (In) are used, and they are installed using mask vapor deposition or photoetching techniques.

絶縁膜3の材料としては酸化アルミニウム(A1203
)、二酸化ケイ素(S i02 )、−酸化ケイ素(S
in)、フッ化カルシウム(Ca F 2 )などの使
用が可能で真空蒸着法、スパッタリング法、CVD法な
どの方法でゲート電極2を覆うように設置する。
The material for the insulating film 3 is aluminum oxide (A1203
), silicon dioxide (S i02 ), -silicon oxide (S
In), calcium fluoride (CaF 2 ), etc. can be used, and it is installed to cover the gate electrode 2 by a method such as a vacuum evaporation method, a sputtering method, or a CVD method.

ゲート電極2がアルミニウム(Al )の場合には、こ
のアルミニウム(1りを陽極酸化させることにより酸化
アルミニウム(A1203)絶縁膜を形成させることも
可能である。
When the gate electrode 2 is made of aluminum (Al 2 ), it is also possible to form an aluminum oxide (A1203) insulating film by anodizing this aluminum.

半導体層4の材料としては一般にはセレン化カドミウム
(CdSe)、硫化カドミウム(CdS)などが用いら
れ、真空蒸着やスパッタリングなどの方法で付着させる
Cadmium selenide (CdSe), cadmium sulfide (CdS), or the like is generally used as the material for the semiconductor layer 4, and is deposited by a method such as vacuum evaporation or sputtering.

ソース電極5、およびドレイン電極6に使用される材料
としては半導体層4とオーム接触する材料に限定される
が一般には金(Au)、アルミニウム(AOなどが用い
られる。
The materials used for the source electrode 5 and the drain electrode 6 are limited to materials that come into ohmic contact with the semiconductor layer 4, but gold (Au), aluminum (AO, etc.) are generally used.

TPTの構造は第11図に示したものに限られるもので
はなく第2図に示すように半導体層4とソース電極5、
ドレイン電極6との位置を上下逆転したり、第3図に示
すように絶縁基板1の上にソース電極5、ドレイン電極
6および両電極の間に半導体層4を設は半導体層4の上
に絶縁層3、ゲート電極2を設けたり、あるいはまた第
4図に示すように半導体層4にソース電極5およびドレ
イン電極6を一部かぶせ、これらの上に絶縁膜3、ゲー
ト電極を設けたりしてもよい。
The structure of the TPT is not limited to that shown in FIG. 11, but as shown in FIG. 2, a semiconductor layer 4, a source electrode 5,
The position of the drain electrode 6 may be reversed, or the source electrode 5 and the drain electrode 6 may be placed on the insulating substrate 1, and the semiconductor layer 4 may be placed between the two electrodes, as shown in FIG. The insulating layer 3 and the gate electrode 2 may be provided, or the semiconductor layer 4 may be partially covered with a source electrode 5 and a drain electrode 6, and the insulating film 3 and the gate electrode may be provided thereon, as shown in FIG. You can.

これらのTPTの半導体層4にテルル(Te)を用いた
ものについては、本願と同一の発明者により発明され、
本願と同一の出願人により出願されている(昭和52年
8月30日出願、特願昭52−105552)が、テル
ル(Te:)を用いたTPTをマトリックス型液晶表示
装置に応用すると次のような利点がある。
These TPTs using tellurium (Te) for the semiconductor layer 4 were invented by the same inventor as the present application,
This application has been filed by the same applicant as the present application (filed on August 30, 1972, Japanese Patent Application No. 105552/1972), but when TPT using tellurium (Te:) is applied to a matrix type liquid crystal display device, the following results can be obtained. There are advantages such as:

■ テルル(Te)は光電特性がないため、光遮断膜を
設ける必要はない。
■ Since tellurium (Te) has no photoelectric properties, there is no need to provide a light blocking film.

■ テルル(Te)は単一元素を成分としているため安
定性、再現性に優れる。
■ Tellurium (Te) has excellent stability and reproducibility because it consists of a single element.

■ テルル(Te)は蒸着する時、基板を加熱する必要
がない。
■ There is no need to heat the substrate when depositing tellurium (Te).

本発明に使用する半導体層がテルル(Te)よりなるT
PTを使用したマl−IJラックス液晶表示装置につい
て、第5図および第6図とともに説明する。
The semiconductor layer used in the present invention is made of tellurium (Te).
A multi-IJ luxury liquid crystal display device using PT will be explained with reference to FIGS. 5 and 6.

マトリックス型液晶表示装置は、複数個のゲート線7お
よびこれらのゲート線と直交する複数個のソース線8と
を備え、その各交点にTFTアレイ9を形成した基板1
を有する。
A matrix type liquid crystal display device includes a substrate 1 comprising a plurality of gate lines 7 and a plurality of source lines 8 orthogonal to these gate lines, with a TFT array 9 formed at each intersection thereof.
has.

この基板1と対向する位置に透明導電膜10を形成した
対向基板11があり、両基板の間には液晶材料12が挾
持されている。
A counter substrate 11 on which a transparent conductive film 10 is formed is located at a position facing this substrate 1, and a liquid crystal material 12 is sandwiched between both substrates.

ところで、半導体層4にテルル(Te)を用いたTPT
に液晶が直接接触すると、接触前に比べ特性が悪化する
By the way, TPT using tellurium (Te) for the semiconductor layer 4
If the liquid crystal comes into direct contact with the liquid crystal, its characteristics will deteriorate compared to before the contact.

具体例を第1図に示した構造のTPTにおいて、第7図
に示すその結果とともに説明する。
A specific example will be explained using the TPT having the structure shown in FIG. 1, together with the results shown in FIG.

基板1には透明ガラス、ゲート電極2にはアルミニウム
(Al)、絶縁膜3には前記のアルミニウムを陽極酸化
した酸化アルミニウム(A1203)膜、半導体層4に
はテルル(Te)を、ソース電極5、ドレイン電極6に
は金(Au)を用いている。
The substrate 1 is made of transparent glass, the gate electrode 2 is made of aluminum (Al), the insulating film 3 is an aluminum oxide (A1203) film obtained by anodizing the aluminum, the semiconductor layer 4 is made of tellurium (Te), and the source electrode 5 is made of aluminum (A1203). , gold (Au) is used for the drain electrode 6.

またそれぞれの厚さは、ゲート電極2は500〜500
0人、絶縁膜3はioo〜1500人、半導体層4のテ
ルル(Te)は50〜500人、ソース電極5、ドレイ
ン電極6の金(Au)の厚さは250〜5000人で、
またソース電極5とドレイン電極6の間隙は1〜100
μm程度が適当である。
The thickness of each gate electrode 2 is 500 to 500.
0 people, the thickness of the insulating film 3 is ioo~1500 people, the tellurium (Te) of the semiconductor layer 4 is 50~500 people, the thickness of the gold (Au) of the source electrode 5 and drain electrode 6 is 250~5000 people,
Also, the gap between the source electrode 5 and the drain electrode 6 is 1 to 100
Approximately μm is appropriate.

ソース・ドレイン電極間電圧V 10 v、ゲS
D−””’− ト電圧■6二−14vの時のソース・ドレイン間抵抗値
をR8,、V8D−−10V 、V6=OVのときのソ
ース・ドレイン間抵抗値をR6ffとすると、TETが
液晶と接触する前ばR8,”−,30にΩ。
Voltage between source and drain electrodes V 10 v, Ge S
If the resistance value between the source and drain when the voltage is 14V is R8,, and the resistance value between the source and drain when V6=OV is R6ff, then TET is Before contacting the liquid crystal, R8, ”-, 30Ω.

Ro((’F 6 M QでR6ff/RonE200
となっているが(第T図a)、i晶と接触後ばR6nL
、17にA2 、 RoH″、170に、Qで(第7図
b)Roff/Roo気10となる。
Ro(('F 6 M Q with R6ff/RonE200
(Figure T a), but after contact with crystal i, R6nL
, 17 is A2, RoH'', 170 is Q (Fig. 7b), and Roff/Roo becomes 10.

マトリックス型液晶表示装置にTPTを第6図のように
応用する場合はR6ff/Ronの値はかなり大きな値
(Rof f / Ron≧100程度)を必要とする
が、Rof f / Ron ”10程度に落ち込んで
は実用上使用できない。
When applying TPT to a matrix type liquid crystal display device as shown in Fig. 6, the value of R6ff/Ron needs to be quite large (Rof f / Ron ≧ 100), but if Rof / Ron is about 10. It cannot be used practically if it is depressed.

本発明は上記の欠点に鑑み、TPTの表面に絶縁膜を設
けることにより、TFTの液晶による劣下を防止するも
のである。
In view of the above drawbacks, the present invention provides an insulating film on the surface of the TPT to prevent deterioration of the TFT due to liquid crystal.

第8図は本発明の実施例を示す断面図で、13はTPT
を液晶から保護する絶縁膜である。
FIG. 8 is a sectional view showing an embodiment of the present invention, and 13 is a TPT.
This is an insulating film that protects the LCD from the liquid crystal.

透明導電膜が形成された対向基板11とTPTを形成し
た基板1間に液晶材料12を封入することにより液晶表
示装置が横取され、基板1のTPTは絶縁膜13で液晶
材料12から隔離されている。
A liquid crystal display device is stolen by sealing a liquid crystal material 12 between a counter substrate 11 on which a transparent conductive film is formed and a substrate 1 on which a TPT is formed, and the TPT on the substrate 1 is isolated from the liquid crystal material 12 by an insulating film 13. ing.

絶縁膜13の被覆によってTPTは液晶材料からの劣化
作用を受けることがなく良好な素子特性が維持されるも
のと期待される。
It is expected that by being covered with the insulating film 13, the TPT will not be affected by the deterioration effect from the liquid crystal material and that good device characteristics will be maintained.

しかしながら前記絶縁膜13は適当な材料を適当な条件
で付着させなければならない。
However, the insulating film 13 must be made of a suitable material and deposited under suitable conditions.

不適当な材料を用いた場合、あるいは適当な材料でも不
適当な条件で付着させた場合は、TPTの特性は絶縁膜
を付着させる前に比べて非常に悪くなる。
If an unsuitable material is used, or if a suitable material is deposited under unsuitable conditions, the properties of the TPT will be much worse than before the insulating film is deposited.

表1にTPT保護膜の実1験結果を示す。Table 1 shows the results of one experiment on the TPT protective film.

この表よりも明らかな様に二酸化ケイ素(S r 02
)を用いてTPTを覆った場合、TPTの性能は低下し
、チツ化シリコン(S13N4)、−酸化ケイ素(Si
n)を用いた場合も付着方法によってはTPTの性能を
悪化させる。
As is clear from this table, silicon dioxide (S r 02
), the performance of TPT deteriorates, and silicon oxide (S13N4), -silicon oxide (Si
Even when using n), the performance of TPT deteriorates depending on the deposition method.

ところが、特に半導体層にテルル(Te)を用いたTP
Tの場合には、酸化アルミニウム(A1203)膜で蒸
着あるいはスパッタリングによりTETの表面を覆って
もTPTの特性に変化はない。
However, in particular, TP using tellurium (Te) in the semiconductor layer
In the case of T, even if the surface of the TET is covered with an aluminum oxide (A1203) film by vapor deposition or sputtering, there is no change in the characteristics of the TPT.

蒸着の条件は、1O−4torr以上の真空度で蒸着時
の基板温度は室温〜150℃程摩である。
The conditions for vapor deposition are that the degree of vacuum is 10-4 torr or more, and the substrate temperature during vapor deposition is from room temperature to about 150°C.

本発明はこのような実験結果に立脚してTeを半導体層
とするTPTの保護構造を確立したものであり、TFT
を酸化アルミニウム(A1203)膜で覆い、液晶と隔
離すれば、TPTの特性は液晶を挾持する前の特性と比
較して変化はない。
The present invention is based on such experimental results and establishes a protective structure for TPT using Te as a semiconductor layer.
If the TPT is covered with an aluminum oxide (A1203) film and isolated from the liquid crystal, the characteristics of the TPT will not change compared to the characteristics before the liquid crystal is sandwiched.

本発明はTeを半導体層とするTPTをマトリックス型
液晶表示装置に利用することにより得られる前述した利
点を活用し、同時に従来では困難であった液晶材料12
から受けるTPTの劣化作用を有効に防止したものであ
り、この防止手段としてTeを用いたTPTに対して実
質的に有効なAl2O3膜を見い出し、これを級晶材料
12に対する隔離用保護膜として利用したところに特徴
を有する。
The present invention takes advantage of the above-mentioned advantages obtained by using TPT having Te as a semiconductor layer in a matrix type liquid crystal display device, and at the same time utilizes the above-mentioned advantages obtained by using TPT having Te as a semiconductor layer.
As a means of preventing this, an Al2O3 film that is substantially effective for TPT using Te was found, and this was used as an isolating protective film for the grade crystal material 12. It has characteristics in that.

以上のように本発明によれば半導体層にテルル(Te)
を用いたTPTをマトリックス型液晶表示装置に有効に
利用することができる。
As described above, according to the present invention, tellurium (Te) is used in the semiconductor layer.
TPT using this method can be effectively used in matrix type liquid crystal display devices.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に使用するTPTの断面図、第2図〜第
4図はTPTの別の実施例を示す断面図、第5図はマl
−IJツクス型絞晶表示装置の要部平面図、第6図はそ
の要部断面図、第7図はTPTの劣下を示す図でaは液
晶に接触前、bは液晶と接触後、第8図は本発明の実施
例を示す部分断面図である。 1・・・・・・基板、2・・・・・・半導体層、9・・
・・・・TFTアレイ、10・・・・・・透明導電膜、
11・・・・・・対向基板、12・・・・・・液晶材料
、13・・・・・・酸化アルミニウム膜。
Figure 1 is a cross-sectional view of the TPT used in the present invention, Figures 2 to 4 are cross-sectional views showing other embodiments of the TPT, and Figure 5 is a cross-sectional view of the TPT used in the present invention.
- A plan view of the main part of an IJTS type aperture crystal display device, Fig. 6 is a sectional view of the main part, and Fig. 7 is a diagram showing the deterioration of TPT, where a is before contact with the liquid crystal, b is after contact with the liquid crystal, FIG. 8 is a partial sectional view showing an embodiment of the present invention. 1...Substrate, 2...Semiconductor layer, 9...
...TFT array, 10...transparent conductive film,
11...Counter substrate, 12...Liquid crystal material, 13...Aluminum oxide film.

Claims (1)

【特許請求の範囲】[Claims] 1 複数本のゲート線および該ゲート線と直交する複数
本のソース線を備え、その各交点に半導体層としてテル
ルを用いた薄膜トランジスタから成るトランジスタアレ
イを形成した基板と、透明導電体を形成した対向基板と
を有し、前記トランジスタアレイと前記透明導電体間に
液晶材料を挾持した構造のマトリックス型液晶表示装置
において、前記薄膜トランジスタの表面をAl2O3膜
で被覆したことを特徴とするマトリックス型液晶表示装
置。
1. A substrate including a plurality of gate lines and a plurality of source lines orthogonal to the gate lines, on which a transistor array consisting of thin film transistors using tellurium as a semiconductor layer is formed at each intersection thereof, and a counter substrate on which a transparent conductor is formed. A matrix type liquid crystal display device comprising a substrate and having a structure in which a liquid crystal material is sandwiched between the transistor array and the transparent conductor, wherein the surface of the thin film transistor is coated with an Al2O3 film. .
JP53035635A 1977-08-30 1978-03-27 Matrix type liquid crystal display device Expired JPS5845028B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP53035635A JPS5845028B2 (en) 1978-03-27 1978-03-27 Matrix type liquid crystal display device
DE2837433A DE2837433C2 (en) 1977-08-30 1978-08-28 Liquid crystal display panel in a matrix arrangement
CH914078A CH641586A5 (en) 1977-08-30 1978-08-30 Liquid-crystal display panel in a matrix arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53035635A JPS5845028B2 (en) 1978-03-27 1978-03-27 Matrix type liquid crystal display device

Publications (2)

Publication Number Publication Date
JPS54127699A JPS54127699A (en) 1979-10-03
JPS5845028B2 true JPS5845028B2 (en) 1983-10-06

Family

ID=12447324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53035635A Expired JPS5845028B2 (en) 1977-08-30 1978-03-27 Matrix type liquid crystal display device

Country Status (1)

Country Link
JP (1) JPS5845028B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3113041A1 (en) * 1980-04-01 1982-01-28 Canon K.K., Tokyo METHOD AND DEVICE FOR DISPLAYING INFORMATION
JPS57104172A (en) * 1980-12-20 1982-06-29 Matsushita Electric Industrial Co Ltd Manufacture of matrix display panel
JPS57141684A (en) * 1981-02-26 1982-09-02 Matsushita Electric Industrial Co Ltd Manufacture of matrix display panel
JPS5874079A (en) * 1981-10-28 1983-05-04 Japan Electronic Ind Dev Assoc<Jeida> Thin film transistor
JPS58116574A (en) * 1981-12-29 1983-07-11 セイコーエプソン株式会社 Liquid crystal display
JPS5943567A (en) * 1982-09-03 1984-03-10 Fujitsu Ltd Semiconductor device
JPS61134786A (en) * 1984-12-06 1986-06-21 キヤノン株式会社 display device
JPS614926U (en) * 1985-05-02 1986-01-13 セイコーエプソン株式会社 liquid crystal display
JPH0772821B2 (en) * 1990-06-25 1995-08-02 セイコーエプソン株式会社 Liquid crystal display manufacturing method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3862360A (en) * 1973-04-18 1975-01-21 Hughes Aircraft Co Liquid crystal display system with integrated signal storage circuitry
JPS5247306A (en) * 1975-10-13 1977-04-15 Takachiho Tsushin Kiki Seisakusho:Kk Remote control signal control system of automatic telephone answering equipment
JPS589429B2 (en) * 1977-08-30 1983-02-21 シャープ株式会社 Matrix type liquid crystal display device

Also Published As

Publication number Publication date
JPS54127699A (en) 1979-10-03

Similar Documents

Publication Publication Date Title
US4609930A (en) Thin film transistor
JP2776083B2 (en) Liquid crystal display device and manufacturing method thereof
JPS58147069A (en) Thin film transistor
JPS5845028B2 (en) Matrix type liquid crystal display device
JPH1039334A (en) Array substrate and liquid crystal display
JPH0348671B2 (en)
KR100272266B1 (en) Thin film transistor and method of manufacturing same
JP2730129B2 (en) Thin film transistor
JPS6361671B2 (en)
JPS6146068B2 (en)
JPS61145582A (en) display device
FR2495365A1 (en) ELECTROLUMINESCENT DISPLAY DEVICE
JPS589429B2 (en) Matrix type liquid crystal display device
JPS61184517A (en) Thin film element
JPS61191072A (en) Thin film transistor and manufacture thereof
JPS60117690A (en) Semiconductor device
JPS62124530A (en) Liquid crystal display element
JPS5922361A (en) Semiconductor device
KR930006487A (en) Method of manufacturing the liquid crystal display device
JPS60224277A (en) thin film transistor
JPH05129331A (en) Thin film transistor and manufacturing method thereof
KR100425206B1 (en) Thin Film Transistor and Method of manufacturing the same
JP2808742B2 (en) TFT panel and method of manufacturing the same
JP2818013B2 (en) Thin film transistor device and method of manufacturing the device
JPS61188968A (en) Thin film transistor