JPS5845049B2 - デ−タ転送読取り方式 - Google Patents
デ−タ転送読取り方式Info
- Publication number
- JPS5845049B2 JPS5845049B2 JP54083980A JP8398079A JPS5845049B2 JP S5845049 B2 JPS5845049 B2 JP S5845049B2 JP 54083980 A JP54083980 A JP 54083980A JP 8398079 A JP8398079 A JP 8398079A JP S5845049 B2 JPS5845049 B2 JP S5845049B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- keyboard
- bit
- busy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
- Retry When Errors Occur (AREA)
Description
【発明の詳細な説明】
本発明はデータ転送読取り方式に係り、特にキーボード
、キーボード制御部間におけるデータ転送時のデータ誤
り等を検出することができるデータ転送読取り方式に関
する。
、キーボード制御部間におけるデータ転送時のデータ誤
り等を検出することができるデータ転送読取り方式に関
する。
従来、キーボードとキーボード制御部間におけるデータ
転送時に発生するデータ化げを検出する方法として、読
取りデータにパリティビットを付加するパリティ方式が
採用されている。
転送時に発生するデータ化げを検出する方法として、読
取りデータにパリティビットを付加するパリティ方式が
採用されている。
第1図は一般的なキーボードより発せられる1ビツトの
パリティビット付データ構成を説明するための図である
。
パリティビット付データ構成を説明するための図である
。
図中、キーボード1のキー打鍵が行なわれると、キーボ
ード1内部のパリティ発生部6(PG)が動作し、キー
打鍵データにパリティビットを付加してデータライン上
にデータを送出する。
ード1内部のパリティ発生部6(PG)が動作し、キー
打鍵データにパリティビットを付加してデータライン上
にデータを送出する。
一方データライン上に送出されたデータを受は取るキー
ボード制御部2内部のパリティ検査部7 (PC)にて
データライン上のデータ化けの有無を検出する。
ボード制御部2内部のパリティ検査部7 (PC)にて
データライン上のデータ化けの有無を検出する。
パリティ発生部6は、偶数パリティ方式時にはデータの
全ビットの和とパリティビットの和が“O“になるよう
に、また奇数パリティ方式時には“′1°゛となるよう
にパリティビットを発生する。
全ビットの和とパリティビットの和が“O“になるよう
に、また奇数パリティ方式時には“′1°゛となるよう
にパリティビットを発生する。
またパリティ検査部7はデータに対するパリティビット
の妥当性を検査する。
の妥当性を検査する。
しかしながら、この様な従来のパリティチェック方式は
、転送データに複数ビット化けが発生した場合、データ
を正しいデータに回復することは不可能であり、キーボ
ードを用いた装置の信頼性向上の点からデータ化げの発
生したデータの回復実現が強く要求されていた。
、転送データに複数ビット化けが発生した場合、データ
を正しいデータに回復することは不可能であり、キーボ
ードを用いた装置の信頼性向上の点からデータ化げの発
生したデータの回復実現が強く要求されていた。
従って本発明の目的は、データ転送時におけるデータ複
数ビットのデータ化げ、データ湧き出しを検出し、正常
データを転送し、読取ることができるデータ転送読取り
方式を提供することである。
数ビットのデータ化げ、データ湧き出しを検出し、正常
データを転送し、読取ることができるデータ転送読取り
方式を提供することである。
本発明の特徴は、キーボードとキーボード制御装置間の
データライン上でデータが正常に転送されたか否かを示
すために、キーボード側でデータ入力の都度、所定のビ
ットパターンをもつ複数ビットのビジィビットを発生さ
せ、一方、制御装置側ではデータと共にこのビジィビッ
トを読取り、ビジィビットの状態チェックによる読取り
データを有効性を判定しながら、同一人力データにつき
少なくとも2回のデータ読取りを行なう。
データライン上でデータが正常に転送されたか否かを示
すために、キーボード側でデータ入力の都度、所定のビ
ットパターンをもつ複数ビットのビジィビットを発生さ
せ、一方、制御装置側ではデータと共にこのビジィビッ
トを読取り、ビジィビットの状態チェックによる読取り
データを有効性を判定しながら、同一人力データにつき
少なくとも2回のデータ読取りを行なう。
また、データについては、ビジィビットのチェックによ
り互いに有効と判断された前後2回の読取りデータにつ
いて比較を行ない、一致を検出したとき当該データを正
常に転送されたデータとして扱う。
り互いに有効と判断された前後2回の読取りデータにつ
いて比較を行ない、一致を検出したとき当該データを正
常に転送されたデータとして扱う。
ビジィビットチェックにより無効データと判断された場
合、あるいは、有効と判断された2つのデータが一致し
ない場合にはデータの再読取りが行なわれ、2組の有効
データ間に一致がどれまで比較を実行し、データ化けを
検出して正常データのみを取り込み、データ湧き、デー
タ抜け、データ化げを防止する。
合、あるいは、有効と判断された2つのデータが一致し
ない場合にはデータの再読取りが行なわれ、2組の有効
データ間に一致がどれまで比較を実行し、データ化けを
検出して正常データのみを取り込み、データ湧き、デー
タ抜け、データ化げを防止する。
以下本発明の一実施例を図面に従い詳細に説明する。
第2図は本発明を用いた場合のキーボード1とキーボー
ド制御部2間のデータ転送読取り方式を説明するための
図である。
ド制御部2間のデータ転送読取り方式を説明するための
図である。
キーボード1のキー打鍵が行なわれない状態ではキーボ
ード1より送出されるデータのビジィビット5は全て“
0″となっている。
ード1より送出されるデータのビジィビット5は全て“
0″となっている。
キー打鍵が行なわれるとそのデータがキーボード制御部
2に有効データとして読取られるまではビジィビットは
全て“1″であり、一旦、制御部側に有効データとして
読取られるとビジィビットは全て“0“となる。
2に有効データとして読取られるまではビジィビットは
全て“1″であり、一旦、制御部側に有効データとして
読取られるとビジィビットは全て“0“となる。
このようにデータ入力と制御部側のデータ読取りに付随
して状態が異なるビジィビット5はキーボード1のビジ
ィビット作成部8(BG)にて作成される。
して状態が異なるビジィビット5はキーボード1のビジ
ィビット作成部8(BG)にて作成される。
またビジィビット5が全て°′O゛の時に転送されるデ
ータは、有効であった最後のデータと同一内容のデータ
である。
ータは、有効であった最後のデータと同一内容のデータ
である。
キーボード制御部2は一定周期にてデータライン上のデ
ータを読取りビジィビットが所定の条件を満たしている
か否かをチェックすることにより、データの有効性を判
断するビジィ検査部9(BC)と、連続する2組のデー
タの比較を行ない一致した時のデータのみを正常データ
として取り込むデータ一致検査部10を持つ。
ータを読取りビジィビットが所定の条件を満たしている
か否かをチェックすることにより、データの有効性を判
断するビジィ検査部9(BC)と、連続する2組のデー
タの比較を行ない一致した時のデータのみを正常データ
として取り込むデータ一致検査部10を持つ。
第3図は、上述した第2図に示すキーボード1とキーボ
ード制御部2の動作を説明するための図である。
ード制御部2の動作を説明するための図である。
以下図面に従い詳細に説明する。
(a) データ転送が正常である場合
キーボードよりデータ及びビジィビットが読出されたと
き、FLAG (フラグ:少なくとも2回連続して同じ
内容のデータの読出しを指示する)がセットされず、ビ
ジィビットが2ビット以上44 、11であること(キ
ー打鍵によるビジィビットは全て“°1°゛)が判別さ
れるとデータは有効とみなされ、FLAGがセットされ
、このデータは格納され、再度同じデータの読取り起動
が行なわれる。
き、FLAG (フラグ:少なくとも2回連続して同じ
内容のデータの読出しを指示する)がセットされず、ビ
ジィビットが2ビット以上44 、11であること(キ
ー打鍵によるビジィビットは全て“°1°゛)が判別さ
れるとデータは有効とみなされ、FLAGがセットされ
、このデータは格納され、再度同じデータの読取り起動
が行なわれる。
(以上の経路はブロック11.12,13,15,16
,14である)。
,14である)。
そして再度同じデータが読取られる。
この場合、キー打鍵が行なわれていないのでビジィビッ
トは全て0゛である。
トは全て0゛である。
既にFLAGがセットされた状態で行なわれるデータと
ビジィビットとの2回目の読取り時には、ビジィビット
が2ビット以上“1゛でないこと、および前回格納した
データと今回の読取りデータとが一致したことにより、
読取りデータが正常に転送されたものと判断され、FL
AGがリセットされる。
ビジィビットとの2回目の読取り時には、ビジィビット
が2ビット以上“1゛でないこと、および前回格納した
データと今回の読取りデータとが一致したことにより、
読取りデータが正常に転送されたものと判断され、FL
AGがリセットされる。
これにより、前回格納したデータは、他の装置(図示せ
ず)に取り込まれ次のデータのキー読取り起動が行なわ
れる。
ず)に取り込まれ次のデータのキー読取り起動が行なわ
れる。
以上の様に、本発明においては、ビジィビットが1ビッ
ト以内で化けたでもデータを2回読出して一致をとり、
有効データを取込み、データ抜けを防止する。
ト以内で化けたでもデータを2回読出して一致をとり、
有効データを取込み、データ抜けを防止する。
尚、この経路は、ブロック11.12,17,18,1
9,20,14である。
9,20,14である。
また、ビジィビットが1ビツト化げの状態を第4図に示
す。
す。
第4図aは、←ボード1よりキー打鍵時転送される正常
なビジィビット21及びデータ22を示し、第4図すは
、データ転送で1ビット化けしたビジィビット21及び
データ22を示している。
なビジィビット21及びデータ22を示し、第4図すは
、データ転送で1ビット化けしたビジィビット21及び
データ22を示している。
(b) ビジィビットが2ビット以上化ける場合キー
ボードより読み出されたデータ及びビジィビットは、F
LAGがセットされていない状態でビジィビットが2ビ
ット以上“1″でないことが判別されると、再度データ
及びビジィビットが読み出される(経路はブロック11
,12,13゜14)。
ボードより読み出されたデータ及びビジィビットは、F
LAGがセットされていない状態でビジィビットが2ビ
ット以上“1″でないことが判別されると、再度データ
及びビジィビットが読み出される(経路はブロック11
,12,13゜14)。
この動作は、ビジィビットが2ビット以上化けなくなる
までくり返えされる。
までくり返えされる。
ビジィビットが1ビツト化は以内になると、FLAGが
セットされ、データを有効データとして格納した後、こ
れと其の後の読取りデータの一致がとられるまで、デー
タは何度も読み出される。
セットされ、データを有効データとして格納した後、こ
れと其の後の読取りデータの一致がとられるまで、デー
タは何度も読み出される。
以上の動作は、ブロック11,12゜13.15.16
,14.lL12,17゜18.14である。
,14.lL12,17゜18.14である。
(e) キーボード打鍵によるビジィビット(“1゜
′1141、i7111 )が1ビツト化げ以内で、次
に再度読み出されるビジィビット(“011 7101
1“O”)が2ビツト化は以上の場合 キーボードより読み出されたデータ及びビジィビットは
、まず、前記(a)同様、ブロック11゜12.13,
15,16,14の経路がとられる。
′1141、i7111 )が1ビツト化げ以内で、次
に再度読み出されるビジィビット(“011 7101
1“O”)が2ビツト化は以上の場合 キーボードより読み出されたデータ及びビジィビットは
、まず、前記(a)同様、ブロック11゜12.13,
15,16,14の経路がとられる。
再度読出されたデータ及びビジィビット(2ビット以上
化け)は、FLAGがセットされている状態で、ビジィ
ビットが2ビット以上゛1“であることが判別されると
、データ無効として扱われ、jl 1. AIビジィビ
ットが1ビツト以下になるまでデータ再読取りが繰り返
される(このときの経路は、11,12,17,14)
ビジィビット“1′″が1ビツト以下になると、前回格
納したデータとの一致が判別される。
化け)は、FLAGがセットされている状態で、ビジィ
ビットが2ビット以上゛1“であることが判別されると
、データ無効として扱われ、jl 1. AIビジィビ
ットが1ビツト以下になるまでデータ再読取りが繰り返
される(このときの経路は、11,12,17,14)
ビジィビット“1′″が1ビツト以下になると、前回格
納したデータとの一致が判別される。
一致が検出された場合(ビジィビットは化けていても、
データは化けていない場合)FLAGはリセットされ、
前回格納したデータは他の記憶装置等に取り込まれ、次
のデータのキー読取り起動が行なわれる(以上の経路は
、ブロック11.12,17,1B、19,20,14
)。
データは化けていない場合)FLAGはリセットされ、
前回格納したデータは他の記憶装置等に取り込まれ、次
のデータのキー読取り起動が行なわれる(以上の経路は
、ブロック11.12,17,1B、19,20,14
)。
不一致が検出された場合(データも化けていた場合)、
再度同じデータ及びビジィビットのキー読取り起動が行
なわれ、前回読み取られ、格納されたデータと一致が取
れるまでこの動作をくり返す(以上の経路は、ブロック
11.12゜17.1B、14・・・・・・・・・。
再度同じデータ及びビジィビットのキー読取り起動が行
なわれ、前回読み取られ、格納されたデータと一致が取
れるまでこの動作をくり返す(以上の経路は、ブロック
11.12゜17.1B、14・・・・・・・・・。
)このデータ及びビジィビットの状態を第5図に示す。
第5図aは、キーボード1より転送される正常な状態を
示す図であり、第5図すはキーボード制御装置2に転送
されたデータ化げが生じた状態を示し、第5図Cは再度
読取りの状態を示し、第5図dは再々度読み出しの状態
を示す。
示す図であり、第5図すはキーボード制御装置2に転送
されたデータ化げが生じた状態を示し、第5図Cは再度
読取りの状態を示し、第5図dは再々度読み出しの状態
を示す。
まず、キーボード制御装置2に転送された第5図すのデ
ータ24は格納され、FLAGがセットされる(第3図
経路は、ブロック11゜12.13,15,16,14
の順)。
ータ24は格納され、FLAGがセットされる(第3図
経路は、ブロック11゜12.13,15,16,14
の順)。
再度、読み出された第5図Cに示すデータ25は、前回
格納したデータ24と比転され、不一致なので再度読み
出しが行なわれる(第3図経路は、ブロックlL12,
17,18,140順)。
格納したデータ24と比転され、不一致なので再度読み
出しが行なわれる(第3図経路は、ブロックlL12,
17,18,140順)。
再々度読み出された第5図dに示す正しいデータ26は
、前回格納したデータ25と比転され、これが一致する
のでFLAGをリセットシ、データ25を取り込み次の
読取りデータ及びビジィビットを読み出す。
、前回格納したデータ25と比転され、これが一致する
のでFLAGをリセットシ、データ25を取り込み次の
読取りデータ及びビジィビットを読み出す。
(第3図の経路は、ブロック11,12,1γ、18,
19,20゜14の順である) 上述の様に本発明にあっては、前回読取ったデータとの
一致が取れるまで、何回も読取り動作をくり返す。
19,20゜14の順である) 上述の様に本発明にあっては、前回読取ったデータとの
一致が取れるまで、何回も読取り動作をくり返す。
尚、この不一致が、例えば5回以上くり返された場合、
操作者にデータ転送の誤りを知らせる機能をキーボード
あるいはキーボード制御装置は有している。
操作者にデータ転送の誤りを知らせる機能をキーボード
あるいはキーボード制御装置は有している。
以上述べた如く本発明によれば、キーボードから転送さ
れるデータを少なくとも2回読み出し、そのデータの一
致が取れた場合、データを他の記憶装置等に取り込むた
め、データの湧きデータ抜けを防止出来、従って正確な
データ転送を行なうことができる。
れるデータを少なくとも2回読み出し、そのデータの一
致が取れた場合、データを他の記憶装置等に取り込むた
め、データの湧きデータ抜けを防止出来、従って正確な
データ転送を行なうことができる。
第1図は、従来のデータ転送読取り方式を説明するため
のキーボード及びキーボード制御装置を示す図、第2図
は、本発明の一実施例であるデータ転送読取り方式を説
明するためのキーボード及びキーボード制御装置を示す
図、第3図は、本発明の詳細な説明するためのフローチ
ャー1・、第4図は、データ転送におけるビット抜は及
びビット湧き出しを説明するためのビジィビットとデー
タのフォーマットを示す図、第5図は、本発明の詳細な
説明するためのビジィビットとデータのフォーマットを
示す図である。 符号の説明、1・・・・・・キーボード、3・・・・・
・キー読取りデータ、5・・・・・・ビジィビット、8
・・・・・・ビジィビット作成部、9・・・・・・ビジ
ィビット検査部、10・・・・・・データ一致検査部。
のキーボード及びキーボード制御装置を示す図、第2図
は、本発明の一実施例であるデータ転送読取り方式を説
明するためのキーボード及びキーボード制御装置を示す
図、第3図は、本発明の詳細な説明するためのフローチ
ャー1・、第4図は、データ転送におけるビット抜は及
びビット湧き出しを説明するためのビジィビットとデー
タのフォーマットを示す図、第5図は、本発明の詳細な
説明するためのビジィビットとデータのフォーマットを
示す図である。 符号の説明、1・・・・・・キーボード、3・・・・・
・キー読取りデータ、5・・・・・・ビジィビット、8
・・・・・・ビジィビット作成部、9・・・・・・ビジ
ィビット検査部、10・・・・・・データ一致検査部。
Claims (1)
- 1 キーボードからの入力データを制御装置に転送して
読取るデータ転送読取り方式において、キーボード側で
データ入力時と上記制御装置によるデータ読取り後とで
それぞれ固有の状態をもつ複数ビットのビット情報を発
生させ、制御装置側で上記人力データと共に上記ビット
情報を周期的に読取り、読取ったビット情報の状態から
読取りデータの有効性を判定し、互いに有効と判断され
た前後2回の読取データ間に一致を検出したとき、当該
データを正常に転送された入力データとして扱うように
したことを特徴とするデータ転送読取り方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54083980A JPS5845049B2 (ja) | 1979-07-04 | 1979-07-04 | デ−タ転送読取り方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54083980A JPS5845049B2 (ja) | 1979-07-04 | 1979-07-04 | デ−タ転送読取り方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS569828A JPS569828A (en) | 1981-01-31 |
| JPS5845049B2 true JPS5845049B2 (ja) | 1983-10-06 |
Family
ID=13817678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54083980A Expired JPS5845049B2 (ja) | 1979-07-04 | 1979-07-04 | デ−タ転送読取り方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5845049B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5968930U (ja) * | 1982-10-30 | 1984-05-10 | 積水化学工業株式会社 | 採光材 |
-
1979
- 1979-07-04 JP JP54083980A patent/JPS5845049B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5968930U (ja) * | 1982-10-30 | 1984-05-10 | 積水化学工業株式会社 | 採光材 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS569828A (en) | 1981-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6009548A (en) | Error correcting code retrofit method and apparatus for multiple memory configurations | |
| CA1307850C (en) | Data integrity checking with fault tolerance | |
| US5177744A (en) | Method and apparatus for error recovery in arrays | |
| JPS6041770B2 (ja) | エラ−・チェック修正システム | |
| EP0141498A2 (en) | Apparatus for reducing storage necessary for error correction and detection in data processing machines | |
| JPS59134937A (ja) | 情報処理システム | |
| US6519736B1 (en) | Generating special uncorrectable error codes for failure isolation | |
| US6463563B1 (en) | Single symbol correction double symbol detection code employing a modular H-matrix | |
| US11249839B1 (en) | Method and apparatus for memory error detection | |
| JPS5845049B2 (ja) | デ−タ転送読取り方式 | |
| US4225959A (en) | Tri-state bussing system | |
| US4410988A (en) | Out of cycle error correction apparatus | |
| JPH07200419A (ja) | バスインタフェース装置 | |
| JPH02188835A (ja) | ファイル書き込みデータのチェック方式 | |
| JPH0535616A (ja) | データ転送システム | |
| JPH06214890A (ja) | 計算機 | |
| JPH0573226A (ja) | 外部記憶装置におけるデータ入出力方式 | |
| JPS58218255A (ja) | 符号誤り検出訂正方式 | |
| JP3071846B2 (ja) | パリティーエラー検出方法及びパリティーエラー検出回路 | |
| JPS627238A (ja) | デ−タ伝送制御装置 | |
| JPH03129531A (ja) | 制御装置 | |
| JPH036760A (ja) | Ramの障害処理方式 | |
| JPH1165942A (ja) | 制御記憶装置障害回復方式 | |
| JPS61253564A (ja) | 記憶装置 | |
| JPH05224968A (ja) | データチェック方式 |