Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5845193B2 - josephson logic element - Google Patents
[go: Go Back, main page]

JPS5845193B2 - josephson logic element - Google Patents

josephson logic element

Info

Publication number
JPS5845193B2
JPS5845193B2 JP55020214A JP2021480A JPS5845193B2 JP S5845193 B2 JPS5845193 B2 JP S5845193B2 JP 55020214 A JP55020214 A JP 55020214A JP 2021480 A JP2021480 A JP 2021480A JP S5845193 B2 JPS5845193 B2 JP S5845193B2
Authority
JP
Japan
Prior art keywords
current
counter electrode
ground plane
tunnel junction
base electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55020214A
Other languages
Japanese (ja)
Other versions
JPS56116679A (en
Inventor
秀雄 鈴木
信也 蓮尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP55020214A priority Critical patent/JPS5845193B2/en
Priority to US06/236,579 priority patent/US4423430A/en
Priority to DE8181300724T priority patent/DE3161996D1/en
Priority to EP81300724A priority patent/EP0035350B1/en
Publication of JPS56116679A publication Critical patent/JPS56116679A/en
Publication of JPS5845193B2 publication Critical patent/JPS5845193B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/10Junction-based devices
    • H10N60/12Josephson-effect devices

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 本発明は、トンネルゲートとして用いられる型のジョセ
フソン論理素子特にその信号入力回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a Josephson logic element of the type used as a tunnel gate, and in particular to its signal input circuit.

従来型のジョセフソン論理素子では入力信号電流はジョ
セフソン接合から絶縁した線路を通って流れるように配
置されている。
In conventional Josephson logic devices, the input signal current is arranged to flow through an isolated line from the Josephson junction.

第1図は従来のインライン型ジョセフソン素子の等価回
路とその構造を示すが、10はグランドプレーン、12
は基部電極、14は対向電極、16はトンネル接合を構
成する薄い絶縁層、18.20はSiOなどからなるや
へ厚い絶縁層である。
Figure 1 shows the equivalent circuit and structure of a conventional in-line Josephson element, where 10 is a ground plane, 12
14 is a base electrode, 14 is a counter electrode, 16 is a thin insulating layer constituting a tunnel junction, and 18.20 is a rather thick insulating layer made of SiO or the like.

10,12.14はニオブおよび鉛などの超伝導材料か
らなり、12゜16.14は所謂ジョセフソントンネル
ゲートを構成する。
10, 12.14 are made of superconducting materials such as niobium and lead, and 12.degree. 16.14 constitutes a so-called Josephson tunnel gate.

このトンネルゲートは電圧状態と零電圧状態をとるが、
その切換えは、糸路12−1614へバイアス電流を流
しておきそして信号線を流れる′直流がトンネル接合1
6に作る磁界を変える(信号電流の強さを変える)こと
により行なう。
This tunnel gate takes a voltage state and a zero voltage state,
The switching is performed by applying a bias current to the thread path 12-1614, and direct current flowing through the signal line to the tunnel junction 1.
This is done by changing the magnetic field created in step 6 (by changing the strength of the signal current).

22がその信号線であり、トンネルゲートとは別に、絶
縁層22上に形成される。
The signal line 22 is formed on the insulating layer 22 separately from the tunnel gate.

この第1図のaは等価回路、bは断面図、Cは平面図で
ある。
In FIG. 1, a is an equivalent circuit, b is a sectional view, and C is a plan view.

b図′fJ)らも明らかなようにこの従来構造の素子で
は多層構造4こなって、全体では2μmもの厚みとなり
、王程数が多くなるた゛けでなく、ジョセフソン素子で
は殆んどのパターンが蒸着又はスパ゛ツタにより被着さ
れた薄膜のリフトオフにより形成されるので、段落部分
での断線や短絡が多くなり、歩留りが低下する。
As is clear from Figures b and fJ), the device with this conventional structure has a multilayer structure 4 with a total thickness of 2 μm. Since it is formed by lift-off of a thin film deposited by vapor deposition or sputtering, there are many disconnections and short circuits at the stepped portions, resulting in a decrease in yield.

なお第1図すでは段落は示してなく絶縁層20などの表
面は平担(こしているが、実際には多層に積み重なる部
分では高く、積層数が少ない部分では低くなる。
Note that in FIG. 1, no paragraphs are shown and the surfaces of the insulating layer 20 and the like are shown as flat, but in reality, the height is high in areas where multiple layers are stacked, and it is low in areas with a small number of stacked layers.

この点を改良し得るものが、第2図に示す電流注入型と
呼ばれるジョセフソン素子である。
A device that can improve this point is a Josephson device called a current injection type shown in FIG.

この型の素子では信号線22を基部電極12に接続しく
12.22を一体に作る)、信号電流を直接ジョセフソ
ン接合16に流し込む。
In this type of device, the signal line 22 is connected to the base electrode 12 (12, 22 are made integrally), and the signal current flows directly into the Josephson junction 16.

電圧状態と零電圧状態との切換えは素子電流を■、臨界
電流を■。
To switch between voltage state and zero voltage state, change element current (■) and critical current (■).

としてI>IoかI < I Oかによる(前者は電圧
状態、後者は零電圧状態)から、磁界によりI。
Depending on whether I > Io or I < I O (the former is a voltage state and the latter is a zero voltage state), I due to the magnetic field.

を変える代りに素子電流そのものを変えてもよく、信号
線22により基部電圧12を通ってトンネル接合へ注入
された信号電流はこの電流■の変化を行なう訳である。
Instead of changing , the element current itself may be changed, and the signal current injected into the tunnel junction by the signal line 22 through the base voltage 12 changes this current .

こうすることによって第2図からも明らかなように多層
配線はしなくて済むようになる。
By doing this, as is clear from FIG. 2, there is no need for multilayer wiring.

この電滝注大型もしくは直結型のゲー1へはT、 R,
、Gheewal a″A 30− Ps Josep
hson Gurr−ent Injection L
ogic (CIL)”IEEE J、 5olid−
8tate C1rc+ Vol 、 5C−14+A
5 + PP。
For this Dentaki Note large or direct type game 1, press T, R,
, Gheewal a″A 30-Ps Josep
hson Gurr-ent Injection L
ogic (CIL)"IEEE J, 5olid-
8tate C1rc+ Vol, 5C-14+A
5 + PP.

787−793.Oct、1979またはJ 、H,M
agerlein and L、N、Dunklebe
rgery”Direct −Cou−pled Jo
sephson ful l adder”I EEE
T rans 。
787-793. Oct., 1979 or J.H.M.
agerlein and L, N, Dunklebe
Direct-Cou-pled Jo
sephson ful adder” I EEE
Trans.

Mag、 Vol 、 MAG−13、A I 、 P
P、 585〜588゜Jan、1977に記載されて
いる。
Mag, Vol, MAG-13, AI, P
P., 585-588° Jan, 1977.

しかしこの型の素子は入力信号電流とバイアス直流が同
じ部分に写えられ、合流してしまうため、入出力分離が
困難になり回路設計が複雑になってしまう。
However, in this type of element, the input signal current and the bias direct current are reflected in the same area and merge, making it difficult to separate the input and output, making circuit design complicated.

即ち出力は第1図a、第2図aのトンネル接合を挟んだ
点P、 、 P2から取り出されるが、第2図の素子で
は出力回路へ信号電流も流れ込んでしまい、その分離が
厄介である。
That is, the output is taken out from points P, , P2 across the tunnel junctions in Figures 1a and 2a, but in the element in Figure 2, the signal current also flows into the output circuit, making it difficult to separate them. .

本発明はか\る点を改善しようとするものであり、トン
ネル接合には直接人力信号電流を流すことなく、代りに
入力信号電流の作る磁界がトンネル接合に作用するよう
にし、しかも絶縁層を介して人力信号線路を配設するこ
とはせず従って多層配線となって断線等が生じるのを避
けることができる素子を提供するものである。
The present invention is an attempt to improve this point, and instead of passing a human signal current directly through the tunnel junction, the magnetic field created by the input signal current acts on the tunnel junction, and moreover, the insulating layer is It is an object of the present invention to provide an element that does not require a human power signal line to be placed through the device, and can therefore avoid occurrence of disconnections due to multilayer wiring.

本発明のジョセフソン素子はグランドプレーン上に基部
電極および、該基部電極とトンネル接合を介して対向す
る対向Ti%を配設したジョセフソン論理素子において
、バイアス電流は該基部電極から該トンネル接合を通っ
て該対向電極へ流し、入力信号電流は該対向電極の延長
された一端より、該トンネル接合を通さずに流すようG
こしてなることを特徴とするが、次に実施例を参照しな
がらこれを詳細に説明する。
The Josephson element of the present invention is a Josephson logic element in which a base electrode is disposed on a ground plane and an opposing Ti layer facing the base electrode via a tunnel junction, in which a bias current flows from the base electrode to the tunnel junction. G so that the input signal current flows from one extended end of the counter electrode without passing through the tunnel junction.
Next, this will be explained in detail with reference to Examples.

第3図は本発明の詳細な説明する図である。FIG. 3 is a diagram explaining the present invention in detail.

第1図の素子で信号線22に電流を流すと、超伝導体の
中に磁場はできないから信号電流i1は信号線22の表
層にのみ流れる。
When a current is passed through the signal line 22 in the device shown in FIG. 1, the signal current i1 flows only through the surface layer of the signal line 22 because no magnetic field is generated in the superconductor.

この表層の厚さλ□はロンドンの侵入深さと呼ばれるも
のである。
The thickness of this surface layer λ□ is called the London penetration depth.

信号線22に電流i1が流れると対向電極14の表層に
も、電流11等による磁場が対向電極内(こ生しないよ
うに電流11が流れる。
When the current i1 flows in the signal line 22, the current 11 also flows in the surface layer of the counter electrode 14 so that the magnetic field caused by the current 11 and the like does not occur inside the counter electrode.

この電流12はイメージ電流と呼ばれる。This current 12 is called an image current.

同様の理由でイメージ電流は基部電極12およびグラン
ドプレーン10にも流れる。
For the same reason, the image current also flows to the base electrode 12 and the ground plane 10.

13+14がこれらの表層を流れるイメージ電流である
13+14 is the image current flowing through these surface layers.

このように入力信号線路に信号電流が流れると対向電極
および基部電極にはゾ信号電流に等しいイメージ電流が
流れる。
When a signal current flows through the input signal line in this manner, an image current equal to the signal current flows through the counter electrode and the base electrode.

こ\で、はv等しい、というのは間隔に依るもので、も
し対向電極と人力信号線路が全く厚みなく隔てられてい
れば完全に等しいが、これらの間にはSiOなどによる
数千穴の厚みの絶縁層20が介在するのでイメージ電流
は信号電流より僅かに小になる。
Here, is equal to v, which depends on the spacing. If the counter electrode and the human signal line were separated with no thickness, they would be completely equal, but there are thousands of holes made of SiO etc. between them. Since the thick insulating layer 20 is present, the image current is slightly smaller than the signal current.

再び第3図を見ると、1−ンネル接合16に対する磁場
は、電流i1と、対向電極14の上部表層の電流12と
は方向反対で大きさははマ等しいから打消し合い、基部
電極12の下部表層の電流13とグランドプレーンの電
流i4とも同様の関係にあるので、結局対向電極14の
下部表層の電流i2と基部電極12の上部表層の電流i
3により決定されることによる。
Referring again to FIG. 3, the magnetic fields for the 1-channel junction 16 cancel each other out because the current i1 and the current 12 in the upper surface layer of the counter electrode 14 are opposite in direction and equal in magnitude. Since the current 13 in the lower surface layer and the current i4 in the ground plane have a similar relationship, the current i2 in the lower surface layer of the counter electrode 14 and the current i in the upper surface layer of the base electrode 12 end up
3.

そこでもし対向電極14の1部表層の電流12を流すこ
とができれば、信号線22はなくてもよいこと(こなる
Therefore, if the current 12 can be passed through a part of the surface layer of the counter electrode 14, the signal line 22 may be omitted.

グランドプレーン10は磁界をトンネル接合16に効率
的に与えるのに必要であるが、入力信号線22は上記電
流12を流すことができれば省略してもよい。
Although the ground plane 10 is necessary to efficiently apply a magnetic field to the tunnel junction 16, the input signal line 22 may be omitted if the above-mentioned current 12 can flow.

本発明はかXる発想に基くものであり、その1実施例を
第4図に示す。
The present invention is based on the above idea, and one embodiment thereof is shown in FIG.

第4図に示すように本発明では信号線22に対向電極1
4へ接続する。
As shown in FIG. 4, in the present invention, the counter electrode 1 is connected to the signal line 22.
Connect to 4.

即ち対向電極14の一端を基部電極に沿って延長しこの
延長部を信号線22とする。
That is, one end of the counter electrode 14 is extended along the base electrode, and this extension is used as the signal line 22.

対向電極14の他端はグランドプレーン10へ接続し、
接地する。
The other end of the counter electrode 14 is connected to the ground plane 10,
Ground.

24がこの対向電極14とグランドプレーン10との接
続部を示す。
Reference numeral 24 indicates a connection portion between this counter electrode 14 and the ground plane 10.

この素子では信号線22から信号電流IHを流すと、基
部電極12およびグランドプレーン10に図示矢印の如
くイメージ電流が流れ、トンネル接合16へ作用する磁
場は第3図と同様に信号電流IHとそのイメージ電流I
3により定ることになる。
In this element, when a signal current IH flows from the signal line 22, an image current flows through the base electrode 12 and the ground plane 10 as shown by the arrow in the figure, and the magnetic field acting on the tunnel junction 16 is generated by the signal current IH and its image current I
3.

つまり第3図のように絶縁層20上に信号線22を設け
たと同様な結果が得られる。
In other words, the same result can be obtained when the signal line 22 is provided on the insulating layer 20 as shown in FIG.

しかも信号電流は22−1410の線路で流れ、バイア
ス電流のように出力端P1を通ることはないから、信号
電流が出力回路へ流出するようなことはない。
Moreover, since the signal current flows through the line 22-1410 and does not pass through the output terminal P1 like the bias current, there is no possibility that the signal current will flow out to the output circuit.

なお本素子では対向を極14の他端はアースすることが
望ましい。
In this device, it is desirable that the other end of the opposing pole 14 be grounded.

これは、もしこの他端に抵抗が挿入されていると、人力
信号電流IHが該抵抗を流えて電圧降下を生じ、該電圧
降下は出力端P1の電位を押し上:f、結局は入力信号
が出力回路へ影響を与えてしまうので、これを阻七する
のに効果がある。
This means that if a resistor is inserted at the other end, the human input signal current IH will flow through the resistor and cause a voltage drop, and this voltage drop will push up the potential at the output end P1: f, which ultimately leads to the input signal This is effective in preventing this from affecting the output circuit.

またこの素子では、第1図の素子のように信号電流がイ
メージ電流を介してトンネル接合16に磁場を写えるの
ではなく、信号電流が直接トンネル接合に磁場を与える
ので、該磁場は従来素子における絶縁層20の厚みが零
の場合の値をとり、犬になる。
In addition, in this element, the signal current does not reflect a magnetic field on the tunnel junction 16 via an image current as in the element shown in FIG. It takes the value when the thickness of the insulating layer 20 in is zero, and becomes a dog.

なお、以上の説明では対向電hkの一端はグランドプレ
ーンに接続したが、グランドプレーン上の絶縁層上に設
けた別の共通線に接続してもよい。
Note that in the above description, one end of the counter current hk is connected to the ground plane, but it may be connected to another common line provided on an insulating layer on the ground plane.

また、対向電極を人力信号電流を流し込む端とは反動側
の端をグランドプレーンに接続する必要は必ずしもなく
、対向電極の中途からグランドブレーンへ接続してもさ
しつかえない。
Further, it is not necessarily necessary to connect the end of the counter electrode on the reaction side to the ground plane from the end into which the human power signal current is applied, and it is also possible to connect the counter electrode to the ground plane from the middle.

本発明は単一接合素子に限らず、多接合の量子干渉型素
子にも適用できる。
The present invention is applicable not only to single-junction devices but also to multi-junction quantum interference devices.

2接合の量子干渉型素子(SQUID)に適用した時の
等他回路とその構造図を第5図に示す。
FIG. 5 shows another circuit and its structural diagram when applied to a two-junction quantum interference device (SQUID).

この図で16a、16bは2つのトンネル接合であり、
対向電極14はこれらの1−ンネル接合を結び、そして
本発明により一端は延長されて信号線22になり、他端
はグランドブレーン10に接続される。
In this figure, 16a and 16b are two tunnel junctions,
A counter electrode 14 connects these 1-channel junctions and, according to the invention, is extended at one end to become a signal line 22 and at the other end is connected to the ground plane 10.

第5図aの等他回路でコイルのマークは、トンネル接合
16a。
In other circuits such as those shown in FIG. 5a, the mark on the coil is the tunnel junction 16a.

16b間のZ=j向電極電極ンダクタンスを示す。16b shows the electrode inductance in the Z=j direction.

バイアス電流■は2つの1ヘンネル接合16a、16b
へ供給され、信号電流IHはこれらのトンネル接合を通
らずに対向電極14からグランドプレーン10へ流れる
Bias current ■ is applied to two 1-Hennel junctions 16a and 16b.
The signal current IH flows from the counter electrode 14 to the ground plane 10 without passing through these tunnel junctions.

また本発明の素子の入力端子(Fan−in )は第6
図に示すように任意の複数とすることができ、人力信号
間のアンドまたはオア機能が得られることも従来型素子
と同様である。
Further, the input terminal (Fan-in) of the element of the present invention is the sixth
As shown in the figure, an arbitrary plural number can be used, and AND or OR functions between human input signals can be obtained, similar to the conventional element.

この場合も、対向電極14が直接アースされていること
は望ましい。
In this case as well, it is desirable that the counter electrode 14 be directly grounded.

また出力端子(Fan−out)も適宜の複数でよいが
、本発明では第7図に示すように並列にするのがよい。
Further, although an appropriate number of output terminals (Fan-outs) may be used, it is preferable to arrange them in parallel as shown in FIG. 7 in the present invention.

この図で26.28.30は負荷抵抗である。第1図の
素子では、点P1.P2間に出力回路を接続し、該回路
を任意数の次段トンネル接合−)=を通過させるという
直列出力形式をとるのが普通であるが、人力信号回路は
アースするという本発明方式をとるとこの直列形式は採
用できない。
In this figure, 26, 28, and 30 are load resistances. In the device of FIG. 1, point P1. Normally, a series output format is used in which an output circuit is connected between P2 and the circuit is passed through an arbitrary number of subsequent tunnel junctions, but the present invention method in which the human input signal circuit is grounded is used. This serial format cannot be adopted.

この第7図のファンアウト数は、出力を極を分割したと
き次段ゲートを駆動できる範囲で任意数とすることがで
きる。
The fan-out number in FIG. 7 can be set to any number within the range that can drive the next stage gate when the output is divided into poles.

次に本発明の対向tfM直結型のジョセフソン論理素子
の実施例を挙げる。
Next, an embodiment of a Josephson logic element of the opposed tfM direct connection type according to the present invention will be described.

第8図は同図Cに等他回路を示すように5QUIDを2
個負荷抵抗26を介して縦続接続した例を示し、第9図
はその製造二[程を示す。
Figure 8 shows two 5QUIDs as shown in Figure C and other circuits.
FIG. 9 shows the second stage of manufacturing.

先ず第9図aに示すようにシリコンまたはガラスなどか
らなる基板32−ヒにグランドブレ・−ン10としてニ
オブ(Nb )を蒸着またはスパッタにより2000〜
3000人の厚みに付着させ、そのニオブ膜をエツチン
グ又はリフトオフ法に、より必要な形状にバターニング
する。
First, as shown in FIG. 9a, niobium (Nb) is deposited as a ground brain 10 on a substrate 32-1 made of silicon or glass by vapor deposition or sputtering to a temperature of 2,000 to 2,000 ml.
The niobium film is deposited to a thickness of 3,000 mm, and the niobium film is patterned into the desired shape using an etching or lift-off method.

次に第9図すに示すように絶縁層18として、絶縁材料
例えば酸化シリコン(Sin)を2000人程度蒸着し
、かつ必要な形状にバターニングする。
Next, as shown in FIG. 9, about 2,000 insulating materials such as silicon oxide (Sin) are deposited as an insulating layer 18, and patterned into a required shape.

次にアルゴンによるスパッタエツチング等を行なって、
グランドプレーン10の表面に形式された酸化物や汚染
物を取除いたのち、酸化しにくいあるいは酸化しない材
料例えば金(Au)またはAu T、nf、Nどのその
合金(Au量が多いもの)を2000人程度蒸着リフト
オフ法により第9図Cに示すように対向電極とグランド
ブレーンとの接触部に接続材料層34を作る。
Next, perform sputter etching with argon, etc.
After removing oxides and contaminants formed on the surface of the ground plane 10, a material that is difficult to oxidize or does not oxidize, such as gold (Au) or its alloy (with a large amount of Au) such as Au T, NF, N, etc. A connecting material layer 34 is formed at the contact portion between the counter electrode and the ground brain as shown in FIG. 9C by using a vapor deposition lift-off method using about 2,000 people.

この層34を作る理由は後述する。The reason for creating this layer 34 will be described later.

次に再びアルゴンζこよるスパッタエツチングをした後
、第9図dに示すように基部電極12として例えば金(
A−u)を80人、鉛インジウム(Pb−■n、インジ
ウムは10屯量%)を2000人蒸着し、その表面を高
周波プラズマ酸化法などにより酸化して後のフ陥セスに
対する保護膜を形成した後、リフトオフ法等により必要
な形状にバターニングする。
Next, after sputter etching with argon ζ again, the base electrode 12 is made of gold (for example) as shown in FIG. 9d.
A-u) was evaporated by 80 people and lead indium (Pb-■n, indium was 10 tonne weight %) by 2000 people, and the surface was oxidized by high-frequency plasma oxidation to form a protective film against subsequent defects. After forming, it is patterned into the required shape by a lift-off method or the like.

次に第9図eに示すように絶縁層20として例えばSi
Oを3000A蒸着し、リフトオフ法等により必我な形
状にバターニングする。
Next, as shown in FIG. 9e, the insulating layer 20 is made of, for example, Si.
O is vapor-deposited at 3000A and patterned into the desired shape using a lift-off method or the like.

更に第9図f(こ示すように高周波プラズマ酸化法など
により、絶縁層20の窓部に露出した基部電極12の表
面部を再び酸化して30人程度の厚みの絶縁膜16a、
16bを作る。
Furthermore, as shown in FIG. 9f, the surface portion of the base electrode 12 exposed in the window portion of the insulating layer 20 is oxidized again using a high frequency plasma oxidation method or the like to form an insulating film 16a with a thickness of about 30 mm.
Make 16b.

これらの絶縁膜16a、16bはPbo+In2O3な
どからなり、前述のトンネル接合を横取する。
These insulating films 16a and 16b are made of Pbo+In2O3, etc., and occupy the aforementioned tunnel junction.

なおこのプラスマ酸化において膜34がないと該膜34
部分のグランドプレーン10の表面(この部分は当然露
出することになる)も酸化され、トンネル接合ができて
しまう。
Note that in this plasma oxidation, if the film 34 is not present, the film 34
A portion of the surface of the ground plane 10 (which will naturally be exposed) is also oxidized, creating a tunnel junction.

これでは対向電極を直接アースすることはできない。In this case, the counter electrode cannot be directly grounded.

膜34を設けたのは、このトノネル接合形成を防止する
ためであり、膜34は金等の耐酸化性材料からなるので
プラズマ酸化によっても酸化膜従ってトンネル接合が形
成されることはない。
The reason why the film 34 is provided is to prevent the formation of tunnel junctions, and since the film 34 is made of an oxidation-resistant material such as gold, an oxide film and therefore a tunnel junction will not be formed even by plasma oxidation.

プラズマ酸化の後は対向電極14および信号線22とし
て例えば先ず鉛(Pb)を2000人、次に金(Au)
を80A、更に鉛を2.000人連続的に蒸着し、これ
らの複合膜をリフトオフ法などにより必要な形状にパタ
ーニングする。
After plasma oxidation, the counter electrode 14 and the signal line 22 are first made of lead (Pb) and then gold (Au).
80A and 2,000 lead are continuously evaporated, and these composite films are patterned into the required shape by a lift-off method or the like.

こうして第9図f従って第8図りに示したジョセフソン
素子が出来上り、そしてこのとき第8図h++cに示す
他の同様素子22’、 16 a’、 16b’。
Thus, the Josephson device shown in FIG. 9f and therefore in FIG.

14′も作られる。14' is also made.

対向電極14は膜34を通してグランドプレーン10に
接続し、従ってこの膜34の抵抗が人力信号回路に入る
ことになるがこの膜34は面積が比較的に大きくそして
厚みは薄いからトンネル接合の抵抗に比べて充分小さく
(本例では10−’Ω程寒。
The counter electrode 14 is connected to the ground plane 10 through a membrane 34, so that the resistance of this membrane 34 enters the human signal circuit, but since this membrane 34 has a relatively large area and a small thickness, it becomes the resistance of the tunnel junction. It is sufficiently small (about 10-'Ω cold in this example).

この抵抗はトンネル接合の抵抗に比べて1桁以上小さけ
ればよい)、電流が10mA程度流れても発生する電圧
はトンネル接合に発生する電圧より3桁以上小さく、支
障はない。
This resistance should be at least one order of magnitude smaller than the resistance of the tunnel junction), and even if a current of about 10 mA flows, the voltage generated is three orders of magnitude or more smaller than the voltage generated at the tunnel junction, so there is no problem.

なおこの膜34の形成に際して同時に負荷抵抗26を作
るようにすると、余分な工程を付加せずに済む利点があ
る。
It should be noted that if the load resistor 26 is formed at the same time as the film 34 is formed, there is an advantage that no extra process is required.

対向電極14とグランドプレーン10を接続する方法と
しては膜34を用いず、従って第9図Cの工程は行なわ
ず、しかも第9図fの工程で対向電極14はグランドプ
レーン10に接続ぜす、ゲランドブ1/−ン10および
対向電極14の上に形成された1唆化膜あるいは汚染物
質をアルゴンにょるスパッタエンチングなどで取除き、
然るのち第10図に示すように別の超伝導材料例えばp
bAuの薄膜36を用いて対向電極14とグランドプレ
ーン10とを接続してもよい。
As a method of connecting the counter electrode 14 and the ground plane 10, the film 34 is not used, so the step of FIG. 9C is not performed, and the counter electrode 14 is connected to the ground plane 10 in the step of FIG. 9F. The oxidized film or contaminants formed on the Gerando tube 1/- 10 and the counter electrode 14 are removed by sputter etching with argon, etc.
Then, as shown in FIG. 10, another superconducting material such as p
A bAu thin film 36 may be used to connect the counter electrode 14 and the ground plane 10.

また更に別の方法としては第11図に;□すように、第
9図aで被着したグランドプレーン10上に酸化しにく
い金属例えば金(Au)を蒸着等により100人程度付
着きせて耐酸化性低抵抗薄膜38を作り、その後絶縁層
18、基部゛電極12、絶縁層20を作り、更に基部電
極の酸化によるトンネルゲ・−1・16の製作、対向電
極14および信号線22の製作を行なってもよい。
As shown in FIG. 11; □, another method is to deposit about 100 metals that are difficult to oxidize, such as gold (Au), by vapor deposition on the ground plane 10 deposited in FIG. After that, the insulating layer 18, the base electrode 12, and the insulating layer 20 are formed, and then the tunnel gates 1 and 16 are formed by oxidizing the base electrode, and the counter electrode 14 and the signal line 22 are formed. You may do so.

勿論膜34の形成は不要である。この場合上記金属等の
厚みは、信号の最も高い周波数酸分に対する電磁界の侵
入深さく表皮深さ)より充分薄い必要がある。
Of course, the formation of the film 34 is unnecessary. In this case, the thickness of the metal etc. needs to be sufficiently thinner than the penetration depth of the electromagnetic field (skin depth) for the highest frequency acid component of the signal.

以上詳細に説明したように、本発明では対向電極を延長
させてその延隔部より信号電流を人力するようにしたの
で、多層化および入出力電流の混合を防ぐことができ、
また工程も単純化される利点が得られる。
As explained in detail above, in the present invention, the counter electrode is extended and the signal current is supplied manually from the extension part, so multilayering and mixing of input and output currents can be prevented.
Further, there is an advantage that the process is simplified.

【図面の簡単な説明】[Brief explanation of drawings]

第1図a J b + Cおよび第2図a l り I
Cは従来素子の等他回路図、断面図、および平面図、
第3図は本発明の詳細な説明する図、第4図a 、 b
。 Cおよび第5図a + b + Cは本発明の第1、第
2の実施例を示す等他回路図、断面図、および平面図、
第6図および第1図は本発明の素−子の入出力回路図、
第8図a、b、cは本発明の他の実施例の断面図、平面
図および等価UjJ路図、第9図a−fは第8図の素子
の製造工程を説明する図、第10図および第11図は本
発明の更に他の実施例を示す断面図である。 図面で10はグランドプレーン、12は基部電極、14
は対向電極、16はトンネル接合、22は人力信号線路
、34は耐酸化性低抵抗薄膜、38はグランドプレーン
上の耐酸化性低抵抗薄膜である。
Figure 1 a J b + C and Figure 2 a l ri I
C is a circuit diagram, a cross-sectional view, and a plan view of a conventional element;
Fig. 3 is a detailed diagram of the present invention, Fig. 4 a, b
. C and FIG. 5 a + b + C are other circuit diagrams, cross-sectional views, and plan views showing the first and second embodiments of the present invention,
6 and 1 are input/output circuit diagrams of the device of the present invention,
8a, b, and c are cross-sectional views, plan views, and equivalent UjJ path diagrams of other embodiments of the present invention; FIGS. 9a-f are views explaining the manufacturing process of the device in FIG. 8; and FIG. The figures and FIG. 11 are cross-sectional views showing still another embodiment of the present invention. In the drawing, 10 is a ground plane, 12 is a base electrode, and 14
1 is a counter electrode, 16 is a tunnel junction, 22 is a human signal line, 34 is an oxidation-resistant low resistance thin film, and 38 is an oxidation-resistant low resistance thin film on the ground plane.

Claims (1)

【特許請求の範囲】 1 グランドプレーン上に基部電極および、該基部電極
とトンネル接合を介して対向する対向電極を配設したジ
ョセフソン論理素子において、バイアス電流は該基部電
極から該トンネル接合を嫌って該対向電極へ流し、入力
信号電流は該対向電極の延長された一端より、該トンネ
ル接合を通さずに流すようにしてなることを特徴とする
ジョセフソン論理素子。 2 対向電極の他端がグランドプレーンに、耐酸化性低
抵抗材料の薄膜を介して接続されたことを特徴とする特
許請求の範囲第1項記載のジョセフソン論理素子。 3 グランドプレーン上に耐酸化性低抵抗材料の薄膜が
形成され、該薄膜−Lに絶縁層を介して基部電極が形成
され、対向電極が該基部電極上のトンネル接合上および
前記薄膜上に跨って形成されることを特徴とする特許請
求の範囲第1項記載のジョセフソン論理素子。
[Claims] 1. In a Josephson logic element in which a base electrode and a counter electrode that opposes the base electrode via a tunnel junction are disposed on a ground plane, a bias current flows from the base electrode to the tunnel junction. The Josephson logic element is characterized in that an input signal current is caused to flow from one extended end of the opposing electrode without passing through the tunnel junction. 2. The Josephson logic element according to claim 1, wherein the other end of the counter electrode is connected to a ground plane via a thin film of an oxidation-resistant, low-resistance material. 3. A thin film of an oxidation-resistant low-resistance material is formed on the ground plane, a base electrode is formed on the thin film-L via an insulating layer, and a counter electrode straddles the tunnel junction on the base electrode and the thin film. The Josephson logic element according to claim 1, characterized in that it is formed by.
JP55020214A 1980-02-20 1980-02-20 josephson logic element Expired JPS5845193B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP55020214A JPS5845193B2 (en) 1980-02-20 1980-02-20 josephson logic element
US06/236,579 US4423430A (en) 1980-02-20 1981-02-20 Superconductive logic device
DE8181300724T DE3161996D1 (en) 1980-02-20 1981-02-20 Superconductive logic device incorporating a josephson junction
EP81300724A EP0035350B1 (en) 1980-02-20 1981-02-20 Superconductive logic device incorporating a josephson junction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55020214A JPS5845193B2 (en) 1980-02-20 1980-02-20 josephson logic element

Publications (2)

Publication Number Publication Date
JPS56116679A JPS56116679A (en) 1981-09-12
JPS5845193B2 true JPS5845193B2 (en) 1983-10-07

Family

ID=12020904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55020214A Expired JPS5845193B2 (en) 1980-02-20 1980-02-20 josephson logic element

Country Status (1)

Country Link
JP (1) JPS5845193B2 (en)

Also Published As

Publication number Publication date
JPS56116679A (en) 1981-09-12

Similar Documents

Publication Publication Date Title
US4554567A (en) Superconductive integrated circuit incorporating a magnetically controlled interferometer
US4423430A (en) Superconductive logic device
CN105702849B (en) Stepped area is covered with superconducting circuit structure of superconduction coating and preparation method thereof
JPS60160675A (en) Quasi-particle injection type superconducting element
JPS60140885A (en) Superconducting element integrated circuit
JP3123164B2 (en) Superconducting device
JPH0766462A (en) Superconducting circuit
JPS5845193B2 (en) josephson logic element
JP2594934B2 (en) Weakly coupled Josephson device
JPS60147179A (en) Superconducting multi-terminal element
JPH0217943B2 (en)
JPS603796B2 (en) Contacts for superconducting circuits
JPS6068681A (en) Superconductive transistor
JP2955407B2 (en) Superconducting element
JP2768276B2 (en) Oxide superconducting junction element
JPH08162681A (en) Superconducting circuit
JP2829173B2 (en) Superconducting element
JP3026482B2 (en) Superconducting element, method of manufacturing and operating method
JP3212088B2 (en) Superconducting device
JPS62217679A (en) Magnetic field coupling type josephson element
JPS6157738B2 (en)
JPH0260230B2 (en)
JPS6164178A (en) Manufacture of superconductive circuit
JPS58112378A (en) Josephson ic
JPH03171683A (en) superconducting electrode