JPS5845739B2 - Display method - Google Patents
Display methodInfo
- Publication number
- JPS5845739B2 JPS5845739B2 JP51112706A JP11270676A JPS5845739B2 JP S5845739 B2 JPS5845739 B2 JP S5845739B2 JP 51112706 A JP51112706 A JP 51112706A JP 11270676 A JP11270676 A JP 11270676A JP S5845739 B2 JPS5845739 B2 JP S5845739B2
- Authority
- JP
- Japan
- Prior art keywords
- display device
- contents
- computer
- switching circuit
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Debugging And Monitoring (AREA)
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
本発明は電子計算機に於ける動作状態等を表示する表示
方式に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a display method for displaying the operating status, etc. of an electronic computer.
一般に電子計算機、例えばミニコンピユータに於ては、
その操作パネル上にデータセットの為のデータスイッチ
群、プログラムを開始させたり、停止させたりする制御
スイッチ群を配置すると共に、計算機内部の各種のレジ
スタの内容、状態を示す為の表示装置が設けられている
。In general, electronic computers, such as minicomputers,
A group of data switches for setting data and a group of control switches for starting and stopping programs are arranged on the operation panel, as well as a display device to show the contents and status of various registers inside the computer. It is being
第1図に示す如く、一般に内部レジスタ1,1・・・・
・・は複数個存在し、各レジスタに夫々対応する表示装
置を設ける事は不可能であるので、マルチプレクサ2で
切り換え得る状態にし、特定のレジスタの内容を1個の
表示装置3で表示する構成が採られている。As shown in FIG. 1, generally internal registers 1, 1...
Since there are multiple registers, and it is impossible to provide a display device corresponding to each register, we have a configuration in which the multiplexer 2 is used to switch between them, and the contents of a specific register are displayed on a single display device 3. is taken.
尚、計算機の内部状態は常時監視する必要があるので、
内部状態情報源4は独立の状態表示装置5を備えている
。Furthermore, since the internal state of the computer must be constantly monitored,
Internal status information source 4 is provided with an independent status display device 5 .
ところが、この第1図に示した表示装置3は計算機が動
作中は各種のレジスタ1,1・・・・・・の内容が高速
で変化するので、人間の目でその表示内容を判別する事
は出来ない、換言すること、この表示装置3は計算機が
停止中のみに有効である事になる。However, in the display device 3 shown in FIG. 1, the contents of the various registers 1, 1, etc. change rapidly while the computer is operating, so it is difficult to discern the displayed contents with the human eye. In other words, this display device 3 is effective only when the computer is stopped.
本発明はこの表示装置3を計算機の動作中にも使用し得
るようにしたもので、第2図を参照しつつ詳述する。The present invention allows the display device 3 to be used even while the computer is in operation, and will be described in detail with reference to FIG.
第2図に於て、1,2.−3..4.5は夫々第1図と
同様の各種のレジスタ、マルチプレクサ、表示装置内部
状態情報源、状態表示装置、を示しており、更にこの図
に於て6はマイクロプログラムを記憶しているマイクロ
プログラムメモリで、該メモリ6の内容はマイクロプロ
グラムカウンタ等のアドレスレジスタ7に従って読み出
される。In Figure 2, 1, 2. -3. .. 4.5 shows various registers, multiplexers, display device internal status information source, and status display device similar to those shown in FIG. In the memory, the contents of the memory 6 are read out according to an address register 7, such as a microprogram counter.
8はこ0)マイクロプログラムメモリ6の内容を表示装
置3で表示させるか、又はマルチプレクサ2を介して得
られる各種のレジスタ1,1・・・・・・の内容を表示
させるか、を切り換える切り換え回路で、2個tl)
A N Dゲートと1個のORゲートと1個Qつインバ
ータ回路と、から構成されており、この切り換え回路8
0)切り換え動作は計算機が動作中である時に得られる
動作信号(RUN)に依って制御される。8 is 0) A switch for switching between displaying the contents of the microprogram memory 6 on the display device 3, or displaying the contents of various registers 1, 1, etc. obtained via the multiplexer 2. In the circuit, 2 pieces tl)
It is composed of an A N D gate, one OR gate, and one Q inverter circuit, and this switching circuit 8
0) The switching operation is controlled by the operating signal (RUN) obtained when the computer is in operation.
而して、計算機が停止している時は動作信号(RUN)
が存在しないので表示装置3にはマルチプレクサ2で選
択された各種のレジスタ1,1・・・・・・のうちの特
定のものの内容が切り換え回路8を介して印加され、そ
の内容を表示する。Therefore, when the computer is stopped, the operation signal (RUN)
Since there is no such register, the contents of a specific one of the various registers 1, 1, . . . selected by the multiplexer 2 are applied to the display device 3 via the switching circuit 8, and the contents are displayed.
一方計算算機の動作中は動作信号(RUN)が得られる
ので、アドレスレジスタ7の内容が表示装置3に印加さ
れる事となる。On the other hand, since the operation signal (RUN) is obtained while the computer is in operation, the contents of the address register 7 are applied to the display device 3.
ここでアドレスレジスタ7の動作について考えてみる。Let us now consider the operation of address register 7.
マイクロプログラムが正常に動作している状態ではアド
レスレジスタ7の内容は常に高速でランダムに変化して
おり、この状態で表示装置3の表示内容は判読出来ない
。When the microprogram is operating normally, the contents of the address register 7 are constantly changing randomly at high speed, and in this state the contents displayed on the display device 3 cannot be read.
ところが、マイクロプログラムが何等かの原因で一定の
ロケーションに停止したり、特定のループから抜は出ら
れなくて進行し得なくなると、その時のアドレスレジス
タ7の内容は一定のパターンの繰り返しとなり、その結
果表示装置3には特定のアドレス又は特定のアドレス範
囲を認知し得るようになる。However, if the microprogram stops at a certain location for some reason or cannot exit a certain loop and cannot proceed, the contents of the address register 7 at that time will repeat a certain pattern, and the The result display device 3 can now recognize a specific address or a specific address range.
例えばマイクロプログラムメモリ6の16番地から20
番地にかけてのプログラムが抜は出る事が出来なくなっ
てこの範囲での繰り返し動作をするようになると、アド
レスレジスタ7の内容は、次の如く変化する。For example, from address 16 to 20 of microprogram memory 6
When the program running to the address cannot be skipped and starts repeating operations within this range, the contents of the address register 7 change as follows.
このような場合、表示装置3のビット4が明るく点灯し
、ビット2,1,0は中間の明るさで点灯し、この表示
装置3の点灯状況からプログラムが16番地からから2
0番地内でシープしている事を知る事が出来、プログラ
ムの異常をこの表示装置3o)表示状態を報知せしめ得
る。In such a case, bit 4 of display device 3 lights up brightly, bits 2, 1, and 0 light up at intermediate brightness, and the program starts from address 16 to 2 based on the lighting status of display device 3.
It is possible to know that the program is sheeping within address 0, and the display status of this display device 3o can be notified of an abnormality in the program.
一方プログラムが正常に進行している場合は上述した如
く、アドレスレジスタ7の内容は高速で変化しているの
で、表示装置3の全ビットは中間の明るさで点灯してお
り、正常、異常をこの表示装置3の状態から知る事が出
来る。On the other hand, when the program is progressing normally, the contents of the address register 7 are changing at high speed as described above, so all bits of the display device 3 are lit at an intermediate brightness, indicating whether it is normal or abnormal. This can be known from the state of the display device 3.
本発明は以上の説明から明らかな如く、通常は計算機の
動作中は利用価値のなかった表示装置を切り換え回路を
介してアドレスレジスタに関連付ける事に依って動作中
も有効に利用し得ると共に、動作中の表示装置の表示状
態から計算機のどの箇所での異常であるからの判読も可
能となり、計算機、特にミニコンピユータ等の小型計算
機に与える利益は犬なるものがある。As is clear from the above description, the present invention allows a display device, which normally has no use while the computer is in operation, to be effectively used even during operation by associating it with an address register through a switching circuit. It becomes possible to determine the location of the abnormality in the computer based on the display state of the display device inside the computer, which has significant benefits for computers, especially small-sized computers such as minicomputers.
第1図は従来の構成を示すブロック図、第2図は本発明
方式を実施する際の構成を示すブロック図であって、1
は各種のレジスタ、2はマルチプレクサ、3は表示装置
、7はアドレスカウンタ、8は切り換え回路、を夫々示
している。FIG. 1 is a block diagram showing a conventional configuration, and FIG. 2 is a block diagram showing a configuration when implementing the method of the present invention.
2 indicates various registers, 2 a multiplexer, 3 a display device, 7 an address counter, and 8 a switching circuit, respectively.
Claims (1)
レクサと、マイクロプログラムを記憶しているマイクロ
プログラムメモリの読み出し番地が導入されるアドレス
レジスタと、このアドレスレジスタの内容と上記マルチ
プレクサを介して得られる選択された各種のレジスタの
倒れかの内容とを切り換える切り換え回路と、該切り換
え回路から得られる内容を表示する表示装置と、から成
り、計算機が動作中は切り換え回路の働きに依って表示
装置でアドレスレジスタの内容を表示させると共に、計
算機の停止時は切り換え回路の働きに依って各種のレジ
スタの内容を表示装置で表示させる事を特徴とした表示
方式。1. A multiplexer to which various registers inside the computer are connected, an address register into which the read address of the microprogram memory storing the microprogram is introduced, and the contents of this address register and the selected data obtained through the multiplexer. It consists of a switching circuit that switches between the contents of the various registers and a display device that displays the contents obtained from the switching circuit, and when the computer is operating, the address register is displayed on the display device depending on the operation of the switching circuit. This display method is characterized by displaying the contents of various registers on a display device when the computer is stopped, depending on the operation of a switching circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51112706A JPS5845739B2 (en) | 1976-09-16 | 1976-09-16 | Display method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51112706A JPS5845739B2 (en) | 1976-09-16 | 1976-09-16 | Display method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5336433A JPS5336433A (en) | 1978-04-04 |
| JPS5845739B2 true JPS5845739B2 (en) | 1983-10-12 |
Family
ID=14593446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51112706A Expired JPS5845739B2 (en) | 1976-09-16 | 1976-09-16 | Display method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5845739B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63201298A (en) * | 1987-02-16 | 1988-08-19 | 三井建設株式会社 | Concrete-mortar injector |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55134561A (en) * | 1979-04-05 | 1980-10-20 | Fujitsu Ltd | Display system for terminal operation state |
-
1976
- 1976-09-16 JP JP51112706A patent/JPS5845739B2/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63201298A (en) * | 1987-02-16 | 1988-08-19 | 三井建設株式会社 | Concrete-mortar injector |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5336433A (en) | 1978-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0264048A2 (en) | Thirty-two bit bit-slice | |
| JPS5845739B2 (en) | Display method | |
| US5646645A (en) | Flashing LCD display system | |
| JPS5839339B2 (en) | Computer program normal operation display device | |
| JPS6353568B2 (en) | ||
| JPH0589041A (en) | Data processor | |
| JPS6113343A (en) | Console device | |
| JPH0594172A (en) | Character display device | |
| JPH0258122A (en) | Display device | |
| JPS584119Y2 (en) | Segment lighting status check device | |
| JPH05197552A (en) | Status display circuit | |
| JPH0365740A (en) | Program starting frequency display circuit | |
| SU905818A1 (en) | Microprogramme-control device | |
| JPH10161622A (en) | Method for controlling screen saver | |
| JPS6141113Y2 (en) | ||
| JPS58144207A (en) | Programmable controller | |
| JPH05324407A (en) | Cpu monitor system | |
| JPH0343842A (en) | Tracer memory | |
| JPH03194631A (en) | Cache memory controller | |
| JPS60100211A (en) | programmable controller | |
| JPS6270788A (en) | Stopwatch device | |
| JPS5860352A (en) | Display output system | |
| JPS62204365A (en) | Information processing system | |
| JPH0588798A (en) | Data processor | |
| JPS63226737A (en) | System for starting program by depression of specific interruption key |