Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5845833B2 - Shotki barrier semiconductor device - Google Patents
[go: Go Back, main page]

JPS5845833B2 - Shotki barrier semiconductor device - Google Patents

Shotki barrier semiconductor device

Info

Publication number
JPS5845833B2
JPS5845833B2 JP51121076A JP12107676A JPS5845833B2 JP S5845833 B2 JPS5845833 B2 JP S5845833B2 JP 51121076 A JP51121076 A JP 51121076A JP 12107676 A JP12107676 A JP 12107676A JP S5845833 B2 JPS5845833 B2 JP S5845833B2
Authority
JP
Japan
Prior art keywords
film
metal film
silicon substrate
semiconductor device
tantalum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51121076A
Other languages
Japanese (ja)
Other versions
JPS5345969A (en
Inventor
久雄 近藤
政夫 住吉
秀彰 池川
愛一郎 奈良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP51121076A priority Critical patent/JPS5845833B2/en
Publication of JPS5345969A publication Critical patent/JPS5345969A/en
Publication of JPS5845833B2 publication Critical patent/JPS5845833B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 この発明はショットキバリヤ半導体装置の改良に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to improvements in Schottky barrier semiconductor devices.

従来のショットキバリヤダイオードは、その逆電流を小
さくし、降伏電圧を改善するために一般に第1図に示す
ように、主表面の一部をエツチングして凹部を設けたシ
リコン基板1の主表面上に、上記凹部周縁上に延びるひ
さし部を有する絶縁性の表面保護膜2を設け、この表面
保護膜2の開口からバリヤ金属膜3をシリコン基板1に
接合し、シリコン基板1とバリヤ金属膜3との界面にシ
ョットキバリヤを形成したものである。
In order to reduce the reverse current and improve the breakdown voltage, conventional Schottky barrier diodes are generally manufactured by etching a portion of the main surface to provide a recess, as shown in FIG. 1, on the main surface of a silicon substrate 1. An insulating surface protection film 2 having an eaves extending over the periphery of the recess is provided, and the barrier metal film 3 is bonded to the silicon substrate 1 through the opening of the surface protection film 2. A Schottky barrier is formed at the interface.

なお、第1図において、4はバリヤ金属膜3上に形成さ
れたコンタクト金属膜であり、外部との電気的接続が容
易な金属で構成されている。
In FIG. 1, reference numeral 4 denotes a contact metal film formed on the barrier metal film 3, and is made of a metal that facilitates electrical connection with the outside.

この構造の特徴は、シリコン基板1を深くエツチングし
て凹部を形成することにより、シリコン基板1、表面保
護膜2、およびバリヤ金属膜3で囲まれた空間5を有す
ることである。
A feature of this structure is that a space 5 surrounded by the silicon substrate 1, the surface protection film 2, and the barrier metal film 3 is created by deeply etching the silicon substrate 1 to form a recess.

しかしこの構造では、バリヤ金属膜3のシリコン基板1
との接合部の周縁部分6での電界集中が無視できず、こ
の部分6に電流が集中し、過電流耐量が小さい欠点があ
る。
However, in this structure, the silicon substrate 1 of the barrier metal film 3
The electric field concentration at the peripheral edge portion 6 of the joint with the wire cannot be ignored, and the current is concentrated in this portion 6, resulting in a disadvantage that the overcurrent withstand capacity is small.

この欠点を改善する構造として、第2図に示すものを我
々は既に提案している(特願昭50−130269号)
As a structure to improve this drawback, we have already proposed the structure shown in Figure 2 (Japanese Patent Application No. 130269/1982).
.

第2図において、2は絶縁性の表面保護膜、1はシリコ
ン基板、3は金属の硅化物から成るバリヤ金属膜、4は
コンタクト金属膜で、Cr 、Ni 、およびAuの3
層金属膜で構成されている。
In FIG. 2, 2 is an insulating surface protection film, 1 is a silicon substrate, 3 is a barrier metal film made of metal silicide, and 4 is a contact metal film, which is made of Cr, Ni, and Au.
It consists of a layered metal film.

この構造ではバリヤ金属膜3は、シリコン基板1の凹部
壁面の全面に接合するように形成されているので、バリ
ヤ金属膜3の周返部の曲率が太きくなり、電界の集中が
緩和され、過電流耐量が従来のものの10倍以上に改善
される。
In this structure, the barrier metal film 3 is formed so as to be bonded to the entire surface of the recessed wall surface of the silicon substrate 1, so the curvature of the circumferential portion of the barrier metal film 3 becomes thicker, and the concentration of the electric field is alleviated. The overcurrent withstand capacity is improved by more than 10 times compared to the conventional one.

ところで第1図および第2図に示したダイオードチップ
をパッケージに組み込む場合には、シリコン基板1の裏
面およびコンタクト金属膜4の表面が半田付けされる。
By the way, when the diode chip shown in FIGS. 1 and 2 is assembled into a package, the back surface of the silicon substrate 1 and the surface of the contact metal film 4 are soldered.

しかるに第1図および第2図に示した構造のものでは、
コンタクト金属膜4に半田付けする温度は最高200℃
までで、それ以上温妾が高くなるとダイオードの逆電流
が増口重し、降伏電圧が減少する欠点がある。
However, in the structures shown in Figures 1 and 2,
The maximum temperature for soldering to the contact metal film 4 is 200°C.
If the temperature rises further, the reverse current of the diode will increase and the breakdown voltage will decrease.

更にもう1つの欠点は、第1図および第2図に示した構
造のものは半田付けすることにより、バリヤ金属膜3と
コンタクト金属膜4との接着力が弱くなり、熱サイクル
や断続通電により、バリヤ金属膜3とコンタクト金属膜
4とが剥離し、ダイオードが電気的に開放状態になるこ
とである。
Yet another drawback is that the structure shown in FIGS. 1 and 2 weakens the adhesion between the barrier metal film 3 and the contact metal film 4 due to soldering, resulting in damage due to thermal cycles or intermittent energization. , the barrier metal film 3 and the contact metal film 4 are separated, and the diode becomes electrically open.

この原因を調べた結果、半田材料がコンタクト金属膜4
中を拡散してバリヤ金属膜3に達し、更にバリヤ金属膜
3中を拡散してバリヤ金属膜3とシリコン基板1との界
面に達し、シリコンと合金化するためであることが明ら
かとなった。
As a result of investigating the cause of this, it was found that the solder material was
It has become clear that this is because it diffuses through the barrier metal film 3, reaches the barrier metal film 3, further diffuses through the barrier metal film 3, reaches the interface between the barrier metal film 3 and the silicon substrate 1, and becomes alloyed with silicon. .

この発明は、このような点に鑑みてなされたもので、コ
ンタクト金属膜とニッケル・パラジウム合金の硅化物の
バリヤ金属膜との間に半田材料の拡散を防止する膜を設
け、これにより上記両金属膜間の接着力の低下、及び降
伏電圧の低下を防止できるショットキバリヤ半導体装置
を提供するものである。
The present invention was made in view of the above points, and a film for preventing the diffusion of solder material is provided between the contact metal film and the nickel-palladium alloy silicide barrier metal film, thereby achieving both of the above. The present invention provides a Schottky barrier semiconductor device that can prevent a decrease in adhesive strength between metal films and a decrease in breakdown voltage.

以下、本発明の実施例を図について説明する。Hereinafter, embodiments of the present invention will be described with reference to the drawings.

本発明の一実施例を示す第3図において、2は酸化シリ
コンなどの表崩保護膜、1はNonN+型シリコン基板
、3はニッケル・パラジウム合金の硅化物から成るバリ
ヤ金属膜、4はコンタクト金属膜、7は半田材の拡散を
防止する半田拡散防止膜である。
In FIG. 3 showing an embodiment of the present invention, 2 is a surface collapse protective film such as silicon oxide, 1 is a non-N+ type silicon substrate, 3 is a barrier metal film made of nickel-palladium alloy silicide, and 4 is a contact metal. The film 7 is a solder diffusion prevention film that prevents solder material from diffusing.

この半田拡散防止膜7の材料としてタンタル、タングス
テン、チタン、モリブデン等の高融点金属を用いて実験
した。
Experiments were conducted using high melting point metals such as tantalum, tungsten, titanium, and molybdenum as materials for the solder diffusion prevention film 7.

その結果、タンタルが総合的に最も良い結果が得られた
As a result, tantalum gave the best overall results.

2.40OAの膜厚のタンタル膜を半田拡散防止膜7に
用いた場合には、350°Cの半田付を行なっても逆電
流の増加はなく、降伏電圧の減少も認められなかった。
When a tantalum film with a film thickness of 2.40 OA was used as the solder diffusion prevention film 7, there was no increase in reverse current and no decrease in breakdown voltage was observed even when soldering was performed at 350°C.

また、接着性についていえば、第2図に示した構造のも
のは半田付後の接着力が4〜7kgであるが、タンタル
膜を3.40OAの厚さに形成し、第3図の構造にした
ものは15〜20kyと大きくなった。
Regarding adhesion, the structure shown in Fig. 2 has an adhesion force of 4 to 7 kg after soldering, but the structure shown in Fig. 3 has a tantalum film formed to a thickness of 3.40 OA. The ones I made were as large as 15 to 20 ky.

また断続通電を行なった場合には、第2図の構造のもの
は、i、oooサイクル保度でダイオードが電気的に開
放になったが、タンタルを用いた第3図の構造のもので
は、10,000サイクルにおいてもダイオードは電気
的に開放にならなかった。
Furthermore, in the case of intermittent energization, in the structure shown in Fig. 2, the diode becomes electrically open with i, ooo cycle stability, but in the structure shown in Fig. 3, which uses tantalum, The diode did not become electrically open even after 10,000 cycles.

上述した半田拡散防止材料のうち、タングステンはかた
くてもろく、薄膜にするとクラックが入り易く、半田材
の拡散防止効果がなかった。
Among the above-mentioned solder diffusion prevention materials, tungsten is hard and brittle, and when formed into a thin film, cracks easily occur, and it has no effect of preventing solder material diffusion.

チタンは本質的にダイオードの逆電流を増カ目させる性
質があり、この目的には適さなかった。
Titanium inherently increases the reverse current of the diode, making it unsuitable for this purpose.

モリブデンは化学的に不安定で、特に水分が存在すると
腐蝕される性質があり、この目的には適さなかった。
Molybdenum is chemically unstable and tends to corrode, especially in the presence of moisture, making it unsuitable for this purpose.

これらに比較して、タンタルは上述した欠点がなく顕著
な半田拡散防止効果が得られた。
Compared to these, tantalum does not have the above-mentioned drawbacks and has a remarkable effect of preventing solder diffusion.

更に、タンタル膜の代りにタンタル窒化膜およびタンタ
ル膜とタンタル窒化膜との多層膜について実験した結果
、タンタル膜と同等又はそれ以上の半田拡散防止効果が
あることが判った。
Further, as a result of experimenting with a tantalum nitride film and a multilayer film of a tantalum film and a tantalum nitride film instead of the tantalum film, it was found that they have a solder diffusion prevention effect equal to or greater than that of the tantalum film.

従って、上記半田拡散防止膜7はタンタル、タンタル窒
化物、またはこれらの混合物で構成するを可とする。
Therefore, the solder diffusion prevention film 7 may be made of tantalum, tantalum nitride, or a mixture thereof.

以下この発明装置の製造方法の一例について述べる。An example of a method for manufacturing the device of this invention will be described below.

先ず、方位111 NonN十エピタキシャルシリコン
基板1を用意する。
First, a non-N epitaxial silicon substrate 1 with an orientation of 111 is prepared.

この場合、N層の比抵抗は0.6〜0.8.2−m、厚
みは8〜10μm、N十層の比抵抗は1〜5X10−2
に7−am、厚みは250μmである。
In this case, the resistivity of the N layer is 0.6-0.8.2-m, the thickness is 8-10 μm, and the resistivity of the N-layer is 1-5X10-2
7-am, and the thickness is 250 μm.

次に、エピタキシャル層表面に熱酸化膜2を1.4μm
の膜厚に形成し、シリコン基板1の裏面には通常の方法
でオーミックコンタクトを形成する。
Next, a thermal oxide film 2 with a thickness of 1.4 μm is applied to the surface of the epitaxial layer.
An ohmic contact is formed on the back surface of the silicon substrate 1 by a conventional method.

その後、熱酸化膜2に通常の写真蝕刻法で2.9mm×
2.9 mvtの孔を形成する。
After that, the thermal oxide film 2 is coated with a 2.9 mm x
Create a pore of 2.9 mvt.

そして、硝酸:酢酸:弗酸=7:2:1(vol、比2
5°G)のエツチング族でシリコン基板1を4μ肛ツ大
校゛する。
Then, nitric acid: acetic acid: hydrofluoric acid = 7:2:1 (vol, ratio 2
The silicon substrate 1 is etched to a depth of 4μ by etching at a temperature of 5°G.

しかるのち、エツチングしたシリコン基板1面にニッケ
ル・パラジウム(50:50at%)合金を1,0OO
Aの厚さにメッキする。
After that, 1.0OOOO of nickel-palladium (50:50 at%) alloy was applied to one surface of the etched silicon substrate.
Plate to thickness A.

その後、窒素雰囲気中で500℃、15分間シンタし、
ニッケル・パラジウムの硅化物を生成する。
After that, sintering at 500°C for 15 minutes in a nitrogen atmosphere,
Produces silicide of nickel and palladium.

そして、半田拡散防止膜7として、クンタル膜を4極ス
パツタ法で形成する。
Then, as the solder diffusion prevention film 7, a Kuntal film is formed by a four-pole sputtering method.

これは真空槽を5X10−8Torrまで排気したのち
、純度99.999%のアルゴンガスを2.6X10
”rorrまで導入し、ターゲット電圧500■、タ
ーゲット電流100mAでスパッタすることにより得る
After evacuating the vacuum chamber to 5X10-8 Torr, 2.6X10
It is obtained by sputtering at a target voltage of 500 mA and a target current of 100 mA.

成膜速度は110A/ff1Mで、2.4ooAの厚さ
に形成した。
The film formation rate was 110A/ff1M, and the film was formed to a thickness of 2.4ooA.

形成したタンタルはベータタンタルであった。The tantalum formed was beta tantalum.

その後、り:/タル膜上にクロム、ニッケル、および金
の3層膜を電子ビーム蒸着法で形成する。
Thereafter, a three-layer film of chromium, nickel, and gold is formed on the lithium/tal film by electron beam evaporation.

これは真空槽をソープションポンプおよびイオンポンプ
で1O−8Torrまで排気し、シリコン基板1を室温
に保った状態でクロム膜を5.oooAの厚さに形成し
た後、真空中でシリコン基板1を加熱して350℃で3
0分熱処理し、シリコン基板1を室温まで冷却したのち
、ニッケル膜を7,0OOA、金膜を12,0OOAの
厚さに形成することにより得る。
In this process, the vacuum chamber is evacuated to 1O-8 Torr using a sorption pump and an ion pump, and the chromium film is deposited on the silicon substrate 1 at room temperature. After forming the silicon substrate 1 to a thickness of oooA, the silicon substrate 1 is heated in a vacuum at 350°C.
After heat treatment for 0 minutes and cooling the silicon substrate 1 to room temperature, a nickel film is formed to a thickness of 7.0 OOA and a gold film is formed to a thickness of 12.0 OOA.

蒸着および熱処理は5X10−7Torr以下で行なっ
た。
Vapor deposition and heat treatment were performed at 5×10 −7 Torr or less.

その後通常の写真蝕刻法により、金、ニッケル、クロム
およびタンタル膜の不要部分をエツチング除去する。
Thereafter, unnecessary portions of the gold, nickel, chromium, and tantalum films are etched away by ordinary photolithography.

以上により、第3図に示すような所望のショットキバリ
ヤダイオードが得られた。
Through the above steps, a desired Schottky barrier diode as shown in FIG. 3 was obtained.

以上述べたようにこの発明によれば、ニッケルパラジウ
ム合金の硅化物のバリヤ金属膜とコンタクト金属膜の間
に半田拡散防止膜を設けたので、組立時に上記コンタク
ト金属膜に高温で半田付けされても、逆電流が増力口し
て、降伏電圧が減少したり、コンタクト金属膜とバリヤ
金属膜が剥離することのないショットキバリヤ半導体装
置を得ることができる。
As described above, according to the present invention, since the solder diffusion prevention film is provided between the barrier metal film of nickel-palladium alloy silicide and the contact metal film, the solder is not soldered to the contact metal film at high temperature during assembly. Also, it is possible to obtain a Schottky barrier semiconductor device in which the breakdown voltage does not decrease due to reverse current amplification, and the contact metal film and barrier metal film do not separate.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図および第2図は夫々従来のショットキバリヤダイ
オードを示す要部断面図、第3図はこの発明の一実施例
を示す要部断面図である。 図において、1はシリコン基板、3はニッケル・パラジ
ウム合金の硅化物のバリヤ金属膜、4はコンタクト金属
膜、7は半田拡散防止膜である。 なお、図中同一符号はそれぞれ同一または相当部分を示
す。
FIGS. 1 and 2 are sectional views of essential parts of a conventional Schottky barrier diode, respectively, and FIG. 3 is a sectional view of essential parts of an embodiment of the present invention. In the figure, 1 is a silicon substrate, 3 is a nickel-palladium alloy silicide barrier metal film, 4 is a contact metal film, and 7 is a solder diffusion prevention film. Note that the same reference numerals in the figures indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】 t 主面の一部に所定の深さの凹部を形成したN o
n N+、型シリコン基板、前記シリコン基板の前記凹
部壁面の少なくとも一部に接合するよう形成されたニッ
ケル・パラジウム硅化物のバリヤ膜、前記バリヤ膜上に
形成された半田拡散防止膜、および前記半田拡散防止膜
上に形成されたコンタクト金属膜を備えたショットキバ
リヤ半導体装置。 2 前記半田拡散防止膜はタンタル、タンタル窒化物、
またはこれらの混合物からなることを特徴とする特許請
求の範囲第1項記載のショットキバリヤ半導体装置。 3 前記コンタクト金属膜はクロム、ニッケル、および
金の3層構造であることを特徴とする特許請求の範囲第
1項または第2項に記載のショットキバリヤ半導体装置
[Claims] t No in which a recessed portion of a predetermined depth is formed in a part of the main surface.
n N+ type silicon substrate, a nickel-palladium silicide barrier film formed to be bonded to at least a portion of the wall surface of the recess of the silicon substrate, a solder diffusion prevention film formed on the barrier film, and the solder. A Schottky barrier semiconductor device including a contact metal film formed on a diffusion prevention film. 2 The solder diffusion prevention film is made of tantalum, tantalum nitride,
2. The Schottky barrier semiconductor device according to claim 1, wherein the Schottky barrier semiconductor device is made of a mixture thereof. 3. The Schottky barrier semiconductor device according to claim 1 or 2, wherein the contact metal film has a three-layer structure of chromium, nickel, and gold.
JP51121076A 1976-10-07 1976-10-07 Shotki barrier semiconductor device Expired JPS5845833B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51121076A JPS5845833B2 (en) 1976-10-07 1976-10-07 Shotki barrier semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51121076A JPS5845833B2 (en) 1976-10-07 1976-10-07 Shotki barrier semiconductor device

Publications (2)

Publication Number Publication Date
JPS5345969A JPS5345969A (en) 1978-04-25
JPS5845833B2 true JPS5845833B2 (en) 1983-10-12

Family

ID=14802245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51121076A Expired JPS5845833B2 (en) 1976-10-07 1976-10-07 Shotki barrier semiconductor device

Country Status (1)

Country Link
JP (1) JPS5845833B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136363A (en) * 1987-10-21 1992-08-04 Kabushiki Kaisha Toshiba Semiconductor device with bump electrode

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5226042B2 (en) * 1973-05-28 1977-07-12

Also Published As

Publication number Publication date
JPS5345969A (en) 1978-04-25

Similar Documents

Publication Publication Date Title
JP3144328B2 (en) Thermoelectric conversion element and method of manufacturing the same
US4141020A (en) Intermetallic aluminum-transition metal compound Schottky contact
JP2003243323A (en) Semiconductor device and method of manufacturing the same
JPH0582991B2 (en)
JP3079851B2 (en) Method for manufacturing silicon carbide electronic device
JP2878887B2 (en) Semiconductor electrode structure
JP7283053B2 (en) Silicon carbide semiconductor device, silicon carbide semiconductor assembly, and method for manufacturing silicon carbide semiconductor device
JPS5845833B2 (en) Shotki barrier semiconductor device
JP2687017B2 (en) Schottky barrier semiconductor device
CN115863405B (en) Ohmic contact structure and preparation method thereof, and HEMT device
JP4087368B2 (en) Method for manufacturing SiC semiconductor device
US20220246735A1 (en) Back side contact structure for a semiconductor device and corresponding manufacturing process
JPH09213719A (en) Method for brazing a semiconductor substrate on a support plate
JPH0730095A (en) Semiconductor device and manufacturing method thereof
JPH0864801A (en) Silicon carbide semiconductor device and method for manufacturing the same
JP3142318B2 (en) Semiconductor device
JPS5821821B2 (en) Handout Taisouchinodenkiyokukeiseihouhou
JP2950285B2 (en) Semiconductor element and method for forming electrode thereof
JPH0677467A (en) Schottky barrier semiconductor device
JPS6220338A (en) Manufacture of semiconductor device
JP4055399B2 (en) Chip-type semiconductor device and manufacturing method thereof
JPH0682630B2 (en) Method for manufacturing multi-layer electrode of semiconductor device
JP3823826B2 (en) Manufacturing method of semiconductor device
JPS5848459A (en) Semiconductor device
JPS5984468A (en) Semiconductor device