Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5845848B2 - electronic circuit - Google Patents
[go: Go Back, main page]

JPS5845848B2 - electronic circuit - Google Patents

electronic circuit

Info

Publication number
JPS5845848B2
JPS5845848B2 JP51126562A JP12656276A JPS5845848B2 JP S5845848 B2 JPS5845848 B2 JP S5845848B2 JP 51126562 A JP51126562 A JP 51126562A JP 12656276 A JP12656276 A JP 12656276A JP S5845848 B2 JPS5845848 B2 JP S5845848B2
Authority
JP
Japan
Prior art keywords
node
resistor
terminal
signal
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51126562A
Other languages
Japanese (ja)
Other versions
JPS5351946A (en
Inventor
謙二郎 遠藤
英司 吉良
元一 大川
弘 渡辺
和雄 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP51126562A priority Critical patent/JPS5845848B2/en
Priority to DE2747415A priority patent/DE2747415C3/en
Priority to US05/844,198 priority patent/US4224581A/en
Priority to GB43900/77A priority patent/GB1594735A/en
Publication of JPS5351946A publication Critical patent/JPS5351946A/en
Publication of JPS5845848B2 publication Critical patent/JPS5845848B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G9/00Combinations of two or more types of control, e.g. gain control and tone control
    • H03G9/02Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers
    • H03G9/04Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers having discharge tubes
    • H03G9/10Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers having discharge tubes for tone control and volume expansion or compression

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)

Description

【発明の詳細な説明】 本発明はノイズリダクションシステムに用いて有用な電
子回路に係り、特に制御信号により利得及び周波数特性
を制御する増幅器に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic circuit useful for use in a noise reduction system, and more particularly to an amplifier whose gain and frequency characteristics are controlled by control signals.

高級音質を扱う伝送系(記録再生系を含む)にノイズ・
リダクション・システムを適用する場合、そのシステム
のS/N改善度がさほど良くない場合には雑音レベルの
変調という点はそれはで目立たない。
Noise and
When applying a reduction system, if the S/N improvement of the system is not very good, the modulation of the noise level will not be noticeable.

しかしS/N改善度の良好なるノイズ・リダクション・
システムでは雑音レベルの変調ということを無視し得な
い。
However, noise reduction with good S/N improvement
Modulation of the noise level cannot be ignored in the system.

特にS/Hの悪い伝送系に適用した場合に、雑音レベル
の変調が目立ち、音源によっては実用上支障をきたす場
合もある。
Particularly when applied to a transmission system with poor S/H, modulation of the noise level becomes noticeable and may cause practical problems depending on the sound source.

このことを第1図に示すS/N改善度の優れたノイズ・
リダクション・システムを例に、第2図を参照して説明
する。
This is shown in Fig. 1 by a noise filter with excellent S/N improvement.
The reduction system will be explained with reference to FIG. 2 as an example.

第1図に示すシステムは、テープレコーダ等の録音媒体
または伝送媒体1の入力側にアナログ情報信号のダイナ
ミックレンジを圧縮する手段として録音時に用いるエン
コーダ2を配置し、かつ出刃側に圧縮された信号を元の
ダイナミック・レンジに伸張する手段として再生時に用
いるデコーダ3を配置し、雑音を低減するシステムであ
る。
The system shown in FIG. 1 has an encoder 2 used during recording as a means for compressing the dynamic range of an analog information signal on the input side of a recording medium such as a tape recorder or a transmission medium 1, and a compressed signal on the output side. This system reduces noise by disposing a decoder 3 used during playback as a means of expanding the original dynamic range.

コンコーダ2のVCA(電圧制御増幅器)21とデコー
ダ3のVCA31は一種の乗算器として機能し、入力信
号eiに対し直流レベルEを与えとなる。
The VCA (voltage control amplifier) 21 of the concoder 2 and the VCA 31 of the decoder 3 function as a kind of multiplier, and provide a DC level E to the input signal ei.

ここでEの指数はエンコード時に負号となり、デコード
時に正号となる。
Here, the exponent of E becomes a negative sign during encoding and a positive sign during decoding.

また、エンコーダ2のレベルセンサ22とデコーダ3の
レベルセンサ32は信号レベルを検出するもので、入力
信号eのレベルに相当する直流レベルEを送出するもの
である。
Furthermore, the level sensor 22 of the encoder 2 and the level sensor 32 of the decoder 3 detect signal levels, and send out a DC level E corresponding to the level of the input signal e.

従ってエンコーダ2に対し信号ei1を与えると、その
出力信号(録音媒体1への入力信号)となり、デコード
時には信号のレベル変化がログスケールで2倍に伸張さ
れる。
Therefore, when the signal ei1 is applied to the encoder 2, it becomes its output signal (an input signal to the recording medium 1), and upon decoding, the level change of the signal is expanded by a factor of two on a log scale.

第2図は、上記ノイズ・リダクション・システムの動作
特性図である。
FIG. 2 is an operational characteristic diagram of the noise reduction system.

録音時に作動するエンコーダ2の圧縮動作は直線Aに従
う。
The compression operation of encoder 2 that operates during recording follows straight line A.

従って、例えば+20 dBの入力信号は+10dBに
押えられて録音されるのでピークマージンが向上する。
Therefore, for example, an input signal of +20 dB is suppressed to +10 dB and recorded, thereby improving the peak margin.

また例えば−60dBの入力信号は一30dBとなるの
で、全体として入力信号のダイナミックレンジは半分に
圧縮されて録音される。
Also, for example, an input signal of -60 dB becomes -30 dB, so the dynamic range of the input signal as a whole is compressed in half and recorded.

再生時に作動するデコーダ3の伸張動作は直線Bに従う
The expansion operation of the decoder 3 that operates during playback follows straight line B.

従って録音媒体1に+10dBで記録されていた信号は
+20 dBに復元される。
Therefore, the signal recorded at +10 dB on recording medium 1 is restored to +20 dB.

また−30dBで記録されていた信号は再び一60dB
に下げられるが、同時に雑音も30dB低下することに
なるので、エンコーダ2へ入力した一60dBの信号に
関してはエンコーダの出力時にS/Nが30 dB改善
されていることになる。
Also, the signal that was recorded at -30dB is now -60dB again.
However, at the same time, the noise is also reduced by 30 dB, so that for the -60 dB signal input to the encoder 2, the S/N is improved by 30 dB at the output of the encoder.

従って、このノイズ・リダクション°システムのS/N
改善度は、一般に 一1/2X(入力信号レベル〔dB〕) と表わすことができる。
Therefore, the S/N of this noise reduction system is
The degree of improvement can generally be expressed as 1/2X (input signal level [dB]).

しかしながら、このシステムでは例えば −100dBの入力信号の場合には50dBものS/N
改善度が得られ雑音が殆んど聞こえないのに対し、Od
Bの入力信号ではS/N改善度がOdBであるという様
に、音量の音量レベルの変化に応じて雑音が変調される
ことになる。
However, in this system, for example, in the case of a -100 dB input signal, the S/N is as high as 50 dB.
While the degree of improvement is obtained and the noise is almost inaudible, Od
In the case of the input signal B, the S/N improvement degree is OdB, so that the noise is modulated according to changes in the volume level.

多くの音源では大音量のとき雑音はマスキング効果で聞
こえなくなるので、上述した雑音の変調は実用上問題と
ならないが、ピアノソロなとの調波構造の比較的簡単な
音源の場合には雑音がマスクされずに聞こえてしまう。
With many sound sources, the noise becomes inaudible due to the masking effect when the volume is high, so the noise modulation described above is not a practical problem, but in the case of a sound source with a relatively simple harmonic structure, such as a piano solo, the noise is masked. I can hear it without being heard.

しかも、この場合には音源のリズムに伴ない雑音のレベ
ルが変化して聞こえるので、その変化の度合が大きい場
合には、同程度のレベルの雑音が一定して常時聞こえて
いる場合より、聴覚の意識レベルを刺激する程度が大き
いという欠点として現われる。
Moreover, in this case, the level of the noise changes with the rhythm of the sound source, so if the degree of change is large, the auditory sense is more sensitive than if the same level of noise is constantly heard. This appears as a drawback in that it stimulates the conscious level of people to a large extent.

この欠点を目立たなくするための一方法として、第3図
の構成が知られている。
The configuration shown in FIG. 3 is known as one method for making this defect less noticeable.

これは、第4図すの特性を持つディエンファシス回路3
3により録音媒体1の高域雑音が多く含まれる帯域の利
得を下げ、雑音そのものを聞こえにくくするものである
This is a de-emphasis circuit 3 with the characteristics shown in Figure 4.
3 lowers the gain of the band in which a lot of high-frequency noise is included in the recording medium 1, thereby making the noise itself difficult to hear.

このディエンファシス回路の挿入により楽音の高域も減
衰してしまうので、エンコードの際、これと逆関数の関
係にある第4図aに示す特性のプリエンファシス回路2
3を挿入する必要がある。
By inserting this de-emphasis circuit, the high range of the musical tone is also attenuated, so when encoding, the pre-emphasis circuit 2 with the characteristics shown in Figure 4a, which has an inverse function relationship with this,
It is necessary to insert 3.

こうしてエンコードの際、高域を上昇させると、録音媒
体の飽和レベルに対するピークマージンが小さくなり、
高域が歪む可能性が大きくなるので、レベルセンサの感
度を高域で高くしてより大きく圧縮する第4図Cに示す
特性のウェイティング回路24.34が用いられる。
In this way, increasing the high frequency range during encoding reduces the peak margin relative to the saturation level of the recording medium.
Since the possibility of distortion in the high frequency range increases, a weighting circuit 24, 34 having the characteristics shown in FIG. 4C is used, which increases the sensitivity of the level sensor in the high frequency range for greater compression.

しかし、このように施策しても、小形カセットテープレ
コーダのように録音レベルが高く、飽和レベルが低く、
帯域のせまい録音媒体に用いた場合、スペクトラム構造
が単純な音源の場合は雑音の変調が目立つばかりでなく
、スペクトラムが全帯域にわたる音源でレベルが高い場
合は高域の飽和により高域が再生されず、歯切れの悪い
、広がりの少ない再生音しか得られない。
However, even with these measures, unlike small cassette tape recorders, the recording level is high and the saturation level is low.
When used for recording media with a narrow band, not only will noise modulation be noticeable if the sound source has a simple spectrum structure, but if the level is high for a sound source whose spectrum spans the entire band, the high range will be saturated due to high frequency reproduction. However, you can only get a playback sound that is not crisp and has little spread.

第5図に、一般のカセットテープレコーダの録音再生周
波数特性の一例を示す。
FIG. 5 shows an example of the recording/playback frequency characteristics of a general cassette tape recorder.

これより高レベルになるほど、高域の特性が悪化するこ
とがわかる。
It can be seen that the higher the level is, the worse the high frequency characteristics become.

すなわち、エンコードしない楽音であっても大レベルで
録音される場合は高域が再生されないため音質の劣化を
きたすが、高域をエンファシスしたエンコード信号を録
音する場合、この劣化がさらに著しい。
That is, even if a musical tone is not encoded, if it is recorded at a high level, the high frequency range will not be reproduced, resulting in a deterioration in sound quality, but when an encoded signal with an emphasis on the high frequency range is recorded, this deterioration is even more significant.

雑音レベルの変調を聞えなくするため、エンファシス量
を大きくとると高域の飽和が問題になる。
If a large amount of emphasis is used to make the modulation of the noise level inaudible, high-frequency saturation becomes a problem.

しかし、雑音レベルの変調は比較的信号レベルが小さい
時に問題になり、高域飽和は、大信号時に問題になるの
で、エンファシス量を小レベル時に大きくとり大レベル
時に小さくするように可変エンファシスにすればこの欠
点を補う事ができる。
However, noise level modulation becomes a problem when the signal level is relatively small, and high frequency saturation becomes a problem when the signal level is large, so it is necessary to use variable emphasis so that the amount of emphasis is large for small levels and small for large levels. It can make up for the shortcomings of tobacco.

第6図はこの特性を実現したエンコーダの主信号回路で
ある。
FIG. 6 shows the main signal circuit of an encoder that realizes this characteristic.

この図中65は演算増幅器である。64は抵抗Riを通
して流れこむ電流のAe倍の電流が出力へ流れ込むよう
な電圧制御電流増幅器である。
In this figure, 65 is an operational amplifier. 64 is a voltage controlled current amplifier in which a current Ae times the current flowing through the resistor Ri flows into the output.

第7図はこの電圧制御電流増幅器64の一回路側を示す
もので演算増幅器71と4個のトランジスタQ1〜Q4
を図のように接続してなる。
FIG. 7 shows one circuit side of this voltage-controlled current amplifier 64, which includes an operational amplifier 71 and four transistors Q1 to Q4.
Connect as shown in the figure.

この回路の入出力電流の関係は で表わされる。The relationship between the input and output currents of this circuit is It is expressed as

さて第6図の伝達関数は図中の各定数を用いて下の式で
表わされる。
Now, the transfer function in FIG. 6 is expressed by the equation below using each constant in the diagram.

そして上式の右辺の左側のカッコの中の 特性は第8図に示すようにGをパラメータにして表わさ
れる。
The characteristics in parentheses on the left side of the right side of the above equation are expressed using G as a parameter, as shown in FIG.

右辺の右側の式は静的な高域プリエンファシスになる。The equation on the right side is static high frequency pre-emphasis.

この電圧制御電流増幅器64の増幅率Aeを、信号レベ
ルが小さい時に大きくし信号レベルが大きい時に小さく
するように制御すれば所望の特性が得られる、 また第9図は同じくデコーダの回路図例を示すもので、
図中91はこれに入力される電流のAd倍の電流が出力
に流れこむような電圧制御電流増幅器で、92は演算増
幅器である。
Desired characteristics can be obtained by controlling the amplification factor Ae of the voltage-controlled current amplifier 64 so that it increases when the signal level is low and decreases when the signal level is high. FIG. 9 also shows an example of the circuit diagram of the decoder. It shows,
In the figure, 91 is a voltage-controlled current amplifier such that a current Ad times the current input thereto flows into its output, and 92 is an operational amplifier.

この回路の伝達関数の逆関数は、第6図の場合にならっ
て図のエンコーダの伝達関数と全く逆のものが得られる
The inverse transfer function of this circuit is obtained as in the case of FIG. 6, which is completely opposite to the transfer function of the encoder shown in the figure.

のカッコの中の特性はGをパラメータにして、第10図
のように表わせる。
The characteristics in parentheses can be expressed as shown in Figure 10 using G as a parameter.

さて本発明になる電子回路は、第6図のエンコーダと、
第9図のデコーダの回路を切換えるようにしたもので、
その実施例を第11図に示す。
Now, the electronic circuit according to the present invention includes the encoder shown in FIG.
This is designed to switch the decoder circuit shown in Figure 9.
An example thereof is shown in FIG.

すなわちこれは第1のノードn1と第2のノード御との
間に接続された第1の抵抗器R1と、前記第2のノード
n2と第3のノードn3との間に接続された第2の抵抗
器R2と、前記第3のノードn、と第4のノードn4と
の間に接続され第3のノードn3から流れ込む電流値に
制御電圧V。
That is, this includes a first resistor R1 connected between the first node n1 and the second node, and a second resistor R1 connected between the second node n2 and the third node n3. A control voltage V is applied to the current value connected between the resistor R2, the third node n, and the fourth node n4, and flows from the third node n3.

により制御された電流増幅度を乗じた電流値が第4のノ
ードn4から流れ込むようにする電流増幅器113と、
前記第4のノードn4に反転入力端を接続し第5のノー
ドn5に出力端を接続した演算増幅器114と、前記第
5のノードn、と第6のノードn6との間に接続された
第3の抵抗器R3と、前記第6のノードn6と第4のノ
ードn4との間に接続された第4の抵抗器R4と前記第
1のノードn1に第1の端子aを、第3のノードn3に
第2の端子すを接続し、共通端子を第5の抵抗器R5及
び第1のコンデンサC1を含む第1の直列回路の一端に
接続した第1のスイッチ装置110と、前記第4のノー
ドn4に第1の端子aを、第5のノードn、に第2の端
子すを接続し、共通端子を第1の直列回路の他端に接続
した第2のスイッチ装置111と、第1の端子aを第2
コンデンサC2及び第6の抵抗器R6を含む第2の直列
回路を介して前記第6のノードn6に接続し第2の端子
すを第3のコンデンサC3及び第7の抵抗器R7を含む
第3の直列回路を介して前記第2のノードn2に接続し
共通端子をアース電位とした第3のスイッチ装置112
とよりなり、第1のノードn1を信号入力側、第5の7
−ドn5を信号出力側とし、前記制御電圧により利得及
び周波数特性とを同時に制御し、かつ前記各スイッチの
a接点とb接点の切り換えと、前記制御信号の極性及び
バイアス値の切り換えとを同時に行うことにより、互い
に略逆関数の関係の2つの伝達特性が得られる電子回路
である。
a current amplifier 113 that causes a current value multiplied by a current amplification degree controlled by to flow from the fourth node n4;
an operational amplifier 114 whose inverting input terminal is connected to the fourth node n4 and whose output terminal is connected to the fifth node n5; A first terminal a is connected to the third resistor R3, a fourth resistor R4 connected between the sixth node n6 and the fourth node n4, and the first node n1. a first switch device 110 having a second terminal connected to the node n3 and a common terminal connected to one end of a first series circuit including a fifth resistor R5 and a first capacitor C1; A second switch device 111 has a first terminal a connected to a node n4, a second terminal connected to a fifth node n, and a common terminal connected to the other end of the first series circuit; 1 terminal a to the 2nd terminal
A second series circuit is connected to the sixth node n6 through a second series circuit including a capacitor C2 and a sixth resistor R6, and the second terminal is connected to a third series circuit including a third capacitor C3 and a seventh resistor R7. a third switch device 112 connected to the second node n2 through a series circuit with a common terminal set to ground potential;
Therefore, the first node n1 is connected to the signal input side, and the fifth node n1 is connected to the signal input side.
- n5 is the signal output side, the gain and frequency characteristics are controlled simultaneously by the control voltage, and the switching between the a contact and the b contact of each of the switches and the polarity and bias value of the control signal are simultaneously performed. By doing this, it is an electronic circuit that can obtain two transfer characteristics having a relationship of substantially inverse functions to each other.

そしてスイッチ装置110゜111.112を第1の端
子a側にした時がエンコーダであって、この時、R1+
R2=Ri、R5=1%。
When the switch device 110゜111.112 is set to the first terminal a side, it is an encoder, and at this time, R1+
R2=Ri, R5=1%.

C1−Cr、C2二C6+ R6= Rer R5=
R4ニアを満たせば全く第6図と等価となる。
C1-Cr, C22C6+ R6= Rer R5=
If R4 near is satisfied, it becomes completely equivalent to FIG. 6.

又さらにスイッチ装置110,111,112を第2の
端子す側にしてC3二Ce、R7=Re、R1−R2旦
−を満ま たせば全く第9図と等価になる。
Furthermore, if the switch devices 110, 111, and 112 are placed on the second terminal side and C32Ce, R7=Re, and R1-R2- are satisfied, the circuit becomes completely equivalent to that shown in FIG.

すなわち、まとめるとR1” R2” R3” R4”
” 2 + R5°馬FC1=Cr、C2二C3=Ce
、R6=R7=Re(この時Ri=R4=Rとなる)を
満たし、かつ、”・=肩@’/fat:t、、h 5
R: :] 71− D −yv@JfJ*時に切換え
れば、互いに略逆関数の関係の2つの伝達特性が得られ
る。
In other words, to summarize, R1"R2"R3"R4"
” 2 + R5° Horse FC1=Cr, C22C3=Ce
, R6=R7=Re (at this time, Ri=R4=R), and "・=shoulder@'/fat:t,,h 5
R: :] When switching at the time of 71-D -yv@JfJ*, two transfer characteristics having substantially inverse functions to each other can be obtained.

又、エンコーダの伝達関数と、デコーダの伝達関数の逆
関数との積が、ある定数になるところまで許せば、R6
C2=R7C3を満たす路間で、他の定数間の関係で同
じ特性を得ることも可能である。
Also, if we allow the product of the encoder transfer function and the inverse function of the decoder transfer function to become a certain constant, R6
It is also possible to obtain the same characteristics using relationships between other constants between paths that satisfy C2=R7C3.

以上述べてきたように、本発明になる電子回路を用いれ
ば、効果の大きいノイズリダクションシステムのエンコ
ーダとデコーダを比較的簡単な回路で切換える事ができ
るので、安定な動作が期待できる。
As described above, if the electronic circuit of the present invention is used, the encoder and decoder of the highly effective noise reduction system can be switched with a relatively simple circuit, so stable operation can be expected.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、ノイズリダクションシステムの基本的な構造
を示す図、第2図は、同システムの入出力レベル特性の
図、第3図は、従来の改良されたノイズリダクションシ
ステムの構成を示す図、第4図は、第3図の各部の周波
数レスポンス特性を示す図、第5図は、一般のカセット
テープレコーダの録音再生周波数特性の一例を示す図、
第6図は、改良されたノイズリダクションシステムのエ
ンコーダの主要部の回路図、第7図は、ノイズリダクシ
ョンシステムに用いられる電圧制御電流増幅器の回路図
f11.第8図は、第6図の回路で、抵抗Reを無限大
にした時の特性図、第9図は、改良されたノイズリダク
ションシステムのデコーダの主要部の回路図、第10図
は、第9図の回路で抵抗Reを無限大にした時の特性図
、第11図は、本発明になる電子回路で、スイッチで、
第6図のエンコーダ、第9図のデコーダに切換わるもの
の回路である。 110〜112・・・・・・スイッチ、n1〜n6・・
・・・・ノード、n1〜n7・・・・・・抵抗器、C1
〜C3・・・・・・コンデンサ、113・・・・・・電
流増幅器、114・・・・・・演算増幅器。
Figure 1 is a diagram showing the basic structure of the noise reduction system, Figure 2 is a diagram showing the input/output level characteristics of the system, and Figure 3 is a diagram showing the configuration of a conventional improved noise reduction system. , FIG. 4 is a diagram showing the frequency response characteristics of each part in FIG. 3, FIG. 5 is a diagram showing an example of the recording and playback frequency characteristics of a general cassette tape recorder,
FIG. 6 is a circuit diagram of the main part of the encoder of the improved noise reduction system, and FIG. 7 is a circuit diagram of the voltage-controlled current amplifier used in the noise reduction system f11. Fig. 8 is a characteristic diagram of the circuit shown in Fig. 6 when the resistance Re is set to infinity, Fig. 9 is a circuit diagram of the main part of the decoder of the improved noise reduction system, and Fig. 10 is the circuit diagram of the main part of the decoder of the improved noise reduction system. The characteristic diagram when the resistance Re is set to infinity in the circuit shown in Fig. 9, and the characteristic diagram shown in Fig. 11 is the electronic circuit according to the present invention.
This is a circuit that switches between the encoder in FIG. 6 and the decoder in FIG. 9. 110-112...Switch, n1-n6...
...Node, n1 to n7...Resistor, C1
~C3... Capacitor, 113... Current amplifier, 114... Operational amplifier.

Claims (1)

【特許請求の範囲】[Claims] 1 第1のノードと第2のノードとの間に接続された第
1の抵抗器と、前記第2のノードと第3のノードとの間
に接続された第2の抵抗器と、前記第3のノードと第4
のノードとの間に接続され第3のノードから流れ込む電
流値に制御信号により制御された電流増幅度を乗じた電
流値が第4のノードから流れ込むようにする電流増幅器
と、前記第4のノードに入力端を接続し第5のノードに
出力信号回路を接続した演算増幅器と、前記第5のノー
ドと第6のノードとの間に接続された第3の抵抗器と、
前記第6のノードと第4のノードとの間に接続された第
4の抵抗器と、前記第1の7−ドに第1の端子を前記第
3のノードに第2の端子を接続し共通端子を第5の抵抗
器及び第1のコンデンサを含む第1の直列回路の一端に
接続した第1のスイッチ装置と、前記第4のノードに第
1の端子を前記第5のノードに第2の端子を接続し共通
端子を前記第1の直列回路の他端に接続した第2のスイ
ッチ装置と、第1の端子を第2のコンデンサ及び第6の
抵抗器を含む第2の直列回路を介して前記第6のノード
に接続し第2の端子を第3のコンデンサ及び第7の抵抗
器を含む第3の直列回路を介して前記第2のノードに接
続し共通端子をアース電位とした第3のスイッチとを具
備し前記第1のノードを信号入力側、前記第5のノード
を信号出力側とし前記スイッチ装置より互いに略逆関数
の関係の2つの伝達特性が得られる電子回路。
1 a first resistor connected between a first node and a second node, a second resistor connected between the second node and a third node, and a second resistor connected between the second node and the third node; 3 nodes and the 4th node
a current amplifier connected between the fourth node and the fourth node so that a current value obtained by multiplying the current value flowing from the third node by a current amplification degree controlled by the control signal flows from the fourth node; an operational amplifier having an input end connected to the fifth node and an output signal circuit connected to the fifth node; a third resistor connected between the fifth node and the sixth node;
a fourth resistor connected between the sixth node and the fourth node; a first terminal connected to the first node; and a second terminal connected to the third node. a first switch device having a common terminal connected to one end of a first series circuit including a fifth resistor and a first capacitor; a first terminal connected to the fourth node; and a first switch device connected to the fourth node; a second switch device having two terminals connected to each other and a common terminal connected to the other end of the first series circuit; and a second series circuit including a first terminal connected to a second capacitor and a sixth resistor. A second terminal is connected to the second node via a third series circuit including a third capacitor and a seventh resistor, and a common terminal is connected to the ground potential. and a third switch, wherein the first node is on the signal input side and the fifth node is on the signal output side, and the switch device provides two transfer characteristics having substantially inverse functions to each other.
JP51126562A 1976-10-21 1976-10-21 electronic circuit Expired JPS5845848B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP51126562A JPS5845848B2 (en) 1976-10-21 1976-10-21 electronic circuit
DE2747415A DE2747415C3 (en) 1976-10-21 1977-10-21 Noise reduction system
US05/844,198 US4224581A (en) 1976-10-21 1977-10-21 Compander system having limiter in compressor and expander
GB43900/77A GB1594735A (en) 1976-10-21 1977-10-21 Noise reduction system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51126562A JPS5845848B2 (en) 1976-10-21 1976-10-21 electronic circuit

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP53058512A Division JPS5846086B2 (en) 1978-05-17 1978-05-17 electronic circuit

Publications (2)

Publication Number Publication Date
JPS5351946A JPS5351946A (en) 1978-05-11
JPS5845848B2 true JPS5845848B2 (en) 1983-10-13

Family

ID=14938230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51126562A Expired JPS5845848B2 (en) 1976-10-21 1976-10-21 electronic circuit

Country Status (1)

Country Link
JP (1) JPS5845848B2 (en)

Also Published As

Publication number Publication date
JPS5351946A (en) 1978-05-11

Similar Documents

Publication Publication Date Title
US4162462A (en) Noise reduction system
JPH0317491Y2 (en)
JPS6128162B2 (en)
US4370681A (en) Gain control circuit for noise reduction system
US4224581A (en) Compander system having limiter in compressor and expander
US4471318A (en) Circuit for noise reduction particularly useful with signal recording/reproducing apparatus
JPH0123963B2 (en)
US4337445A (en) Compander circuit which produces variable pre-emphasis and de-emphasis
US4187478A (en) Noise reduction system having specific encoder circuitry
US4187477A (en) Noise reduction system
JPS5845848B2 (en) electronic circuit
JP3198558B2 (en) Voice enhancement circuit
JPS5846086B2 (en) electronic circuit
JPS5845849B2 (en) electronic circuit
JPH0522416B2 (en)
JP2547732B2 (en) Limiter circuit
JP2611233B2 (en) Amplitude compression / expansion circuit
JP2685809B2 (en) Noise removal circuit
JPS6397021A (en) Compression device
JPS58172032A (en) Compander system
JPS6232850B2 (en)
JPS63281271A (en) Noise reduction circuit
JPH0343804B2 (en)
JPS601701B2 (en) noise reduction device
JPS5855702B2 (en) noise reduction system