JPS5847858B2 - 配線装置およびその製造方法 - Google Patents
配線装置およびその製造方法Info
- Publication number
- JPS5847858B2 JPS5847858B2 JP54146637A JP14663779A JPS5847858B2 JP S5847858 B2 JPS5847858 B2 JP S5847858B2 JP 54146637 A JP54146637 A JP 54146637A JP 14663779 A JP14663779 A JP 14663779A JP S5847858 B2 JPS5847858 B2 JP S5847858B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- intermediate layer
- layer
- intersection
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/072—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
- H10W20/46—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising air gaps
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/945—Special, e.g. metal
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
本発明は支持本体の少なくとも一表面に、導電性材料の
第1パターンと、該第1パターンと交差部を形威してい
る少なくとも1個のトラックを有する導電性材料の第2
パターンとを設けることにより配線装置を製造するに際
し、前記第1パターンを設けた後に、中間層と称せられ
前記第1パターンおよび前記第2パターンの材料に関し
て選択的に食刻できる材料から或るある層を前記表面の
ほぼ全体にわたって設け、前記第2パターンでエッチン
グマスクを形或して該層に対し選択的にエッチング処理
を行ない、前記交差部の区域における前記中間層をその
厚さの実質的部分にわたって除去して前記交差部の区域
外の前記中間層によって支持部分を形戒する配線装置の
製造方法に関する。
第1パターンと、該第1パターンと交差部を形威してい
る少なくとも1個のトラックを有する導電性材料の第2
パターンとを設けることにより配線装置を製造するに際
し、前記第1パターンを設けた後に、中間層と称せられ
前記第1パターンおよび前記第2パターンの材料に関し
て選択的に食刻できる材料から或るある層を前記表面の
ほぼ全体にわたって設け、前記第2パターンでエッチン
グマスクを形或して該層に対し選択的にエッチング処理
を行ない、前記交差部の区域における前記中間層をその
厚さの実質的部分にわたって除去して前記交差部の区域
外の前記中間層によって支持部分を形戒する配線装置の
製造方法に関する。
本発明はさらに斯様に製造された配線装置並びにこの配
線装置を有する半導体装置にも関する。
線装置を有する半導体装置にも関する。
絶縁形交差部を有する多層配線装置は既知であって、一
般に集積回路に使用されている。
般に集積回路に使用されている。
これら配線装置によって、特に、1個の半導体本体中に
著しく多数の回路素子(例えばトランジスタ、抵抗)を
集積化する場合には、その設計を自由に行ない得るよう
になってきている。
著しく多数の回路素子(例えばトランジスタ、抵抗)を
集積化する場合には、その設計を自由に行ない得るよう
になってきている。
前述したような交差部を一般には空気(所要に応じて真
空或いは充填気体例えば窒素気体)を用いて絶縁してい
る。
空或いは充填気体例えば窒素気体)を用いて絶縁してい
る。
この空気(真空)の誘電率は酸化珪素の誘電率よりも著
しく小さいのでかかる交差部の寄生容量は導体パターン
を酸化珪素によって絶縁した通常の交差部の寄生容量よ
りも著しく小さい。
しく小さいのでかかる交差部の寄生容量は導体パターン
を酸化珪素によって絶縁した通常の交差部の寄生容量よ
りも著しく小さい。
さらに、いわゆるピンホールを介する短絡回路の形或を
回避することが出来る。
回避することが出来る。
前述したような方法についてはオランダ国特許出願第7
608901号(特願昭52−94277号に相当)に
開示されている。
608901号(特願昭52−94277号に相当)に
開示されている。
この方法によれば、最上部の導電性パターンの交差部分
の下側の中間層を完全に食刻することによって空気絶縁
形交差部を得ている。
の下側の中間層を完全に食刻することによって空気絶縁
形交差部を得ている。
従って、横方向の食刻によって前述の交差部分の下側の
中間層を確実に除去し終わるまで食刻処理を継続させる
ことが必要である。
中間層を確実に除去し終わるまで食刻処理を継続させる
ことが必要である。
前記特許出願に記載されているように前述の中間層の残
存部分が第2導電層に対する支持として供している。
存部分が第2導電層に対する支持として供している。
これがため、前記エッチング処理期間に斯様な支持部分
の箇所における中間層を完全には除去することが出来な
い。
の箇所における中間層を完全には除去することが出来な
い。
これを防ぐために、支持部分の区域における第2導電性
パターンのトラックを交差部の区域におけるよりも広く
選定しこの交差部を越えた広げられた部分の下側の中間
層を少なくとも部分的に維持して導電性材料の第2パタ
ーンを局所的に支えている。
パターンのトラックを交差部の区域におけるよりも広く
選定しこの交差部を越えた広げられた部分の下側の中間
層を少なくとも部分的に維持して導電性材料の第2パタ
ーンを局所的に支えている。
しかしながら、この手段によると、導電性トラックに対
して局所的に多くの空間が必要となり空間の損失を来た
してしまう。
して局所的に多くの空間が必要となり空間の損失を来た
してしまう。
さらに交差部の区域に前述の広げられた部分を規定する
マスクの相互のマスク合わせに対して許容範囲を与える
必要がある。
マスクの相互のマスク合わせに対して許容範囲を与える
必要がある。
本発明の目的は実装密庇を一層大とし得る方法を提供す
るにある。
るにある。
本発明の他の目的は交差部の区域における中間層を食刻
する速度を速め従ってエッチング処理を加速かつ簡単化
することにある。
する速度を速め従ってエッチング処理を加速かつ簡単化
することにある。
この目的をエッチング処理によって交差部の区域におけ
る中間層を数個の側からおよびまたは他の側から腐食さ
せることによって、交差部の区域において他の区域より
も一層有効的にかつ一層急速に食刻させることによって
達或し得る。
る中間層を数個の側からおよびまたは他の側から腐食さ
せることによって、交差部の区域において他の区域より
も一層有効的にかつ一層急速に食刻させることによって
達或し得る。
従って本発明による方法は、前記エッチング処理のため
に前記第1パターンと前記中間層との間に前記交差部の
少なくとも下側へ延在する空隙を設け、よって前記交差
部の区域においては前記中間層をその下側から前記空隙
を介して食刻して除去すると共に前記支持部分の区域に
おいては前記中間層の材料を実質的に前記第2パターン
の端縁の下側のみ腐食し、前記エッチング処理を少なく
とも前記第1パターンが前記交差部の区域において完全
にむき出し状態とされるまで継続して行なうことを特徴
とする。
に前記第1パターンと前記中間層との間に前記交差部の
少なくとも下側へ延在する空隙を設け、よって前記交差
部の区域においては前記中間層をその下側から前記空隙
を介して食刻して除去すると共に前記支持部分の区域に
おいては前記中間層の材料を実質的に前記第2パターン
の端縁の下側のみ腐食し、前記エッチング処理を少なく
とも前記第1パターンが前記交差部の区域において完全
にむき出し状態とされるまで継続して行なうことを特徴
とする。
この方法によれば、交差部の区域における中間層を数個
の側から腐食剤が腐食を行なうので、この中間層は選択
的に急速に消失する。
の側から腐食剤が腐食を行なうので、この中間層は選択
的に急速に消失する。
このことは、交差部の下側の中間層をその厚さの実質的
部分にわたり急速に除去し、よってこの交差部を越えた
導電性l・ラックの端縁の下側の中間層の微小部分のみ
を下側食刻によって食刻しかつ前記トラックの下側の中
心部分の中間層を支持部分として存在させることが出来
ることを意味する。
部分にわたり急速に除去し、よってこの交差部を越えた
導電性l・ラックの端縁の下側の中間層の微小部分のみ
を下側食刻によって食刻しかつ前記トラックの下側の中
心部分の中間層を支持部分として存在させることが出来
ることを意味する。
原理的には、交差部の区域における中間層を導電性材料
の第2パターンの下側に残存させるように最下部の導電
性トラックをむき出し状態とすることで十分である。
の第2パターンの下側に残存させるように最下部の導電
性トラックをむき出し状態とすることで十分である。
このことは絶縁を良好にするために十分であるが、この
交差部の区域において中間層をその厚さ全体にわたって
好適に食刻するので、この交差部の区域において容量結
合および短絡回路の形成の恐れとを除去することが出来
る。
交差部の区域において中間層をその厚さ全体にわたって
好適に食刻するので、この交差部の区域において容量結
合および短絡回路の形成の恐れとを除去することが出来
る。
第2パターンの導電性トラックをほぼ均一の幅を有する
連続トラックとするのが好適である。
連続トラックとするのが好適である。
このように構戊すると、位置決めの許容範囲に関係なく
前述のトラックのトラック幅を最小にすることが出来、
そのためにこれを集積回路の配線装置として使用する場
合には実装密度を高くすることが出来る。
前述のトラックのトラック幅を最小にすることが出来、
そのためにこれを集積回路の配線装置として使用する場
合には実装密度を高くすることが出来る。
本発明の他の実施例においては、導電性材料の第2パタ
ーンの材料を電着によって設けるのが好適である。
ーンの材料を電着によって設けるのが好適である。
このように構或することによって、第2パターンの材料
は一方向にのみ戊することが出来る。
は一方向にのみ戊することが出来る。
実際、使用材料と形戊方法とに依存して中間層中にピン
ホールが存在し得る。
ホールが存在し得る。
例えば蒸着またはスパッタリングの如き既知方法によっ
て中間層上に第2パターンの材料を堆積させると、前記
ピンホールを前記材料で満たす恐れがある。
て中間層上に第2パターンの材料を堆積させると、前記
ピンホールを前記材料で満たす恐れがある。
中間層の除去の期間中この材料は食刻に耐え得るので、
第1および第2導電性パターン間に短絡回路が形成され
得る。
第1および第2導電性パターン間に短絡回路が形成され
得る。
本発明によれば、電着処理の期間中、第2導電性パター
ンの材料は一方向にのみ或長するので、かかるピンホー
ルの埋込み従って短絡回路の発生を回避させることが出
来る。
ンの材料は一方向にのみ或長するので、かかるピンホー
ルの埋込み従って短絡回路の発生を回避させることが出
来る。
本発明方法の重要な実施例においては、導電性材料の前
記第1パターンを上側区域が下側区域よりも大きいトラ
ックの形態で設けて該トラックの端縁に影効果を生ぜし
め、その結果、前記中間層を堆積した時該中間層の材料
を前記端縁の下側に堆積させないで前記空隙を得ること
が出来る。
記第1パターンを上側区域が下側区域よりも大きいトラ
ックの形態で設けて該トラックの端縁に影効果を生ぜし
め、その結果、前記中間層を堆積した時該中間層の材料
を前記端縁の下側に堆積させないで前記空隙を得ること
が出来る。
このように構或すれば、腐食剤は最下部の導体トラック
に沿って自由に接近しかつ凹所から最下部の導電性トラ
ックの上方に位置する中間層の部分を除去し得る。
に沿って自由に接近しかつ凹所から最下部の導電性トラ
ックの上方に位置する中間層の部分を除去し得る。
これと同時に、この中間層を導電性材料の第2パターン
の材料の端縁からかつ上方から食刻する。
の材料の端縁からかつ上方から食刻する。
この場合、導電性材料の第2パターンのトラックのトラ
ック幅を導電性材料の第1パターンのトラックのトラッ
ク幅よりも広くする。
ック幅を導電性材料の第1パターンのトラックのトラッ
ク幅よりも広くする。
従って、交差部の区域において最下部導体の上方にある
中間層を完全に食刻すると、第2パターンの下側の他の
箇所における中間層が部分的にのみ除去されしかもこの
中間層の部分がその箇所に支持部分として残される。
中間層を完全に食刻すると、第2パターンの下側の他の
箇所における中間層が部分的にのみ除去されしかもこの
中間層の部分がその箇所に支持部分として残される。
本発明のさらに他の重要な実施例においては、前記中間
層を設ける前に前記第1パターンの複数の一部分上にほ
ぼ同一形状の補助層を設け、さらに導電性材料の前記第
2パターンを設けた後に前記中間層に対して前記第2パ
ターンのトラックの区域以外の前記中間層をそのほぼ全
厚さにわたり除去する第1選択エッチング処理を行ない
、しかる後最下部パターン上の前記補助層を選択エッチ
ング処理を用いて除去して前記凹部を得、その後前記中
間層に対して前記第1パターンが前記交差部の区域にお
いてむき出し状態とされるように第2選択エッチング処
理を行なって他の箇所に前記中間層で前記支持部分を形
戊するのが好適である。
層を設ける前に前記第1パターンの複数の一部分上にほ
ぼ同一形状の補助層を設け、さらに導電性材料の前記第
2パターンを設けた後に前記中間層に対して前記第2パ
ターンのトラックの区域以外の前記中間層をそのほぼ全
厚さにわたり除去する第1選択エッチング処理を行ない
、しかる後最下部パターン上の前記補助層を選択エッチ
ング処理を用いて除去して前記凹部を得、その後前記中
間層に対して前記第1パターンが前記交差部の区域にお
いてむき出し状態とされるように第2選択エッチング処
理を行なって他の箇所に前記中間層で前記支持部分を形
戊するのが好適である。
先ず第1パターンを構或する材料の層を設け、その上に
補助層を構戊する材料を設け、その後に両層にトラック
を第1パターンの形態に食刻することが出来る。
補助層を構戊する材料を設け、その後に両層にトラック
を第1パターンの形態に食刻することが出来る。
異なる金属または半導体材料例えば多結晶珪素を種々の
パターンおよび層に対して選択することが出来る。
パターンおよび層に対して選択することが出来る。
また、ある場合には、中間層に対し絶縁体を選択するこ
とが出来る。
とが出来る。
この目的のために、第1および第2パターンの材料に関
して選択的に食刻されさらに急速に食刻される金属例え
ばアルミニウムを使用するのが好適である。
して選択的に食刻されさらに急速に食刻される金属例え
ばアルミニウムを使用するのが好適である。
同じことが絶縁材料を使用し得る補助層にも適用される
が、この場合、補助層は例えばクロムの如き金属である
。
が、この場合、補助層は例えばクロムの如き金属である
。
上述したいずれの方法によっても得られる配線装置或い
は電極装置を種々の支持本体上に設けることが出来るの
で、その応用分野が著しく広い。
は電極装置を種々の支持本体上に設けることが出来るの
で、その応用分野が著しく広い。
例えば本願人によるオランダ国特許出願第751010
3号に開示されているような画像表示装置に応用するこ
とが出来る。
3号に開示されているような画像表示装置に応用するこ
とが出来る。
さらに本発明は支持本体の一表面に導電性材料の第1パ
ターンと、導電性材料の第2パターンとを備えており、
該第2パターンは前記第1パターンと交差部を形戊して
おりかつこの交差部の区域において真空または気体によ
って前記第1パターンからは分離されており、さらに前
記交差部の区域外であって前記第2パターンの下側にか
つ前記支持本体と前記第2パターンとの間或いは前記第
1および前記第2パターン間の全距離にわたり延在して
支持部分が存在している、前記支持本体上に設けられた
配線装置に関する。
ターンと、導電性材料の第2パターンとを備えており、
該第2パターンは前記第1パターンと交差部を形戊して
おりかつこの交差部の区域において真空または気体によ
って前記第1パターンからは分離されており、さらに前
記交差部の区域外であって前記第2パターンの下側にか
つ前記支持本体と前記第2パターンとの間或いは前記第
1および前記第2パターン間の全距離にわたり延在して
支持部分が存在している、前記支持本体上に設けられた
配線装置に関する。
本発明の配線装置によれば、前記第2パターンの前記交
差部の区域における幅を、前記支持部分の区域における
幅とほぼ等しくしたことを特徴とする。
差部の区域における幅を、前記支持部分の区域における
幅とほぼ等しくしたことを特徴とする。
このように構威することにより、許される限りトラック
を狭く選択することが出来るので、著しくコンパクトな
構造を得ることが出来る。
を狭く選択することが出来るので、著しくコンパクトな
構造を得ることが出来る。
本発明は集積回路特に既知のように多層配線装置が使用
されることがあるいわゆるVLSI回路に対して重要な
ものである。
されることがあるいわゆるVLSI回路に対して重要な
ものである。
以下図面により本発明の実施例につき説明する。
尚、図は略線的に表わしたものであってスケールも異な
っており、各図において対応する部分には同一符号を附
して示してある。
っており、各図において対応する部分には同一符号を附
して示してある。
第1図ないし第3図は半導体装置を示しており、この半
導体装置は交差配線装置を備えた半導体本体を有してい
る。
導体装置は交差配線装置を備えた半導体本体を有してい
る。
この半導体装置は支持本体1すなわち本実施例では半導
体本体を具えていて、この本体内に例えばトランジスタ
、ダイオード、抵抗およびその他のもの等の多数の回路
素子を設けることが出来る。
体本体を具えていて、この本体内に例えばトランジスタ
、ダイオード、抵抗およびその他のもの等の多数の回路
素子を設けることが出来る。
尚、これらの回路素子は本発明の一部分を形或するもの
ではないので、それらの図示を省略する。
ではないので、それらの図示を省略する。
またこれら素子は既知の集積回路製造技術を用いて半導
体本体中に設けることが出来る。
体本体中に設けることが出来る。
通常の場合のように、半導体本体1を珪素とするが、他
の半導体材料を使用することが出来ること勿論である。
の半導体材料を使用することが出来ること勿論である。
これら回路素子を表面2の近くに位置させる。
この表面は既知のように一般には絶縁層例えば酸化珪素
で不活性化すなわち安定化されている。
で不活性化すなわち安定化されている。
図示の便宜のためにこの不活性化層を図中省略してある
。
。
回路素子を互いに接続させたり或いは外部供給導体に接
続させたりするために、この半導体本体1はその表面2
に導体を有している。
続させたりするために、この半導体本体1はその表面2
に導体を有している。
この実施例においては、これら導体を分類し、半導体本
体1上に直接位置させてある導体を第1導電性トラック
パターンとする。
体1上に直接位置させてある導体を第1導電性トラック
パターンとする。
これらパターンにはトラック3〜5が属している。
既知のように、これらトラックを不活性化層中に設けた
接点窓を介して下側に存在する回路素子の種々の領域に
接続することが出来る。
接点窓を介して下側に存在する回路素子の種々の領域に
接続することが出来る。
この一番下側の第1導電性パターンの上側には第2導電
性パターンが存在しており、このパターンにはトラック
6〜8が含まれている。
性パターンが存在しており、このパターンにはトラック
6〜8が含まれている。
本実施例ではこれらトラックは第1導電性パターンのト
ラック3〜5とほぼ直角に交差している。
ラック3〜5とほぼ直角に交差している。
導電性材料から或る第2パターンを各交差部9間におい
て支持部分12すなわち本実施例ではアルミニウムで支
持する。
て支持部分12すなわち本実施例ではアルミニウムで支
持する。
所要に応じて、これら支持部分12を下側に存在する回
路素子の領域に、不活性化層中の接点ホールを経て、接
続することが出来る。
路素子の領域に、不活性化層中の接点ホールを経て、接
続することが出来る。
第1図の平面図においては、勿論これら支持部分12は
見えないはずであるが、第1図においてこれら部分の存
在位置を明確にするためにその区域を図中斜線を附して
示してある。
見えないはずであるが、第1図においてこれら部分の存
在位置を明確にするためにその区域を図中斜線を附して
示してある。
尚第3図にはこの支持部分を破線で路線的に示してある
。
。
次に第4図ないし第7図を参照して第1図ないし第3図
に示した装置の製造工程につき詳述する。
に示した装置の製造工程につき詳述する。
第4図ないし第7図は第2図に示した断面図に夫夫相当
するものであって製造の各工程において第1図の■−■
線に沿って取って示した断面図である。
するものであって製造の各工程において第1図の■−■
線に沿って取って示した断面図である。
出発材料を半導体本体1(第4図)とし、この本体中に
は既知の方法すなわち例えば任意好適な不純物のマスク
拡散或いはインプランテーションによって回路の種々の
領域を形或してある。
は既知の方法すなわち例えば任意好適な不純物のマスク
拡散或いはインプランテーションによって回路の種々の
領域を形或してある。
この本体の表面2に一つまたは二つ以上の不活性化層を
設け、この層には接点ホールを形成する。
設け、この層には接点ホールを形成する。
これら接点ホールを経てトラック3〜5を半導体本体中
の各領域と接続させることが出来る。
の各領域と接続させることが出来る。
これらトラック3〜5を設けた後に、第7図に示すよう
にほぼ全表面にわたり中間層14を設ける。
にほぼ全表面にわたり中間層14を設ける。
この中間層の材料は第1パターンとその後に設けられる
べき導電性材料の第2パターン(6,7,8)とに関し
て選択的にエッチング出来る材料である。
べき導電性材料の第2パターン(6,7,8)とに関し
て選択的にエッチング出来る材料である。
第2パターンをマスクとして使用して、交差部の区域に
おける中間層14をその厚さの実質的部分にわたり除去
するが、この場合この交差部9の範囲外にこの中間層で
支持部分12を形成する。
おける中間層14をその厚さの実質的部分にわたり除去
するが、この場合この交差部9の範囲外にこの中間層で
支持部分12を形成する。
本発明によれば、導電材料の第1パターンと中間層14
との間に腐食剤を供給するための空隙11を設けること
によって交差部9の区域における中間層14を下側から
追加してエッチングして除去し、このエッチング処理を
少なくとも第1パターンがこの交差部の区域で完全にむ
き出し状態となるまで継続して行なう。
との間に腐食剤を供給するための空隙11を設けること
によって交差部9の区域における中間層14を下側から
追加してエッチングして除去し、このエッチング処理を
少なくとも第1パターンがこの交差部の区域で完全にむ
き出し状態となるまで継続して行なう。
この空隙を種々の方法で得ることが出来る。
本実施例では、第2図に示すように、トラック3〜5の
端縁に負の傾斜をもたせて中間層14を堆積させる際に
影効果を生じさせるようにする。
端縁に負の傾斜をもたせて中間層14を堆積させる際に
影効果を生じさせるようにする。
そうすることによって、第7図に示すような空隙11を
形或することが出来る。
形或することが出来る。
トラック3〜5を形或するために、先ず第4図に示すよ
うに、半導体本体1の全表面にわたり層15すなわち本
例においてはクロムの層を被覆する。
うに、半導体本体1の全表面にわたり層15すなわち本
例においてはクロムの層を被覆する。
この層の厚さを約0.05μ扉とし、この層をスパッタ
リング法または蒸着法を用いて設けることが出来る。
リング法または蒸着法を用いて設けることが出来る。
次に、第4図に示すようにこの装置に感光性材料の層1
6を被着する。
6を被着する。
この層で形或しようとする導電性トラック3〜5のパタ
ーンに対応するパターンを既知の方法で設ける。
ーンに対応するパターンを既知の方法で設ける。
次にこの感光性材料から収るパターンをマスクとして使
用することによって、表面2上のマスクで保護されてい
ないクロムの層15の部分を食刻して除去する。
用することによって、表面2上のマスクで保護されてい
ないクロムの層15の部分を食刻して除去する。
腐食剤として、例えば、1リットルの水に50gの硝酸
アンモニウムセリウム( Ce(NH4 )2 (NO
3)6)と100cfflの硝酸を酸解させた溶液を使
用する。
アンモニウムセリウム( Ce(NH4 )2 (NO
3)6)と100cfflの硝酸を酸解させた溶液を使
用する。
他方既知のフォトラッカー例えばAZ 2400シプレ
イ(Shipley)をフォトマスクに使用する。
イ(Shipley)をフォトマスクに使用する。
実験から、クロムは酸化珪素で被覆されている表面2に
対するよりもフォトラッカーに対して良好に接着してい
るので、エッチング処理に際しこの組合わせのトラック
3〜5の端縁に所望の如く負の傾斜を形或することが出
来ることが判った。
対するよりもフォトラッカーに対して良好に接着してい
るので、エッチング処理に際しこの組合わせのトラック
3〜5の端縁に所望の如く負の傾斜を形或することが出
来ることが判った。
従って、このエッチング処理の終了後には、第5図に示
すように、上側の区域が下側の区域よりも大きいトラッ
ク3〜5を得る。
すように、上側の区域が下側の区域よりも大きいトラッ
ク3〜5を得る。
斯して導電性材料の第1パターンを形威し得る。
次に交差接続部を製造するために、中間層14を全表面
にわたり設ける。
にわたり設ける。
この場合、この中間層の材料を第1および第2の両パタ
ーンの材料に関して選択的に食刻出来る材料とし、本例
ではこの材料ヲアルミニウムとしてその厚さを約0.2
〜1lrrrLとすることが出来る。
ーンの材料に関して選択的に食刻出来る材料とし、本例
ではこの材料ヲアルミニウムとしてその厚さを約0.2
〜1lrrrLとすることが出来る。
次に導電性材料の第2パターンを中間層14上に設ける
。
。
この第2パターンの形戒を、例えば任意好適な導電性材
料を蒸着し次いでこの蒸着層をあるパターンに食刻して
行なうか或いはマスク堆積法によって行なうことが出来
る。
料を蒸着し次いでこの蒸着層をあるパターンに食刻して
行なうか或いはマスク堆積法によって行なうことが出来
る。
しかしながら、第7図に示すように、この第2パターン
の材料を、本実施例ではニッケルを所要に応じて0.0
5〜0.8μ扉の厚さに無電解堆積させることによって
設けるのが好適である。
の材料を、本実施例ではニッケルを所要に応じて0.0
5〜0.8μ扉の厚さに無電解堆積させることによって
設けるのが好適である。
以下さらに詳細に説明するように、導電性材料の第1お
よび第2パターン間に生じ得る短絡回路を前述の電着に
よって防ぐことが出来る。
よび第2パターン間に生じ得る短絡回路を前述の電着に
よって防ぐことが出来る。
トラック3〜5の端縁13は負の傾斜を有しているので
、中間層14を堆積する際における影効果のためにこの
第1パターンの端縁に沿ってアルミニウムが付着しない
空隙11が中間層に残されている。
、中間層14を堆積する際における影効果のためにこの
第1パターンの端縁に沿ってアルミニウムが付着しない
空隙11が中間層に残されている。
本発明によれば、これら空隙は、アルミニウムの中間層
を食刻して除去する次の製造工程段階においてパターン
の最下部に沿ういずれの箇所へにも腐食剤を運ぶように
作用する。
を食刻して除去する次の製造工程段階においてパターン
の最下部に沿ういずれの箇所へにも腐食剤を運ぶように
作用する。
これがため、この腐食剤はこのアルミニウム層を下側お
よび上側の両方向から食刻する(尚この場合、第2パタ
ーンのトラックをエッチングマスクとして使用する)。
よび上側の両方向から食刻する(尚この場合、第2パタ
ーンのトラックをエッチングマスクとして使用する)。
尚、腐食剤として例えば10%のN a OH @液を
使用するが、この腐食剤はアルミニウムを急速に食刻す
るがクロムおよびニッケルに対しては全くまたはほとん
ど腐食作用を有しない。
使用するが、この腐食剤はアルミニウムを急速に食刻す
るがクロムおよびニッケルに対しては全くまたはほとん
ど腐食作用を有しない。
第7図に矢印18で示すように、この腐食剤はこの中間
層14を空隙11からトラック3〜5の幅の半分に等し
い距離にわたり食刻する必要がある。
層14を空隙11からトラック3〜5の幅の半分に等し
い距離にわたり食刻する必要がある。
このため、この方法においては、支持部分12を残すた
めにはこれら2つのトラック間の相互距離をトラック幅
よりも犬とすることが必要であると共に第2パターンの
トラックを導電性材料の第1パターンのトラックよりも
広くすることが必要である。
めにはこれら2つのトラック間の相互距離をトラック幅
よりも犬とすることが必要であると共に第2パターンの
トラックを導電性材料の第1パターンのトラックよりも
広くすることが必要である。
斯様なエッチング処理後に、第2図に示すような装置を
得る。
得る。
所望の影効果を与えるパターンを導電性材料の第1パタ
ーンを二重層から製造することによって得ることが出来
る。
ーンを二重層から製造することによって得ることが出来
る。
この場合、最下部の層を最上部の層よりも素早く尋解し
て中間層を堆積する際に空隙を形威し得るようにする。
て中間層を堆積する際に空隙を形威し得るようにする。
本発明の他の方法であって2つのトラック間の相互の距
離に対して上述した如き制限を課さない方法を第9図な
いし第13図につき説明する。
離に対して上述した如き制限を課さない方法を第9図な
いし第13図につき説明する。
これら第9図ないし第13図は、第1図に示すと同じ平
面形態を有している装置の製造工程を示す図であって、
第8図に示す断面構図を得るため第1図のII−I線に
沿って取って示した断面図である。
面形態を有している装置の製造工程を示す図であって、
第8図に示す断面構図を得るため第1図のII−I線に
沿って取って示した断面図である。
第8図に示す装置は支持本体1を具えており、その表面
2には本発明による方法を使用して製造される交差部9
を有する配線装置を有している。
2には本発明による方法を使用して製造される交差部9
を有する配線装置を有している。
上側パターンと下側パターンのトラックが互いに交差す
る交差部9の箇所以外のところで上側パターンを支持部
分12で支持する。
る交差部9の箇所以外のところで上側パターンを支持部
分12で支持する。
先ず半導体本体1上に導電性材料の第1層15を例えば
スパッタリング或いは蒸着の方法によって設ける。
スパッタリング或いは蒸着の方法によって設ける。
次に再びスパッタリング或いは蒸着の方法によって、こ
の第1導電層15を補助層19で被覆する。
の第1導電層15を補助層19で被覆する。
この実施例においては、第1導電層15をチタンを以っ
て構或し、補助層19をクロムを以って構戒する。
て構或し、補助層19をクロムを以って構戒する。
これら両層はその厚さを0.05〜1μ扉とすることが
出来る。
出来る。
次に全表面にわたり光導電性材料の層16を設け、この
層中に従来の方法でマスクを規定し、このマスクによっ
て次のエッチング処理工程(第10図参照)の際にクロ
ムを保護する。
層中に従来の方法でマスクを規定し、このマスクによっ
て次のエッチング処理工程(第10図参照)の際にクロ
ムを保護する。
このフォトマスクの形状を形成しようとする導電性材料
の第1ハターンと同一の形状とし、さらにこの実施例に
おいてはこのマスクを平行トラックとし、各トラツクの
幅を5ないし10μ扉とししかもこれらの相互間距離を
10ないし20μmとすることが出来る。
の第1ハターンと同一の形状とし、さらにこの実施例に
おいてはこのマスクを平行トラックとし、各トラツクの
幅を5ないし10μ扉とししかもこれらの相互間距離を
10ないし20μmとすることが出来る。
次に、フォトマスクによって保護されていない箇所のク
ロムを食刻剤すなわち本実施例においては1リットルの
水に50gの硝酸アンモニウムセリウム(Ce(NH4
)2( NO3)6と100澹の硝酸(HNO3)を溶
解させた食刻剤を使用して食刻する。
ロムを食刻剤すなわち本実施例においては1リットルの
水に50gの硝酸アンモニウムセリウム(Ce(NH4
)2( NO3)6と100澹の硝酸(HNO3)を溶
解させた食刻剤を使用して食刻する。
次の工程では、例えば5%のフッ化水素酸溶液で、保護
されていない部分上のチタンの食刻を行なう。
されていない部分上のチタンの食刻を行なう。
従って、表面2上には第1パターン例えば平行トラック
3〜5の形態でチタンークロムの二重層が被着されてい
る。
3〜5の形態でチタンークロムの二重層が被着されてい
る。
次に例えばアルミニウムのような、第2パターンに対し
使用されるべきチタンおよびニッケルに関して選択的に
食刻出来る材料の中間層14を設ける。
使用されるべきチタンおよびニッケルに関して選択的に
食刻出来る材料の中間層14を設ける。
この中間層14の厚さを例えば約0.15μmとする。
この中間層上にはニッケルの層を電着され、その後にニ
ッケル層中に最上部の第2パターンを1o%の硝酸溶液
を用いて食刻して形或し、短時間のデイツピング食刻を
行なって(50%の塩化水素酸に10秒間浸す)、表面
を化学的に活性にする。
ッケル層中に最上部の第2パターンを1o%の硝酸溶液
を用いて食刻して形或し、短時間のデイツピング食刻を
行なって(50%の塩化水素酸に10秒間浸す)、表面
を化学的に活性にする。
このエッチング処理の結果、トラック6〜8を得る。
次いでトラック6〜8の間のアルミニウム層を食刻する
と、第11図に示すように、層19を備えたトラック3
〜5を有する下側パターンが交差部の範囲外ではどこで
も露出された状態となる。
と、第11図に示すように、層19を備えたトラック3
〜5を有する下側パターンが交差部の範囲外ではどこで
も露出された状態となる。
次にこのクロム19を硝酸アンモニウムセリウムと硝酸
の溶液を用いて食刻する。
の溶液を用いて食刻する。
この食刻を著しく短時間すなわち数分の程度行なう。
その結果、第12図に示すように残存アルミニウムを食
刻するための腐食剤を供給するための凹所11を装置の
第1パターンの上側に設ける。
刻するための腐食剤を供給するための凹所11を装置の
第1パターンの上側に設ける。
第13図および第14図は第1図の平面図中の■一■線
およびIII−I線に沿って取って夫々示したエッチン
グ処理工程中の中間段階の断面図である。
およびIII−I線に沿って取って夫々示したエッチン
グ処理工程中の中間段階の断面図である。
この凹部11から、腐食剤すなわちこの実施例では水酸
化ナトリウム(NaOH)溶液を中間層14の下側に自
由に接近させることが出来るので、第13図に示すよう
に、この空隙11を急速に拡張させることができる。
化ナトリウム(NaOH)溶液を中間層14の下側に自
由に接近させることが出来るので、第13図に示すよう
に、この空隙11を急速に拡張させることができる。
空隙11はトラック5の上側に存在していた。
この空隙11から腐食剤は中間層14の下側部分を腐食
するので、開口部21がこの空隙11の上側に形威され
、よって腐食剤がさらに遠くまでしかもさらに容易に侵
透することが出来る(第14図)。
するので、開口部21がこの空隙11の上側に形威され
、よって腐食剤がさらに遠くまでしかもさらに容易に侵
透することが出来る(第14図)。
これらのエッチング処理の結果、第8図に断面図で示す
ような構造を得ろう すでに注意したように、ニッケル層の形或を電着によっ
て行って短絡回路が形威されるのを回避している。
ような構造を得ろう すでに注意したように、ニッケル層の形或を電着によっ
て行って短絡回路が形威されるのを回避している。
中間層14として使用されるアルミニウムは一般にいわ
ゆるピンホール22を含んでおり、第15図に示すよう
に、ニッケルをスパッタリングによって堆積させた時こ
のピンホールをニッケルで満たすことが出来る。
ゆるピンホール22を含んでおり、第15図に示すよう
に、ニッケルをスパッタリングによって堆積させた時こ
のピンホールをニッケルで満たすことが出来る。
この中間層を除去する上述したエッチング工程中に、こ
のニッケルは腐食されないので、ピンホール22の区域
において短絡回路が形戊される恐れがある。
のニッケルは腐食されないので、ピンホール22の区域
において短絡回路が形戊される恐れがある。
すでに知られているように、電着によれば、層の或長は
使用される電界の作用にのみ起因する一方向においての
み行なわれるので、ピンホール22が存在するとすれば
、これらピンホールを戊長じつつあるニッケル層によっ
て満されないがこの層によってこれらピンホールの上側
が閉或される。
使用される電界の作用にのみ起因する一方向においての
み行なわれるので、ピンホール22が存在するとすれば
、これらピンホールを戊長じつつあるニッケル層によっ
て満されないがこの層によってこれらピンホールの上側
が閉或される。
第15B図はこのようにして短絡回路のおそれを排除し
た構造を示す。
た構造を示す。
第16図はこの最終工程において第1および第2パター
ン間に導電性接続部を形戊するための形威力法を示す断
面図である。
ン間に導電性接続部を形戊するための形威力法を示す断
面図である。
形戊しようとするこの接続部の区域におけるクロムの補
助層19を除去する。
助層19を除去する。
その結果、交差部の区域にアルミニウムの中間層14を
設ける際に、これを最下部のパターン上に直接設ける。
設ける際に、これを最下部のパターン上に直接設ける。
この補助層が存在しないので、この区域中には空隙11
は得られない。
は得られない。
従って、中間層の第2のエッチング処理期間に腐食剤は
この中間層を横方向においてのみ腐食するので、第1パ
ターンを第2パターンに導電的に接続する支持部分10
が得られる。
この中間層を横方向においてのみ腐食するので、第1パ
ターンを第2パターンに導電的に接続する支持部分10
が得られる。
本発明は上述した実施列に限定されるものではなく、本
発明の範囲を逸脱することなく多くの変更または変形を
行ない得ること明らかである。
発明の範囲を逸脱することなく多くの変更または変形を
行ない得ること明らかである。
例えば中間層の材料を全ての適用において完全に除去す
る必要はない点については既に説明した通りである。
る必要はない点については既に説明した通りである。
さらに本発明は直交交差する平行トラックに限定されて
るものではなく、導電性材料の上側パターンおよび下側
パターンの両パターンが任意の形状配置をとる場合にも
適用出来ること勿論である。
るものではなく、導電性材料の上側パターンおよび下側
パターンの両パターンが任意の形状配置をとる場合にも
適用出来ること勿論である。
ある特別の適用例として、上述した方法によって形或さ
れた交差部を静電制御型スイッチとして使用することが
出来る。
れた交差部を静電制御型スイッチとして使用することが
出来る。
斯様な適用例としては、例えば、上側のパターンと協同
して、半導体本体内に設けられている飼えばダイオード
の如き回路素子から或るマトリックスに供給されかつプ
ログラミングの期間に随意に閉成できるスイッチから戊
るマトIJツクスを得る形態で、下側パターンの導体を
設けてあるプログラマブル読取専用メモリに適用する場
合がある。
して、半導体本体内に設けられている飼えばダイオード
の如き回路素子から或るマトリックスに供給されかつプ
ログラミングの期間に随意に閉成できるスイッチから戊
るマトIJツクスを得る形態で、下側パターンの導体を
設けてあるプログラマブル読取専用メモリに適用する場
合がある。
されに、上述した腐食剤とは別の腐食剤、別のエッチン
グ処理方法(例えばプラズマエッチング)さらには各パ
ターンおよび各層に対して別の材料を夫々使用すること
が出来る。
グ処理方法(例えばプラズマエッチング)さらには各パ
ターンおよび各層に対して別の材料を夫々使用すること
が出来る。
所要に応じて、2つの交差トラック間の空間をその後に
保護作用を有する絶縁樹脂で満たすことも出来る。
保護作用を有する絶縁樹脂で満たすことも出来る。
第1図は本発明による方法を使用して製造された配線装
置を有する半導体装置の一部分を示す平而図、第2図は
第1図の■一■線に沿って取って示した半導体装置の断
面図、第3図は第1図の■一■線に沿って取って示した
半導体装置の断面図、第4図ないし第7図は製造工程の
数段階における第1図の■一■線に沿って取って示した
半導体装置の断面図、第8図は本発明による他の方法を
使用することによって製造された第1図と同様の平面形
態を有する配線装置のII一II線に沿って取って示し
た断面図、第9図ないし第13図は第8図の装置の製造
工程段階を示す断面図、第14図は製造工程中の第1図
の■−■線に沿って取って示した断面図、第15A図お
よび第15B図は電気メッキの機構を説明するための説
明図、第16図は相互接続部を形戒する方法を説明する
ための説明図である。 1・・・・・・半導体本体、2・・・・・・表面、3〜
5・・・・・・トラック(第1パターン)、6〜8・・
・・・・トラック(第2パターン)、9・・・・・・交
差部、10・・・・・・支持部分、11・・・・・・空
隙、12・・・・・・支持部分、13・・・・・・トラ
ックの端縁、14・・・・・・中間層、15,16・・
・・・・層、19・・・・・・補助層、21・・・・・
・開口部、22・・・・・・ピンホール。
置を有する半導体装置の一部分を示す平而図、第2図は
第1図の■一■線に沿って取って示した半導体装置の断
面図、第3図は第1図の■一■線に沿って取って示した
半導体装置の断面図、第4図ないし第7図は製造工程の
数段階における第1図の■一■線に沿って取って示した
半導体装置の断面図、第8図は本発明による他の方法を
使用することによって製造された第1図と同様の平面形
態を有する配線装置のII一II線に沿って取って示し
た断面図、第9図ないし第13図は第8図の装置の製造
工程段階を示す断面図、第14図は製造工程中の第1図
の■−■線に沿って取って示した断面図、第15A図お
よび第15B図は電気メッキの機構を説明するための説
明図、第16図は相互接続部を形戒する方法を説明する
ための説明図である。 1・・・・・・半導体本体、2・・・・・・表面、3〜
5・・・・・・トラック(第1パターン)、6〜8・・
・・・・トラック(第2パターン)、9・・・・・・交
差部、10・・・・・・支持部分、11・・・・・・空
隙、12・・・・・・支持部分、13・・・・・・トラ
ックの端縁、14・・・・・・中間層、15,16・・
・・・・層、19・・・・・・補助層、21・・・・・
・開口部、22・・・・・・ピンホール。
Claims (1)
- 【特許請求の範囲】 1 支持本体の一表面に導電性材料の第1パターンと、
導電性材料の第2パターンとを備えており、該第2パタ
ーンは前記第1パターンと交差部を形成しておりかつこ
の交差部の区域において真空または気体によって前記第
1パターンからは分離されており、さらに前記交差部の
区域外であって前記第2パターンの下側にかつ前記支持
本体と前記第2パターンとの間或いは前記第1および前
記第2パターン間の全距離にわたり延在して支持部分が
存在している、前記支持本体上に設けられた配線装置に
おいて、前記第2パターンの前記交差部の区域における
幅を、前記支持部分の区域における幅とほぼ等しくした
ことを特徴とする配線装置。 2 支持本体の少なくとも一表面に、導電性材料の第1
パターンと、該第1パターンと交差部を形威している少
なくとも1個のトラックを有する導電性材料の第2パタ
ーンとを設けることにより配線装置を製造するに際し、
前記第1パターンを設けた後に、中間層と称せられ前記
第1パターンおよび前記第2パターンの材料に関して選
択的に食刻できる材料から或るある層を前記表面のほぼ
全体にわたって設け、前記第2パターンでエッチングマ
スクを形威して該層に対し選択的にエッチング処理を行
ない、前記交差部の区域における前記中間層をその厚さ
の実質的部分にわたって除去して前記交差部の区域外の
前記中間層によって支持部分を形或する配線装置の製造
方法において、前記エッチング処理のために前記第1パ
ターンと前記中間層との間に前記交差部の少なくとも下
側へ延在する空隙を設け、よって前記交差部の区域にお
いては前記中間層をその下側から前記空隙を介して食刻
して除去すると共に前記支持部分の区域においては前記
中間層の材料を実質的に前記第2パターンの端縁の下側
のみ腐食し、前記エッチング処理を少なくとも前記第1
パターンが前記交差部の区域において完全にむき出し状
態とされるまで継続して行なうことを特徴とする配線装
置の製造方法。 3 導電性材料の前記第1パターンを上側区域が下側区
域よりも大きいトラックの形態で設けて該トラックの端
縁に影効果を生せしめ、その結果、前記中間層を堆積し
た時該中間層の材料を前記端縁の下側に堆積させないで
前記空隙を得ることを特徴とする特許請求の範囲2記載
の配線装置の製造方法。 4 導電性材料の前記第1パターンを最下部層が最上部
層よりも急速に廖解する二重層から製造することを特徴
とする特許請求の範囲3記載の配線装置の製造方法。 5 前記中間層を設ける前に前記第1パターンの複数個
の一部分上に同一形状の補助層を設け、さらに導電性材
料の前記第2パターンを設けた後に前記中間層に対して
前記第2パターンのトラックの区域以外の前記中間層を
そのほぼ全厚さにわたり除去する第1選択エッチング処
理を行ない、しかる後前記第1パターン上の前記補助層
を選択エッチング処理を用いて除去して前記空隙を得、
その後前記中間層に対して前記第1パターンが前記交差
部の区域においてむき出し状態とされるように第2選択
エッチンググ処理を行なって前記交差部以外の他の箇所
に前記中間層で前記支持部分を形或することを特徴とす
る特許請求の範囲2記載の配線装置の製造方法。 6 前記中間層を導電層形態で設ける前に、前記第1パ
ターンの上側の前記補助層を局所的に除去し、よって前
記中間層を設ける時該中間層を前記第1パターンの導電
性トラック上に直接設けおよび前記中間層を食刻する時
前記第1パターンの導電性トラック中に導電性支持部分
を得、該導電性支持部分によって前記第1パターンおよ
び前記第2パターンのトラック間に導電性接続部を形或
することを特徴とする特許請求の範囲5記載の配線装置
の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NLAANVRAGE7811227,A NL181611C (nl) | 1978-11-14 | 1978-11-14 | Werkwijze ter vervaardiging van een bedradingssysteem, alsmede een halfgeleiderinrichting voorzien van een dergelijk bedradingssysteem. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5568700A JPS5568700A (en) | 1980-05-23 |
| JPS5847858B2 true JPS5847858B2 (ja) | 1983-10-25 |
Family
ID=19831888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54146637A Expired JPS5847858B2 (ja) | 1978-11-14 | 1979-11-14 | 配線装置およびその製造方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4561173A (ja) |
| JP (1) | JPS5847858B2 (ja) |
| AU (1) | AU5266079A (ja) |
| CA (1) | CA1150851A (ja) |
| DE (1) | DE2945533C2 (ja) |
| FR (1) | FR2441923A1 (ja) |
| GB (1) | GB2036427B (ja) |
| IT (1) | IT1125656B (ja) |
| NL (1) | NL181611C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6260953U (ja) * | 1985-10-04 | 1987-04-15 | ||
| JPS62118249U (ja) * | 1986-01-20 | 1987-07-27 |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8002635A (nl) * | 1980-05-08 | 1981-12-01 | Philips Nv | Programmeerbare halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| NL8002634A (nl) * | 1980-05-08 | 1981-12-01 | Philips Nv | Programmeerbare halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| JPS57190331A (en) * | 1981-05-20 | 1982-11-22 | Toshiba Corp | Semiconductor device and manufacture thereof |
| JPS6143448A (ja) * | 1984-08-08 | 1986-03-03 | Agency Of Ind Science & Technol | 空間配線 |
| JPH077757B2 (ja) * | 1987-09-28 | 1995-01-30 | 三菱電機株式会社 | クロム膜のパターニング方法 |
| JPH01189939A (ja) * | 1988-01-26 | 1989-07-31 | Nec Corp | 半導体集積回路 |
| JPH02100341A (ja) * | 1988-10-06 | 1990-04-12 | Toshiba Corp | 半導体装置のパターン形成方法 |
| SE468575B (sv) * | 1991-06-14 | 1993-02-08 | Ericsson Telefon Ab L M | Anordning med laminaera ledningsmoenster och valbara dielektrika |
| US5270574A (en) * | 1991-08-01 | 1993-12-14 | Texas Instruments Incorporated | Vacuum micro-chamber for encapsulating a microelectronics device |
| US5199578A (en) * | 1991-12-10 | 1993-04-06 | The Stanley Works | Clip strip for supporting multiple packages and display assembly using same |
| JP3318457B2 (ja) * | 1994-12-26 | 2002-08-26 | アルプス電気株式会社 | カール矯正装置およびこれを備えたプリンタ |
| US6057224A (en) * | 1996-03-29 | 2000-05-02 | Vlsi Technology, Inc. | Methods for making semiconductor devices having air dielectric interconnect structures |
| US6429120B1 (en) | 2000-01-18 | 2002-08-06 | Micron Technology, Inc. | Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals |
| DE19713173C2 (de) * | 1997-03-27 | 2001-02-15 | Siemens Ag | ROM-Speicher |
| US6333556B1 (en) | 1997-10-09 | 2001-12-25 | Micron Technology, Inc. | Insulating materials |
| US6858526B2 (en) | 1998-07-14 | 2005-02-22 | Micron Technology, Inc. | Methods of forming materials between conductive electrical components, and insulating materials |
| US6251470B1 (en) | 1997-10-09 | 2001-06-26 | Micron Technology, Inc. | Methods of forming insulating materials, and methods of forming insulating materials around a conductive component |
| US5891797A (en) * | 1997-10-20 | 1999-04-06 | Micron Technology, Inc. | Method of forming a support structure for air bridge wiring of an integrated circuit |
| US6509590B1 (en) * | 1998-07-20 | 2003-01-21 | Micron Technology, Inc. | Aluminum-beryllium alloys for air bridges |
| US6217783B1 (en) * | 1998-12-01 | 2001-04-17 | Visteon Global Technologies, Inc. | Method for strengthening air bridge circuits |
| WO2000035000A1 (en) * | 1998-12-08 | 2000-06-15 | Cvc Products, Inc. | Ultra high-speed semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectric |
| US6111204A (en) * | 1999-02-08 | 2000-08-29 | Ford Motor Company | Bond pads for fine-pitch applications on air bridge circuit boards |
| KR100555479B1 (ko) * | 1999-07-13 | 2006-03-03 | 삼성전자주식회사 | 미세 패턴 사이의 좁은 갭를 갖는 반도체 소자의 층간 절연막형성 방법 |
| US6350679B1 (en) | 1999-08-03 | 2002-02-26 | Micron Technology, Inc. | Methods of providing an interlevel dielectric layer intermediate different elevation conductive metal layers in the fabrication of integrated circuitry |
| US6670719B2 (en) | 1999-08-25 | 2003-12-30 | Micron Technology, Inc. | Microelectronic device package filled with liquid or pressurized gas and associated method of manufacture |
| US7335965B2 (en) | 1999-08-25 | 2008-02-26 | Micron Technology, Inc. | Packaging of electronic chips with air-bridge structures |
| US6709968B1 (en) | 2000-08-16 | 2004-03-23 | Micron Technology, Inc. | Microelectronic device with package with conductive elements and associated method of manufacture |
| US7276788B1 (en) | 1999-08-25 | 2007-10-02 | Micron Technology, Inc. | Hydrophobic foamed insulators for high density circuits |
| US6420262B1 (en) | 2000-01-18 | 2002-07-16 | Micron Technology, Inc. | Structures and methods to enhance copper metallization |
| US7211512B1 (en) | 2000-01-18 | 2007-05-01 | Micron Technology, Inc. | Selective electroless-plated copper metallization |
| US7262130B1 (en) | 2000-01-18 | 2007-08-28 | Micron Technology, Inc. | Methods for making integrated-circuit wiring from copper, silver, gold, and other metals |
| US6413827B2 (en) | 2000-02-14 | 2002-07-02 | Paul A. Farrar | Low dielectric constant shallow trench isolation |
| US6677209B2 (en) | 2000-02-14 | 2004-01-13 | Micron Technology, Inc. | Low dielectric constant STI with SOI devices |
| US6890847B1 (en) | 2000-02-22 | 2005-05-10 | Micron Technology, Inc. | Polynorbornene foam insulation for integrated circuits |
| US6674167B1 (en) | 2000-05-31 | 2004-01-06 | Micron Technology, Inc. | Multilevel copper interconnect with double passivation |
| US6423629B1 (en) | 2000-05-31 | 2002-07-23 | Kie Y. Ahn | Multilevel copper interconnects with low-k dielectrics and air gaps |
| US6449839B1 (en) * | 2000-09-06 | 2002-09-17 | Visteon Global Tech., Inc. | Electrical circuit board and a method for making the same |
| US6433413B1 (en) | 2001-08-17 | 2002-08-13 | Micron Technology, Inc. | Three-dimensional multichip module |
| US6747347B2 (en) * | 2001-08-30 | 2004-06-08 | Micron Technology, Inc. | Multi-chip electronic package and cooling system |
| US6686654B2 (en) * | 2001-08-31 | 2004-02-03 | Micron Technology, Inc. | Multiple chip stack structure and cooling system |
| US20030183916A1 (en) * | 2002-03-27 | 2003-10-02 | John Heck | Packaging microelectromechanical systems |
| US6620638B1 (en) | 2002-06-05 | 2003-09-16 | Micron Technology, Inc. | Testing of multi-chip electronic modules |
| JP3793143B2 (ja) * | 2002-11-28 | 2006-07-05 | 株式会社シマノ | 自転車用電子制御装置 |
| US20050137882A1 (en) * | 2003-12-17 | 2005-06-23 | Cameron Don T. | Method for authenticating goods |
| US7300821B2 (en) * | 2004-08-31 | 2007-11-27 | Micron Technology, Inc. | Integrated circuit cooling and insulating device and method |
| US7560375B2 (en) * | 2004-09-30 | 2009-07-14 | International Business Machines Corporation | Gas dielectric structure forming methods |
| US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
| JP5491077B2 (ja) * | 2009-06-08 | 2014-05-14 | キヤノン株式会社 | 半導体装置、及び半導体装置の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3461524A (en) * | 1966-11-02 | 1969-08-19 | Bell Telephone Labor Inc | Method for making closely spaced conductive layers |
| US3647585A (en) * | 1969-05-23 | 1972-03-07 | Bell Telephone Labor Inc | Method of eliminating pinhole shorts in an air-isolated crossover |
| US3890177A (en) * | 1971-08-27 | 1975-06-17 | Bell Telephone Labor Inc | Technique for the fabrication of air-isolated crossovers |
| JPS5146904B2 (ja) * | 1971-09-30 | 1976-12-11 | ||
| US3769108A (en) * | 1971-12-03 | 1973-10-30 | Bell Telephone Labor Inc | Manufacture of beam-crossovers for integrated circuits |
| US3783056A (en) * | 1972-06-20 | 1974-01-01 | Bell Telephone Labor Inc | Technique for the fabrication of an air isolated crossover |
| US3993515A (en) * | 1975-03-31 | 1976-11-23 | Rca Corporation | Method of forming raised electrical contacts on a semiconductor device |
| NL7510103A (nl) * | 1975-08-27 | 1977-03-01 | Philips Nv | Elektrostatisch bestuurde beeldweergeefinrichting. |
| NL7608901A (nl) * | 1976-08-11 | 1978-02-14 | Philips Nv | Werkwijze ter vervaardiging van een halfge- leiderinrichting en halfgeleiderinrichting vervaardigd door middel van een dergelijke werkwijze. |
-
1978
- 1978-11-14 NL NLAANVRAGE7811227,A patent/NL181611C/xx not_active IP Right Cessation
-
1979
- 1979-11-08 CA CA000339441A patent/CA1150851A/en not_active Expired
- 1979-11-09 GB GB7938976A patent/GB2036427B/en not_active Expired
- 1979-11-09 IT IT27193/79A patent/IT1125656B/it active
- 1979-11-09 AU AU52660/79A patent/AU5266079A/en not_active Abandoned
- 1979-11-10 DE DE2945533A patent/DE2945533C2/de not_active Expired
- 1979-11-14 JP JP54146637A patent/JPS5847858B2/ja not_active Expired
- 1979-11-14 FR FR7928112A patent/FR2441923A1/fr active Granted
-
1983
- 1983-06-07 US US06/500,791 patent/US4561173A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6260953U (ja) * | 1985-10-04 | 1987-04-15 | ||
| JPS62118249U (ja) * | 1986-01-20 | 1987-07-27 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU5266079A (en) | 1980-05-22 |
| NL181611C (nl) | 1987-09-16 |
| FR2441923B1 (ja) | 1983-07-08 |
| NL7811227A (nl) | 1980-05-19 |
| GB2036427B (en) | 1983-02-09 |
| FR2441923A1 (fr) | 1980-06-13 |
| NL181611B (nl) | 1987-04-16 |
| IT1125656B (it) | 1986-05-14 |
| DE2945533A1 (de) | 1980-05-29 |
| CA1150851A (en) | 1983-07-26 |
| DE2945533C2 (de) | 1983-11-03 |
| GB2036427A (en) | 1980-06-25 |
| JPS5568700A (en) | 1980-05-23 |
| US4561173A (en) | 1985-12-31 |
| IT7927193A0 (it) | 1979-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5847858B2 (ja) | 配線装置およびその製造方法 | |
| US5316974A (en) | Integrated circuit copper metallization process using a lift-off seed layer and a thick-plated conductor layer | |
| EP0023294B1 (en) | Method for repairing integrated circuits | |
| US4308090A (en) | Method of manufacturing a semiconductor device | |
| US4996133A (en) | Self-aligned tungsten-filled via process and via formed thereby | |
| US5691238A (en) | Subtractive dual damascene | |
| US3900944A (en) | Method of contacting and connecting semiconductor devices in integrated circuits | |
| JP2964537B2 (ja) | 半導体装置およびその製造方法 | |
| US5639686A (en) | Method of fabricating circuit elements on an insulating substrate | |
| JPS62279661A (ja) | 集積回路に貫通導体を形成する方法 | |
| US4054484A (en) | Method of forming crossover connections | |
| US5652157A (en) | Forming a gate electrode on a semiconductor substrate by using a T-shaped dummy gate | |
| US20080190659A1 (en) | System For And Method Of Planarizing The Contact Region Of A Via By Use Of A Continuous Inline Vacuum Deposition Process | |
| KR970007831B1 (ko) | 금속선과 콘택 플러그의 동시 형성방법 | |
| US4321284A (en) | Manufacturing method for semiconductor device | |
| US4960489A (en) | Method for self-aligned manufacture of contacts between interconnects contained in wiring levels arranged above one another in an integrated circuit | |
| US4082604A (en) | Semiconductor process | |
| JPH05243193A (ja) | 半導体集積回路における内部接点を露出させる複数のコンタクトホールを形成する方法 | |
| JPH0240233B2 (ja) | ||
| JPH01147845A (ja) | 半導体装置の金属化層間の相互接続を提供する方法及び装置 | |
| JP2938341B2 (ja) | 同軸構造の配線の形成方法 | |
| US5212352A (en) | Self-aligned tungsten-filled via | |
| JP3126862B2 (ja) | 金属パターンの形成方法 | |
| KR950002954B1 (ko) | 필라반대형상 평탄화를 이용한 다층배선의 반도체 장치의 제조방법 | |
| KR100258204B1 (ko) | 화합물 반도체 소자의 공중 배선 형성방법 |