JPS5849032B2 - 高電界コンデンサ構造体 - Google Patents
高電界コンデンサ構造体Info
- Publication number
- JPS5849032B2 JPS5849032B2 JP53012521A JP1252178A JPS5849032B2 JP S5849032 B2 JPS5849032 B2 JP S5849032B2 JP 53012521 A JP53012521 A JP 53012521A JP 1252178 A JP1252178 A JP 1252178A JP S5849032 B2 JPS5849032 B2 JP S5849032B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- interface
- electric field
- voltage
- trapping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
- H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
- H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6302—Non-deposition formation processes
- H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
- H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
- H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
- H10P14/6309—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors of silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6302—Non-deposition formation processes
- H10P14/6322—Formation by thermal treatments
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6328—Deposition from the gas or vapour phase
- H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
- H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/40—Ion implantation into wafers, substrates or parts of devices into insulating materials
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
この発明は一般にコンデンサ構造体、更に具体的に言え
ば、特に半導体コンデンサ構造体に使える、担体捕捉領
域を用いた改良された高電．界コンデンサ構造体に関す
る。
ば、特に半導体コンデンサ構造体に使える、担体捕捉領
域を用いた改良された高電．界コンデンサ構造体に関す
る。
一般にシリコン表面の荒れ又は欠陥は、絶縁体の漏洩電
流を増加すると共に、金属酸化物半導体（ＭＯＳ）装置
に於ける低電圧での降伏を招くものと考えられている。
流を増加すると共に、金属酸化物半導体（ＭＯＳ）装置
に於ける低電圧での降伏を招くものと考えられている。
このことカヨ、多結晶シリコンの上に熱戒長させた酸化
物について、ＡｐｐｌｉｅｄＰｈｙｓｉｃｓ Ｌｅｔｊ
ｅｒｓ誌、第２７巻第９号（１９７５年１１月１日号）
、第５０５頁乃至第５０７頁所載のＤ− Ｊ− ＤｉＭ
ａｒｉａ及びＤ． Ｒ． Ｋｅ ｒｒの論文″Ｉ ｎｔ
ｅｒｆａｃｅ Ｅ ｆｆｅｃｔｓ ａｎｄ Ｈ ｉｇｈ
Ｃ ｏｎｄｕｃｔｉｖｉ ｔｙａｎｄ Ｏｘｉｄｅｓ
Ｇｒｏｗｎ Ｆｒｏｍ Ｐｏｌｙｃｒｙｓｔａｌｌｉ
ｎｅＳｉｌｉｃｏｎ”に劇的に発表されている。
物について、ＡｐｐｌｉｅｄＰｈｙｓｉｃｓ Ｌｅｔｊ
ｅｒｓ誌、第２７巻第９号（１９７５年１１月１日号）
、第５０５頁乃至第５０７頁所載のＤ− Ｊ− ＤｉＭ
ａｒｉａ及びＤ． Ｒ． Ｋｅ ｒｒの論文″Ｉ ｎｔ
ｅｒｆａｃｅ Ｅ ｆｆｅｃｔｓ ａｎｄ Ｈ ｉｇｈ
Ｃ ｏｎｄｕｃｔｉｖｉ ｔｙａｎｄ Ｏｘｉｄｅｓ
Ｇｒｏｗｎ Ｆｒｏｍ Ｐｏｌｙｃｒｙｓｔａｌｌｉ
ｎｅＳｉｌｉｃｏｎ”に劇的に発表されている。
多結晶シリコンの上に熱或長させた酸化物は、浮動なだ
れ注入ＭＯＳ（ＦＡＭＯＳ）、再書込み力：可能ななだ
れ注入装置（ＲＡＤＩ）、及び電荷結合装置（ＣＯＤ’
）の様な技術を基本とする種々の形式の装置にとって重
要である。
れ注入ＭＯＳ（ＦＡＭＯＳ）、再書込み力：可能ななだ
れ注入装置（ＲＡＤＩ）、及び電荷結合装置（ＣＯＤ’
）の様な技術を基本とする種々の形式の装置にとって重
要である。
この多結晶シリコン層の上に熱戒長させた酸化物層を絶
縁体とするコンデンサを形或するとき問題φ：生じる。
縁体とするコンデンサを形或するとき問題φ：生じる。
即ち、両層の界面にこの様な荒れ力：あると、局部的に
強い電界２′ｌ：発生し、それ−Ｉ）：（界面が制限さ
れたファウラ・ノルドハイム・トンネル効果により）局
部的な強い暗電流密度並びに低電圧での降伏を招くと考
えられている。
強い電界２′ｌ：発生し、それ−Ｉ）：（界面が制限さ
れたファウラ・ノルドハイム・トンネル効果により）局
部的な強い暗電流密度並びに低電圧での降伏を招くと考
えられている。
薄嘆コンデンサの金属基板の面の荒れカニ、多結晶シリ
コンの上に熱戒長させた酸化物の場合に観察されるのと
略同様に、低電界での降伏を招く原因になると考えられ
る。
コンの上に熱戒長させた酸化物の場合に観察されるのと
略同様に、低電界での降伏を招く原因になると考えられ
る。
そこで必要なのは、コンデンサ構造体の漏洩電流並びに
降伏電圧を改善す？為に、コンデンサ構造体内の基板と
絶縁体との間の荒れによる電界の強（・点又Ｌ，よその
影響を少なくする方法である。
降伏電圧を改善す？為に、コンデンサ構造体内の基板と
絶縁体との間の荒れによる電界の強（・点又Ｌ，よその
影響を少なくする方法である。
この発明では、一方の電極の近くの絶縁体に担体捕捉領
域又は層を設ける。
域又は層を設ける。
この発明をＭＯＳ構造に適用する場合、捕捉領域又は層
は、ＳｉＯ２絶縁体の中に導入した電子トラップの形を
している。
は、ＳｉＯ２絶縁体の中に導入した電子トラップの形を
している。
荒れによって局部的に大きな電流密度′７′ｌ：あると
、電界の強い点で電子トラップガ直ぐに充電され、こう
して局部的な電界並びに電流を減少する。
、電界の強い点で電子トラップガ直ぐに充電され、こう
して局部的な電界並びに電流を減少する。
捕捉領域又は層は、局部的な電界に対する捕捉電荷の影
響を最犬にする為に、出来るだけシリコンに近すげるべ
きであるが、印加電圧力：ない時に、トラップの放電に
よる逆方向のトンネル効果′Ｉ）；起る惧れをなくす位
に離しておかなければならない。
響を最犬にする為に、出来るだけシリコンに近すげるべ
きであるが、印加電圧力：ない時に、トラップの放電に
よる逆方向のトンネル効果′Ｉ）；起る惧れをなくす位
に離しておかなければならない。
多結晶シリコン（ポリＳｉ）を多結晶ＳｉＯ上に最初に
沈積し、次に部分的に熱酸化したＭＯＳ構造の場合、具
体的に言うと捕捉領域又は層を形成する３つの方法ガあ
る。
沈積し、次に部分的に熱酸化したＭＯＳ構造の場合、具
体的に言うと捕捉領域又は層を形成する３つの方法ガあ
る。
１番目は、薄い熱戒長Ｓｉ０２層をポリＳｉの上に形戒
する。
する。
この薄い熱成長Ｓ ｉ ０２層はポＩＪ Ｓ ｉＯ熱酸
化によって形成することめヨ出来る。
化によって形成することめヨ出来る。
薄い熱戒長Ｓ ｉ ０２層の上に比較的厚いＣｖＤ Ｓ
ｉ０２層を沈積する、この構造では、ＣＶＤ ＳｉＯ２
層が電子捕捉領域として作用する。
ｉ０２層を沈積する、この構造では、ＣＶＤ ＳｉＯ２
層が電子捕捉領域として作用する。
２番目に、比較的厚いＣＶＤＳｉ０２層を沈積する前に
、熱成長Ｓ ｉ ０２層の上に非常に薄い捕捉層を沈積
することによって、この構造の電子捕捉効率を実質的に
改善することガ出来る。
、熱成長Ｓ ｉ ０２層の上に非常に薄い捕捉層を沈積
することによって、この構造の電子捕捉効率を実質的に
改善することガ出来る。
この層の好ましい金属はタングステンである−Ｉ）よ、
アリミニウムの様な他の原子を使うことも出来る。
アリミニウムの様な他の原子を使うことも出来る。
この層は連続的ではなく、Ｊ ｏｕｒｎａｌｏｆ Ａ
ｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ誌１９７７年８月号所
載のＤ． Ｒ． Ｙｏｕｎｇ Ｄ． Ｊ− ＤｉＭａｒ
ｉａ及びＮ． Ａ．Ｂｏｊａｒｃｕｋの論文″Ｅｌｅｃ
ｔｒｎ Ｔ ｒａｐｐｉｎｇＣｈａｒａｃｔｅｒｉｓｔ
ｉｃｓ ｏｆ Ｗ ｉｎ Ｓｉ０２ ” に記載
されている様に、非常に薄い数多くのドットとみなすこ
と７５：出来る。
ｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ誌１９７７年８月号所
載のＤ． Ｒ． Ｙｏｕｎｇ Ｄ． Ｊ− ＤｉＭａｒ
ｉａ及びＮ． Ａ．Ｂｏｊａｒｃｕｋの論文″Ｅｌｅｃ
ｔｒｎ Ｔ ｒａｐｐｉｎｇＣｈａｒａｃｔｅｒｉｓｔ
ｉｃｓ ｏｆ Ｗ ｉｎ Ｓｉ０２ ” に記載
されている様に、非常に薄い数多くのドットとみなすこ
と７５：出来る。
この構造により、電子トラップの位置を非常に正確に定
めること２５ヨ出来る。
めること２５ヨ出来る。
最後に本発明に於て、この薄い層を含む構造の代りとな
るものは、ポリＳｉ及び金属電極の間の絶縁体を全部熱
戒長Ｓｉ０２にした構造である。
るものは、ポリＳｉ及び金属電極の間の絶縁体を全部熱
戒長Ｓｉ０２にした構造である。
この絶縁体の中に、ポリＳｉと熱成長ＳｉＯ２０間の界
面の近くに燐、砒素又はアルミニウムのイオンを注入す
ることにより、電子捕捉領域又は層が形成される。
面の近くに燐、砒素又はアルミニウムのイオンを注入す
ることにより、電子捕捉領域又は層が形成される。
薄模コンデンサの場合、典型的な基板は汐ンｌル又はア
ル３ニウムにするこどが出来る。
ル３ニウムにするこどが出来る。
この基板の上に、基板の酸化物を化学的に或長させる。
メンタルを基板とする場合、絶縁体はＴａ２０５である
ガ、アル？ニウムが基板の場合、絶縁体はＡｌ２０３で
ある。
ガ、アル？ニウムが基板の場合、絶縁体はＡｌ２０３で
ある。
この構造に適用する場合、この発明では、基板と、化学
的に成長させた酸化物との界面の直ぐ近くに、イオン注
入によって電子捕捉領域又は層７′ｌ：形成される。
的に成長させた酸化物との界面の直ぐ近くに、イオン注
入によって電子捕捉領域又は層７′ｌ：形成される。
縮退ｎ形単結晶シリコン上の多結晶シリコンの沈積、多
結晶のドーピング作用並びにその後の熱酸化ル瓢例えば
前掲Ｄ− Ｊ− ＤｉＭａｒｉａ及びｎＲ．Ｋｅｒｒの
論文に記載されている。
結晶のドーピング作用並びにその後の熱酸化ル瓢例えば
前掲Ｄ− Ｊ− ＤｉＭａｒｉａ及びｎＲ．Ｋｅｒｒの
論文に記載されている。
第１図はこの構造を断面で示す。
単結晶Ｓｉ基板の上に電橋としてポリＳ「が沈積され、
次に熱酸化によってＳｉ０２絶縁体を作る。
次に熱酸化によってＳｉ０２絶縁体を作る。
このＳｉ０２絶縁体の上に金属電極、典型的にはアルざ
ニウムを沈積する。
ニウムを沈積する。
第１図に示す様に、ポリＳｉと熱Ｓｉ０２ との間の界
面は非常に粗くて凹凸がある。
面は非常に粗くて凹凸がある。
この荒れによる高点、即ち金属電極に一番近い点２′ｌ
：電界の強い点である。
：電界の強い点である。
この界面を通る平均電流は比較的小さ《でも、局部的な
高点に於ける強い電界の為に生ずる局部的な大電流によ
り、平均電界力：比較的低くても、Ｓ ｉ ０２絶縁体
の局部的な降伏７′ｌ：起ることがある。
高点に於ける強い電界の為に生ずる局部的な大電流によ
り、平均電界力：比較的低くても、Ｓ ｉ ０２絶縁体
の局部的な降伏７′ｌ：起ることがある。
第２図に示すＭＯＳ構造では、熱Ｓｉ０２層力：比較的
薄く、その厚さはａである。
薄く、その厚さはａである。
この層はポリＳｉの熱酸化によって形成することが出来
る。
る。
比較的薄いこの熱成長Ｓｉ０２層の上にそれよりもかな
り厚い高温分解又はＣＶＤ Ｓｉ０２層ガ形威される。
り厚い高温分解又はＣＶＤ Ｓｉ０２層ガ形威される。
ＣＶＤ Ｓｉ０２層の厚さをｂで表わす。
熱或長Ｓ ｉ ０２層は多数の電子トラップを持ってい
ないが、ＣＶＤ ＳｉＯ２層は或る電子捕捉効率を有
する。
ないが、ＣＶＤ ＳｉＯ２層は或る電子捕捉効率を有
する。
この電子捕捉効率はＣＶＤＳｉＯ２の含水量に関係′Ｉ
Ｊ：あると考えられる。
Ｊ：あると考えられる。
第３図に示す様な変更により、第２図に示した構造を実
質的に改善することが出来る。
質的に改善することが出来る。
第３図では、一層厚いＣＶＤ Ｓｉ０２層を沈積する前
に、比較的薄い熱成長Ｓｉ０２層の上にタングステン層
を最初に沈積する。
に、比較的薄い熱成長Ｓｉ０２層の上にタングステン層
を最初に沈積する。
このタングステン層は極めて薄く、約１０１４原子／ｃ
ＩｒＬ２程度であり、その結果この層は連続的ではない
。
ＩｒＬ２程度であり、その結果この層は連続的ではない
。
この層は多数のドット状のタングステンで構或されると
みなすこと−Ｉ）；出来る。
みなすこと−Ｉ）；出来る。
この発明の特定の構成では汐ングステンを使ったガ、当
業者であれば、例えばアルミニウムの様な他の原子を使
うことも出来ることカ；理解されよう。
業者であれば、例えばアルミニウムの様な他の原子を使
うことも出来ることカ；理解されよう。
この発明の利点を例示する為、第１図、第２図及び第３
図に示す様なＭＯＳ構造を製造し、夫々見本Ａ． Ｂ
及びＣと呼ぶ。
図に示す様なＭＯＳ構造を製造し、夫々見本Ａ． Ｂ
及びＣと呼ぶ。
これらは次の通りである。
各々の見本Ａ乃至Ｃに於で、円形のアルミニウム・ゲー
ト電極の面積は１．３Ｘ１０−２（ｍ２であり、厚さは
約３ｏｏｏＫであった。
ト電極の面積は１．３Ｘ１０−２（ｍ２であり、厚さは
約３ｏｏｏＫであった。
メタライズ後の焼なましは行なわなかった。
全ての酸化物の厚さはＭＯＳの静電容量によって測定し
た。
た。
暗電流一印加ゲート電圧特性は、一定勾配の電圧又は階
段形の電圧を使って、生の見本について測定した。
段形の電圧を使って、生の見本について測定した。
一定勾配の電圧で実験した場合、その傾斜の割合は５．
ｉ ｘ １ ０−２ＭＶ／（１１７７１一秒又は９．５
Ｘ１０”ＭＶ／ｃｒｒＬ一秒にした。
ｉ ｘ １ ０−２ＭＶ／（１１７７１一秒又は９．５
Ｘ１０”ＭＶ／ｃｒｒＬ一秒にした。
電流レベル−Ｉ）＝８×ｌＯ−７Ａ／ｃＩｒＬ２に達す
るまで、正又は負のバイアスの大きさを増加する向きに
傾斜電圧を使い、この電流レベルに達した時、傾斜の方
向を逆転した。
るまで、正又は負のバイアスの大きさを増加する向きに
傾斜電圧を使い、この電流レベルに達した時、傾斜の方
向を逆転した。
そのデータを第５図及び第６図のグラフに示してあるが
、これらのグラフは、ゲート電圧の時間的な変化速度に
よる変位電流（ ，，／ ３．５ Ｘ １ ０−９ＶＣ
ｒｎ２）について補正してある。
、これらのグラフは、ゲート電圧の時間的な変化速度に
よる変位電流（ ，，／ ３．５ Ｘ １ ０−９ＶＣ
ｒｎ２）について補正してある。
傾斜形の実験の場合の最初の出発電圧は、電子伝導電流
が変位電流より優勢になり始める時であった。
が変位電流より優勢になり始める時であった。
階段形電圧の実験では、いずれのゲートの梅性に対して
も、見本に破壊的な降伏−ｌＪ：起るまで、平均電界の
大きさをＯ■からＩＭＶずつ階段状に増加した。
も、見本に破壊的な降伏−ｌＪ：起るまで、平均電界の
大きさをＯ■からＩＭＶずつ階段状に増加した。
構造体に捕捉される負の電荷の蓄積に違いがある為に、
電流一雷圧特性に細かく見ると若干の違い力：あるカニ
、２つの実験方法によって、大体同じ結果が得られた。
電流一雷圧特性に細かく見ると若干の違い力：あるカニ
、２つの実験方法によって、大体同じ結果が得られた。
第５図乃至第８図は、電荷捕捉層力よ、多結晶シリコン
と熱戒長２酸化シリコンとの界面に於ける荒れによる局
部的な強い電界の影響を除去することをはっきりと示し
ている。
と熱戒長２酸化シリコンとの界面に於ける荒れによる局
部的な強い電界の影響を除去することをはっきりと示し
ている。
第５図及び第６図では、外部回路に所定の電流が測定さ
れるのに必要な平均電界の強さ（ゲート電圧の大きさを
構造の酸化物全体の厚さで除した値）は、電子捕捉層が
存在する時には、いずれの梅件の電圧でも一層大きい。
れるのに必要な平均電界の強さ（ゲート電圧の大きさを
構造の酸化物全体の厚さで除した値）は、電子捕捉層が
存在する時には、いずれの梅件の電圧でも一層大きい。
見本Ｃ（Ｗ層を持つ）の構造体は、見本Ｂ（Ｗ層を持た
ない）の構造体よりよいことに注意されたい。
ない）の構造体よりよいことに注意されたい。
これは、Ｗ層を持つ構造体（見本Ｃ）の捕捉効率Ａ；（
：Ｖ［）酸化物だけを持つ構造体（見本Ｂ）より大きい
という実験の観測と一致する。
：Ｖ［）酸化物だけを持つ構造体（見本Ｂ）より大きい
という実験の観測と一致する。
ｓ２ｏＫのｃｖＤ Ｓｉ０２層を持ツ見本Ｂ及びＣの両
方の構造体のＩ−Ｖ特性は、見本Ａの構造体より、平均
電界カニずつと高い所に移っている。
方の構造体のＩ−Ｖ特性は、見本Ａの構造体より、平均
電界カニずつと高い所に移っている。
熱酸化物層の上にＣＶＤ酸化物層を持つ構造体（見本Ｂ
）の捕捉効率−ＩＪ：、多結晶シリコン基板の上に成長
させた熱酸化物だけを持つ構造体（見本Ａ）に較べて増
大しているのは、高温分解又はＣＶＤ酸化物の含水量に
関係があると思われる。
）の捕捉効率−ＩＪ：、多結晶シリコン基板の上に成長
させた熱酸化物だけを持つ構造体（見本Ａ）に較べて増
大しているのは、高温分解又はＣＶＤ酸化物の含水量に
関係があると思われる。
見本Ｂ及びＣの構造体のＩ 一Ｖ特性は、単結晶シリコ
ン基板から戒長させた熱酸化物を持つＭＯＳ構造体の場
合の範囲内にある。
ン基板から戒長させた熱酸化物を持つＭＯＳ構造体の場
合の範囲内にある。
荒れの影響を軽減する為に見本Ｂ及びＣの構造体内で起
る一連の事象は、次の通りであると思われる。
る一連の事象は、次の通りであると思われる。
（１）印加されたゲート雷圧作低い時、局部的な捕捉作
用め：起り、荒れの影響を急速に消滅させる。
用め：起り、荒れの影響を急速に消滅させる。
（２）電界が強くなると、一様な捕捉作用が起り、それ
がＩ −Ｖ特性を一層高い平均電界へずらす。
がＩ −Ｖ特性を一層高い平均電界へずらす。
階段形電圧のＩ−Ｖの測定から、局部的な捕捉作用は、
見本Ｂ及びＣの構造体では、いずれの極性でも、非常に
低い電流レベル（≦７．９Ｘ１０ −１２Ａ／ｃｍ２）
及び低い印加電圧（≦２ ＭＶ ／ｃｍ ）で起る様に
思われる。
見本Ｂ及びＣの構造体では、いずれの極性でも、非常に
低い電流レベル（≦７．９Ｘ１０ −１２Ａ／ｃｍ２）
及び低い印加電圧（≦２ ＭＶ ／ｃｍ ）で起る様に
思われる。
この電流レベルの近くでは、見本Ｂ又はＣの構造体のＩ
−Ｖ特性カニ見本Ａの構造体の特性と著しい違いを見
せる。
−Ｖ特性カニ見本Ａの構造体の特性と著しい違いを見
せる。
この違いは棧の形（１．５乃至２ＭＶｌｃＩＩｌ幅）と
なって現われる。
なって現われる。
ここで雷流布ごくゆっくりと７． ９ Ｘ １ ０ −
１２ｋ／Ｃｍ２乃至３．９ Ｘ １ ０ ” Ａ／ｃ
ｍ２０レベルまで増加する。
１２ｋ／Ｃｍ２乃至３．９ Ｘ １ ０ ” Ａ／ｃ
ｍ２０レベルまで増加する。
見本Ｃ（Ｗ層を持つ）の構造体では、この棧が見本Ｂの
構造体（Ｗ層を持たない）より広がった。
構造体（Ｗ層を持たない）より広がった。
この棧が現われた後、一様な捕捉作用が支配的な因子と
なり、Ｉ−Ｖ特性を左右すると思われる。
なり、Ｉ−Ｖ特性を左右すると思われる。
第５図及び第６図のデータは、この一様な捕捉作用を表
わす。
わす。
第５図及び第６図に示されるデータに現われるヒステリ
シスは、電子捕捉作用によるものである。
シスは、電子捕捉作用によるものである。
単結晶縮退シリコン基板に５６３Ｋの熱酸化物を持つＭ
ＯＳ構造について得られた、第５図及び第６図と同様な
データでは、第６図に見られる様な見本八の構造体でゲ
ートの極性布負の場合に観察されるよりも、電圧の極性
め：いずれの場合であっても、ヒステリシスは一層少な
いことが判った。
ＯＳ構造について得られた、第５図及び第６図と同様な
データでは、第６図に見られる様な見本八の構造体でゲ
ートの極性布負の場合に観察されるよりも、電圧の極性
め：いずれの場合であっても、ヒステリシスは一層少な
いことが判った。
いずれの極性でも、ヒステリシスの大きさは見本Ｃの構
造体が最大であり、次作見本Ｂの構造体であり、見本Ａ
の構造体カヨ最小であった。
造体が最大であり、次作見本Ｂの構造体であり、見本Ａ
の構造体カヨ最小であった。
第５図に示す見本Ａの構造体でゲート・バイアスガ正の
場合のヒステリシスは、Ｄ− Ｊ． ＤｉＭａｒｉａ及
びａルＫｅｒｒの前掲の論文並びにその他に報告されて
いるものであり、これは局部的な電流密度７５：大きい
ことにより、電界力二強い点の近《に於げる熱酸化物層
内の局部的な捕捉作用が強まる為であると考えられる。
場合のヒステリシスは、Ｄ− Ｊ． ＤｉＭａｒｉａ及
びａルＫｅｒｒの前掲の論文並びにその他に報告されて
いるものであり、これは局部的な電流密度７５：大きい
ことにより、電界力二強い点の近《に於げる熱酸化物層
内の局部的な捕捉作用が強まる為であると考えられる。
その後の傾斜電圧サイクルでは、どの構造体も記憶作用
を示し、前のサイクルに於ける負の電荷の捕捉作用によ
って、Ｉ−Ｖ特性−Ｉ）：、次のサイクルの初めに一層
高い平均電界の方に押上げられた。
を示し、前のサイクルに於ける負の電荷の捕捉作用によ
って、Ｉ−Ｖ特性−Ｉ）：、次のサイクルの初めに一層
高い平均電界の方に押上げられた。
見本Ｃの構造体でゲート・バイアスめ：正の場合の急速
な電流増加は、破壊的な降伏の近くで電流の暴走状態７
′ｌ：始まることを表わしている。
な電流増加は、破壊的な降伏の近くで電流の暴走状態７
′ｌ：始まることを表わしている。
第５図及び第６図に示す様な見本Ｂ及びＣの構造体のＩ
−Ｖデーｌの違いが、Ｗ層に於ける一様な負の電荷の捕
捉作用によるものであれば、原理的には、Ｊｏｕｒｎａ
ｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ誌、第
４７巻第９号（１９７６年９月号）、第４０７３頁乃至
第４０７７頁所載のＤ． Ｊ− ＤｉＭａｒｉａの論文
” Ｄｅｔｅｒｍｉｎａｔｉｏｎ ｏｆ Ｉｎｓｕｌａ
ｔｏｒ ＢｕｌｋＴ ｒａｐｐｅｄ Ｃｈａｒｇｅｄ
Ｄｅｎｓｉｔｉｅｓ ａｎｄＣｅｎｔｒｏｉｄｓ
Ｆｒｏｍ Ｐｈｏｔｏｃｕｒｒｅｎｔ −Ｖｏｌｔａ
ｇｅＣｈａｒａｃｔｅｒｉｓｔｉｃｓ ｏｆ ＭＯＳ
Ｓｔｒｕｃｔｕｒｅｓ”に最近発表されている方法を
用いて、見本Ｂ及びＣの間の電圧のずれから、この層の
位置を決定すること２５＝出来る筈である。
−Ｖデーｌの違いが、Ｗ層に於ける一様な負の電荷の捕
捉作用によるものであれば、原理的には、Ｊｏｕｒｎａ
ｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ誌、第
４７巻第９号（１９７６年９月号）、第４０７３頁乃至
第４０７７頁所載のＤ． Ｊ− ＤｉＭａｒｉａの論文
” Ｄｅｔｅｒｍｉｎａｔｉｏｎ ｏｆ Ｉｎｓｕｌａ
ｔｏｒ ＢｕｌｋＴ ｒａｐｐｅｄ Ｃｈａｒｇｅｄ
Ｄｅｎｓｉｔｉｅｓ ａｎｄＣｅｎｔｒｏｉｄｓ
Ｆｒｏｍ Ｐｈｏｔｏｃｕｒｒｅｎｔ −Ｖｏｌｔａ
ｇｅＣｈａｒａｃｔｅｒｉｓｔｉｃｓ ｏｆ ＭＯＳ
Ｓｔｒｕｃｔｕｒｅｓ”に最近発表されている方法を
用いて、見本Ｂ及びＣの間の電圧のずれから、この層の
位置を決定すること２５＝出来る筈である。
この光電流と電圧との関係は次の通りである。
ここでＸはＡｌとＣＶＤ
Ｓ ｉ ０２
の界面から
測定したセントロイド（ ｃｅｎｔｒｏｉｄ）、Ｌは構
造体の酸化物全体の厚さ、Ｉ，｛Ｖｇ＋ｌ及びＩＪＶ
Ｉは、夫々ゲート・バイアスが正及び負の場合の光
電流の一定レベルに於けるゲート電圧の変化の大きさで
ある。
造体の酸化物全体の厚さ、Ｉ，｛Ｖｇ＋ｌ及びＩＪＶ
Ｉは、夫々ゲート・バイアスが正及び負の場合の光
電流の一定レベルに於けるゲート電圧の変化の大きさで
ある。
この式と、第５図及び第６図のデータからのＩ ＪＶ，
＋ｌＬ及び１，．！ｆＶ −１／Ｌの実験値とを使う
と、Ｗ層の位置はポリＳｉと熱成長Ｓｉ０２ との界
面から７２Ｘの距離の所になったが、これは７０Ｘの測
定値とよく合う。
＋ｌＬ及び１，．！ｆＶ −１／Ｌの実験値とを使う
と、Ｗ層の位置はポリＳｉと熱成長Ｓｉ０２ との界
面から７２Ｘの距離の所になったが、これは７０Ｘの測
定値とよく合う。
ゲート・バイアスカ：正の場合、見本Ｃの構造体に於け
る電流の暴走領域を避ける為、３×１０−８Ａ／ＣｒＩ
ｌ２より低い電流レベルに対するデータだけを使った。
る電流の暴走領域を避ける為、３×１０−８Ａ／ＣｒＩ
ｌ２より低い電流レベルに対するデータだけを使った。
第７図及び第８図は見本Ａ及びＣの構造体で、正のゲー
ト・バイアス（ポリＳｉ注入）の自己治癒形及び破壊形
の降伏の分布を示している。
ト・バイアス（ポリＳｉ注入）の自己治癒形及び破壊形
の降伏の分布を示している。
第８図の見本Ｃの両方の分布は、平均電界カ：低い所で
の降伏がごく少ないことを示している７５＝、これは第
７図に見本Ａについて示す様に熱酸化した多結晶シリコ
ン表面に特有である。
の降伏がごく少ないことを示している７５＝、これは第
７図に見本Ａについて示す様に熱酸化した多結晶シリコ
ン表面に特有である。
第８図の柱状図は、熱酸化した多結晶ＳｉのＭＯＳ構造
に較べると、この様な面積の大きいコンデンサでは、実
際に平均電界−！Ｊ：約８． ８ Ｍ Ｖ ／ｃｍのご
く近くに分布している。
に較べると、この様な面積の大きいコンデンサでは、実
際に平均電界−！Ｊ：約８． ８ Ｍ Ｖ ／ｃｍのご
く近くに分布している。
負の捕捉電荷と、多結晶Ｓｉと熱成長Ｓｉ０２との界面
との間に於ける電界の低下を最大限にすると同時に、Ｃ
ＶＤ酸化物層の電界力二強い領域に於ける、ＣＶＤ酸化
物の伝導帯への電界の助けを借りた熱放出又は電界放出
を最小限に抑える為、Ｗ捕捉層の位置を多結晶Ｓｉと熱
或長Ｓｉ０２ との界面の近くに選んだ。
との間に於ける電界の低下を最大限にすると同時に、Ｃ
ＶＤ酸化物層の電界力二強い領域に於ける、ＣＶＤ酸化
物の伝導帯への電界の助けを借りた熱放出又は電界放出
を最小限に抑える為、Ｗ捕捉層の位置を多結晶Ｓｉと熱
或長Ｓｉ０２ との界面の近くに選んだ。
然し、Ｗ領域は、ポリＳｉへの逆方向のトンネル作用を
防止する位に、多結晶Ｓｉと熱戒長Ｓ ｉ ０２ との
界面から十分離した。
防止する位に、多結晶Ｓｉと熱戒長Ｓ ｉ ０２ との
界面から十分離した。
一般的に、Ｗ領域は約４０乃至ｓｏｌより大きくすべき
である。
である。
他方、Ｗ領域は、捕捉された電荷カ：、シリコン表面の
荒れによる電界に対して持つ影響が小さくなる程、多結
晶Ｓｉと熱成長Ｓ ｉ ０２との界面から離してはなら
ない。
荒れによる電界に対して持つ影響が小さくなる程、多結
晶Ｓｉと熱成長Ｓ ｉ ０２との界面から離してはなら
ない。
実際上の観点から、多結晶Ｓｉと熱成長Ｓ ｉ ０２
との界面からのＷ領域の最大距離は約１５ｏ１以下、好
ましくは１ｏｏ１未満程度にすべきである。
との界面からのＷ領域の最大距離は約１５ｏ１以下、好
ましくは１ｏｏ１未満程度にすべきである。
見本Ｃの構造体の浦捉層にタングステンの様な金属を使
うのが非常に効果があるが、見本Ｂの構造体は、この発
明に従って電流を小さくし且つ降伏電圧を高める為に、
他の捕捉層を使うこと７′ｌ：出来ることを実証してい
る。
うのが非常に効果があるが、見本Ｂの構造体は、この発
明に従って電流を小さくし且つ降伏電圧を高める為に、
他の捕捉層を使うこと７′ｌ：出来ることを実証してい
る。
こういう捕捉層は、イオン注入、蒸着又は化学的な鼻気
沈積によって形成することガ出来る。
沈積によって形成することガ出来る。
例えば、第４図に示す構造体は、第３図のＷ領域に対応
する領域で熱或長Ｓｉ０２層にイオンを注入してあるこ
とを別にすれば、第１図に示す構造体と実質的に同じで
ある。
する領域で熱或長Ｓｉ０２層にイオンを注入してあるこ
とを別にすれば、第１図に示す構造体と実質的に同じで
ある。
注入イオンは燐、砒素又はアルミニウムであってよい。
熱戒長Ｓｉ０２層内に電子トラップを形成するのに、砒
素が特に有効であること力：判った。
素が特に有効であること力：判った。
降伏電圧を高める為に捕捉層を使うという方法は、ＭＯ
Ｓ構造以外のコンデンサ構造にも使うことガ出来る。
Ｓ構造以外のコンデンサ構造にも使うことガ出来る。
例えば、基板の酸化物をコンデンサの絶縁体として化学
的に成長させることにより、タンタル又はアルミニウム
の基板から薄嘆コンデンサを作ることが知られている。
的に成長させることにより、タンタル又はアルミニウム
の基板から薄嘆コンデンサを作ることが知られている。
汐ン汐ルガ基板である場合、絶縁体はＴａ２０，になる
、アルミニウムガ基板の場合、絶縁体はＡｌ２０３にな
る。
、アルミニウムガ基板の場合、絶縁体はＡｌ２０３にな
る。
基板と絶縁体の酸化物の界面には荒れ力ヨあり、それφ
にの様な薄模コンデンサの降伏電界を制限する傾向め：
ある。
にの様な薄模コンデンサの降伏電界を制限する傾向め：
ある。
こういう形式の構造では、イオン注入により、基板と酸
化物絶縁体との界面の直ぐ近くに電子捕捉領域を形或す
ることカ：出来る。
化物絶縁体との界面の直ぐ近くに電子捕捉領域を形或す
ることカ：出来る。
第１図、第２図、第３図は種々のＭＯＳ構造体の断面図
、第４図は本発明の実施例によるＭＯＳ構造体の断面図
、第５図は夫々第１図、第２図及び第３図に対応する見
本Ａ，Ｂ及びＣのゲート・バイアスガ正の場合の暗電流
密度を平均電界の大きさの関数として示すグラフ、第６
図は見本Ａ、Ｂ及びＣのゲート・バイアスが負の場合の
暗電流密度を平均電界の大きさの関数として示すグラフ
、第７図はゲート・バイアスガ正の場合の見本Ａの誘電
体降伏事象の百分率を平均電界の大きさの関数として示
す柱状図、第８図はゲート・バイアスカニ正の場合の見
木Ｃの誘電体降伏事象の百分率を平均電界の大きさの関
数として示す柱状図である。
、第４図は本発明の実施例によるＭＯＳ構造体の断面図
、第５図は夫々第１図、第２図及び第３図に対応する見
本Ａ，Ｂ及びＣのゲート・バイアスガ正の場合の暗電流
密度を平均電界の大きさの関数として示すグラフ、第６
図は見本Ａ、Ｂ及びＣのゲート・バイアスが負の場合の
暗電流密度を平均電界の大きさの関数として示すグラフ
、第７図はゲート・バイアスガ正の場合の見本Ａの誘電
体降伏事象の百分率を平均電界の大きさの関数として示
す柱状図、第８図はゲート・バイアスカニ正の場合の見
木Ｃの誘電体降伏事象の百分率を平均電界の大きさの関
数として示す柱状図である。
Claims (1)
- １ 相扁たる一対の電極と、該一対の電極の間に分散さ
れていて、担体捕捉領域を内部に持つ絶縁層とから成る
高電界コンデンサ構造体であって、上記電極の一方は多
結晶シリコンの層から成り、上記絶縁層は上記多結晶シ
リコンの層を部分的に熱酸化して形成された酸化シリコ
ンの層から成り、上記電極の他方は前記酸化シリコンの
層に被着された金属の層から戒り、上記担体捕捉領域は
上記多結晶シリコンの層と上記酸化シリコンの層の界面
に近接する該酸化シリコンの層の領域にイオンを注入す
ることによって形成され且つ上記界面の荒れに起因する
局部的高電界を減少させるように充電されることを特徴
とする、高電界コンデンサ構造体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US000000808500 | 1977-06-21 | ||
| US05/808,500 US4143393A (en) | 1977-06-21 | 1977-06-21 | High field capacitor structure employing a carrier trapping region |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS548484A JPS548484A (en) | 1979-01-22 |
| JPS5849032B2 true JPS5849032B2 (ja) | 1983-11-01 |
Family
ID=25198950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53012521A Expired JPS5849032B2 (ja) | 1977-06-21 | 1978-02-08 | 高電界コンデンサ構造体 |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US4143393A (ja) |
| JP (1) | JPS5849032B2 (ja) |
| AU (1) | AU517008B2 (ja) |
| BE (1) | BE864116A (ja) |
| BR (1) | BR7803753A (ja) |
| CA (1) | CA1091312A (ja) |
| DE (1) | DE2805170A1 (ja) |
| ES (1) | ES467327A1 (ja) |
| GB (1) | GB1587022A (ja) |
| IT (1) | IT1109956B (ja) |
| NL (1) | NL7806558A (ja) |
| SE (1) | SE437744B (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4535349A (en) * | 1981-12-31 | 1985-08-13 | International Business Machines Corporation | Non-volatile memory cell using a crystalline storage element with capacitively coupled sensing |
| US4861976A (en) * | 1988-06-06 | 1989-08-29 | American Telephone And Telegraph Company, At&T Bell Laboratories | Optical or opto-electronic device having a trapping layer in contact with a semiconductive layer |
| JP2722873B2 (ja) * | 1991-07-29 | 1998-03-09 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| KR100335778B1 (ko) | 1999-04-08 | 2002-05-09 | 박종섭 | 반도체 소자 및 그 제조 방법 |
| KR100347547B1 (ko) | 1999-07-30 | 2002-08-07 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| US6724655B2 (en) * | 2000-06-22 | 2004-04-20 | Progressant Technologies, Inc. | Memory cell using negative differential resistance field effect transistors |
| US6596617B1 (en) | 2000-06-22 | 2003-07-22 | Progressant Technologies, Inc. | CMOS compatible process for making a tunable negative differential resistance (NDR) device |
| US6754104B2 (en) * | 2000-06-22 | 2004-06-22 | Progressant Technologies, Inc. | Insulated-gate field-effect transistor integrated with negative differential resistance (NDR) FET |
| US6594193B2 (en) | 2000-06-22 | 2003-07-15 | Progressent Technologies, Inc. | Charge pump for negative differential resistance transistor |
| US6518589B2 (en) | 2000-06-22 | 2003-02-11 | Progressant Technologies, Inc. | Dual mode FET & logic circuit having negative differential resistance mode |
| US6479862B1 (en) * | 2000-06-22 | 2002-11-12 | Progressant Technologies, Inc. | Charge trapping device and method for implementing a transistor having a negative differential resistance mode |
| US6512274B1 (en) * | 2000-06-22 | 2003-01-28 | Progressant Technologies, Inc. | CMOS-process compatible, tunable NDR (negative differential resistance) device and method of operating same |
| US6559470B2 (en) | 2000-06-22 | 2003-05-06 | Progressed Technologies, Inc. | Negative differential resistance field effect transistor (NDR-FET) and circuits using the same |
| US7453083B2 (en) * | 2001-12-21 | 2008-11-18 | Synopsys, Inc. | Negative differential resistance field effect transistor for implementing a pull up element in a memory cell |
| US6894327B1 (en) | 2001-12-21 | 2005-05-17 | Progressant Technologies, Inc. | Negative differential resistance pull up element |
| US6847562B2 (en) * | 2002-06-28 | 2005-01-25 | Progressant Technologies, Inc. | Enhanced read and write methods for negative differential resistance (NDR) based memory device |
| US6853035B1 (en) | 2002-06-28 | 2005-02-08 | Synopsys, Inc. | Negative differential resistance (NDR) memory device with reduced soft error rate |
| US6567292B1 (en) | 2002-06-28 | 2003-05-20 | Progressant Technologies, Inc. | Negative differential resistance (NDR) element and memory with reduced soft error rate |
| US7095659B2 (en) * | 2002-06-28 | 2006-08-22 | Progressant Technologies, Inc. | Variable voltage supply bias and methods for negative differential resistance (NDR) based memory device |
| US6795337B2 (en) | 2002-06-28 | 2004-09-21 | Progressant Technologies, Inc. | Negative differential resistance (NDR) elements and memory device using the same |
| US7098472B2 (en) * | 2002-06-28 | 2006-08-29 | Progressant Technologies, Inc. | Negative differential resistance (NDR) elements and memory device using the same |
| US6912151B2 (en) * | 2002-06-28 | 2005-06-28 | Synopsys, Inc. | Negative differential resistance (NDR) based memory device with reduced body effects |
| US6864104B2 (en) * | 2002-06-28 | 2005-03-08 | Progressant Technologies, Inc. | Silicon on insulator (SOI) negative differential resistance (NDR) based memory device with reduced body effects |
| US6806117B2 (en) * | 2002-12-09 | 2004-10-19 | Progressant Technologies, Inc. | Methods of testing/stressing a charge trapping device |
| US7012833B2 (en) * | 2002-12-09 | 2006-03-14 | Progressant Technologies, Inc. | Integrated circuit having negative differential resistance (NDR) devices with varied peak-to-valley ratios (PVRs) |
| US6980467B2 (en) * | 2002-12-09 | 2005-12-27 | Progressant Technologies, Inc. | Method of forming a negative differential resistance device |
| US6979580B2 (en) * | 2002-12-09 | 2005-12-27 | Progressant Technologies, Inc. | Process for controlling performance characteristics of a negative differential resistance (NDR) device |
| US6812084B2 (en) * | 2002-12-09 | 2004-11-02 | Progressant Technologies, Inc. | Adaptive negative differential resistance device |
| US6849483B2 (en) * | 2002-12-09 | 2005-02-01 | Progressant Technologies, Inc. | Charge trapping device and method of forming the same |
| US7005711B2 (en) * | 2002-12-20 | 2006-02-28 | Progressant Technologies, Inc. | N-channel pull-up element and logic circuit |
| US9712128B2 (en) | 2014-02-09 | 2017-07-18 | Sitime Corporation | Microelectromechanical resonator |
| US10676349B1 (en) | 2016-08-12 | 2020-06-09 | Sitime Corporation | MEMS resonator |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL252101A (ja) * | 1959-05-30 | |||
| US4003701A (en) * | 1971-02-02 | 1977-01-18 | Scott Paper Company | Graft copolymerization processes |
| JPS4840816A (ja) * | 1971-09-23 | 1973-06-15 | ||
| US4004159A (en) * | 1973-05-18 | 1977-01-18 | Sanyo Electric Co., Ltd. | Electrically reprogrammable nonvolatile floating gate semi-conductor memory device and method of operation |
| JPS5532040B2 (ja) * | 1973-08-09 | 1980-08-22 | ||
| US3972059A (en) * | 1973-12-28 | 1976-07-27 | International Business Machines Corporation | Dielectric diode, fabrication thereof, and charge store memory therewith |
| DE2446088A1 (de) * | 1974-09-26 | 1976-04-01 | Siemens Ag | Statisches speicherelement und verfahren zu seiner herstellung |
| US4047974A (en) * | 1975-12-30 | 1977-09-13 | Hughes Aircraft Company | Process for fabricating non-volatile field effect semiconductor memory structure utilizing implanted ions to induce trapping states |
-
1977
- 1977-06-21 US US05/808,500 patent/US4143393A/en not_active Expired - Lifetime
-
1978
- 1978-02-08 DE DE19782805170 patent/DE2805170A1/de active Granted
- 1978-02-08 JP JP53012521A patent/JPS5849032B2/ja not_active Expired
- 1978-02-20 GB GB6608/78A patent/GB1587022A/en not_active Expired
- 1978-02-20 BE BE185301A patent/BE864116A/xx not_active IP Right Cessation
- 1978-02-25 ES ES467327A patent/ES467327A1/es not_active Expired
- 1978-03-15 IT IT21206/78A patent/IT1109956B/it active
- 1978-03-17 CA CA299,176A patent/CA1091312A/en not_active Expired
- 1978-03-17 SE SE7803097A patent/SE437744B/sv not_active IP Right Cessation
- 1978-04-03 AU AU34694/78A patent/AU517008B2/en not_active Expired
- 1978-06-12 BR BR7803753A patent/BR7803753A/pt unknown
- 1978-06-18 NL NL7806558A patent/NL7806558A/xx not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| CA1091312A (en) | 1980-12-09 |
| AU3469478A (en) | 1979-10-11 |
| BE864116A (fr) | 1978-06-16 |
| NL7806558A (nl) | 1978-12-27 |
| AU517008B2 (en) | 1981-07-02 |
| SE437744B (sv) | 1985-03-11 |
| DE2805170C2 (ja) | 1987-09-24 |
| BR7803753A (pt) | 1979-03-20 |
| JPS548484A (en) | 1979-01-22 |
| IT7821206A0 (it) | 1978-03-15 |
| IT1109956B (it) | 1985-12-23 |
| US4143393A (en) | 1979-03-06 |
| GB1587022A (en) | 1981-03-25 |
| DE2805170A1 (de) | 1979-01-04 |
| ES467327A1 (es) | 1978-11-01 |
| SE7803097L (sv) | 1978-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5849032B2 (ja) | 高電界コンデンサ構造体 | |
| US11145665B2 (en) | Electrical storage device with negative capacitance | |
| JPS6010773A (ja) | １素子型ｆｅｔ−記憶キヤパシタ回路の形成方法 | |
| US6075691A (en) | Thin film capacitors and process for making them | |
| JP2722061B2 (ja) | 半導体メモリセルのキャパシタ構造およびその形成方法 | |
| US4882649A (en) | Nitride/oxide/nitride capacitor dielectric | |
| USRE31734E (en) | Moderate field hole and electron injection from one interface of MIM or MIS structures | |
| KR940011801B1 (ko) | 고용량 캐패시터를 포함하는 반도체 장치 및 그의 제조방법 | |
| JP2000124425A (ja) | 高誘電体多層膜を利用したセルキャパシタ及びその製造方法 | |
| EP0521676A1 (en) | Thin-film capacitor in semiconductor integrated circuit device, and method of manufacture thereof | |
| JPH06151751A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH06101466B2 (ja) | シリコン層上に２酸化シリコンの絶縁誘電体層を作る方法 | |
| US6117751A (en) | Method for manufacturing a mis structure on silicon carbide (SiC) | |
| US6489200B1 (en) | Capacitor fabrication process for analog flash memory devices | |
| JPH02310959A (ja) | 半導体装置及びその製造方法 | |
| JPS6228585B2 (ja) | ||
| JPH0367346B2 (ja) | ||
| JP3605994B2 (ja) | ２層ゲート型半導体記憶装置の製造方法 | |
| KR950003225B1 (ko) | 절연막의 제조 방법 | |
| JPS60173867A (ja) | 半導体表面に絶縁層を形成する方法 | |
| Vitanov et al. | MNOS memory structure with relatively thick oxide | |
| JPS60161674A (ja) | 半導体記憶装置 | |
| EP0408653A1 (en) | Gate dielectric for a thin film field effect transistor | |
| JPS58141560A (ja) | 半導体デバイス | |
| SU1397970A1 (ru) | Способ изготовлени элемента пам ти |