JPS5849046B2 - Waveform shaping circuit - Google Patents
Waveform shaping circuitInfo
- Publication number
- JPS5849046B2 JPS5849046B2 JP3664079A JP3664079A JPS5849046B2 JP S5849046 B2 JPS5849046 B2 JP S5849046B2 JP 3664079 A JP3664079 A JP 3664079A JP 3664079 A JP3664079 A JP 3664079A JP S5849046 B2 JPS5849046 B2 JP S5849046B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- waveform shaping
- pulse
- shaping circuit
- low level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
この発明は変化の緩やかなアナログ信号を、デジタル回
路に入力したりするために矩形波にする波形整形回路に
関し、特に複数の同様な信号波形を整形するための回路
に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a waveform shaping circuit that converts slowly changing analog signals into rectangular waves for inputting into digital circuits, and particularly relates to a circuit for shaping a plurality of similar signal waveforms. It is something.
従来、この種の回路として第1図に示すようなものがあ
った。Conventionally, there has been a circuit of this type as shown in FIG.
図において、1〜3はバツファアンプ、4〜6はコンパ
レータ、R1,R2は比較基準電圧Vsを決めるための
抵抗である。In the figure, 1 to 3 are buffer amplifiers, 4 to 6 are comparators, and R1 and R2 are resistors for determining a comparison reference voltage Vs.
第2図の如く、L1〜L3から入力された信号は、バツ
ファアンプ1〜3を介して、コンパレータ4〜6へ入力
される。As shown in FIG. 2, signals input from L1 to L3 are input to comparators 4 to 6 via buffer amplifiers 1 to 3.
この信号は、基準電圧vsを境として、Cl−C3の如
き波形に整形される。This signal is shaped into a waveform such as Cl-C3 with reference voltage vs as a boundary.
この例ではL1〜L3に入力される信号は3相で、図示
の様に、L1のパルスの終わりの部分に、L2のはじめ
の部分が、ラップし、L2の終わりの部分にL3のはじ
めの部分にラップするが如くしてあり、常にいづれかの
相がONとOFFの状態を同時に持っているもので例え
ば電力量計より使用量に比例してステップモータ等を駆
動する。In this example, the signals input to L1 to L3 have three phases, and as shown in the figure, the beginning of L2 wraps around the end of the pulse of L1, and the beginning of L3 wraps around the end of L2. It is designed so that one of the phases is always in an ON and OFF state at the same time, and for example, a step motor or the like is driven by a power meter in proportion to the usage amount.
パルスとして発信させるものである。It is transmitted as a pulse.
従来の波形整形回路は、以上の如く構成されているが、
比較基準電圧■sの値が一定であるので、第3図示の如
く、3相の信号全体が電源周波数に誘導されたり、ある
いは、連続的な外来の雑音が侵入した場合、コンパレー
ク4〜6に入力される信号のレベルが変動し、期待する
ような出力が得られない場合があるばかりでなく、基準
電圧■sの値は回路の電源電圧に依存しているので、電
源電圧の変動により、■sが変わったり、あるいは、精
密な、電源電圧の調整を必要とするなど、多くの欠点が
あった。The conventional waveform shaping circuit is configured as described above.
Since the value of the comparison reference voltage s is constant, if the entire three-phase signal is induced by the power frequency, or if continuous external noise invades, the comparators 4 to 6 will be affected as shown in Figure 3. Not only does the level of the input signal fluctuate and the expected output may not be obtained, but the value of the reference voltage ■s depends on the power supply voltage of the circuit, so due to fluctuations in the power supply voltage, ■It had many drawbacks, such as changing the s or requiring precise adjustment of the power supply voltage.
この発明は上記の如き従来回路の欠点に鑑みてなされた
もので、入力信号のレベルを合或して、コンパレータの
比較基準電圧とし、入力信号レベルが変動しても誤パル
スを出力しない波形整形回路を提供することを目的とし
たものである。This invention was made in view of the above-mentioned drawbacks of conventional circuits, and it combines the input signal levels and uses it as a comparison reference voltage for a comparator, and waveform shaping that does not output erroneous pulses even if the input signal level fluctuates. The purpose is to provide a circuit.
以下この発明の一実施例である第4図にもとづいて説明
する。A description will be given below based on FIG. 4, which is an embodiment of the present invention.
図中7〜12はダイオードで、7〜9では低いレベルの
、10〜12では低いレベルのオアをとるが如く構或し
た回路である。In the figure, 7 to 12 are diodes, and 7 to 9 are low level ORs, and 10 to 12 are low level ORs.
つまりL1〜L3に印加される3相のパルスは、いづれ
かの相が低いレベルと、高いレベルを同時に持つており
、Vaへは常に低いレベルが、vbへハ高いレベルがあ
らわれるようなされている。That is, in the three-phase pulses applied to L1 to L3, one of the phases has a low level and a high level at the same time, and a low level always appears on Va and a high level appears on Vb.
R3R4はコンパレータ4〜6の比較電圧Vsを、va
vbから決めるための抵抗で、ここでは抵抗R3とR4
の定数を同じ値に選んである。R3R4 is the comparison voltage Vs of comparators 4 to 6, va
Resistance determined from vb, here resistors R3 and R4
The constants of are chosen to be the same value.
第5図、第6図はこの実施例の動作を示す図である。5 and 6 are diagrams showing the operation of this embodiment.
第5図において、入力L,〜L3への図示の如く、各々
安定した低レベルと高レベルの状態が交互に到来する信
号が加わると、Va,Vbには各々図示の如き電圧があ
らわれる。In FIG. 5, when signals in which stable low level and high level states alternate as shown are applied to inputs L and L3, voltages as shown appear at Va and Vb, respectively.
この電圧を抵抗R3とR4とによって分圧し、コンパレ
ータ4〜6の比較基準電圧Vsとしている。This voltage is divided by resistors R3 and R4, and is used as the comparison reference voltage Vs of the comparators 4-6.
今、抵抗R3とR4が同じ値であるので、基準電圧Vs
はVaとvbの中間の電圧になっている。Now, since resistors R3 and R4 have the same value, the reference voltage Vs
is a voltage between Va and vb.
従って、コンパレータ4〜6の出力は、C,〜C3の如
くなる。Therefore, the outputs of the comparators 4 to 6 become C, to C3.
第6図の如く、L1〜L3の信号全体が変動する場合、
それにともない、Vaとvbも変化する。As shown in Fig. 6, when the entire L1 to L3 signals fluctuate,
Along with this, Va and vb also change.
従って基準電圧Vsは常にVaとvbの中間の電圧を維
持するようになされているので、入力の変動に追従する
ことになる。Therefore, since the reference voltage Vs is always maintained at a voltage intermediate between Va and vb, it follows input fluctuations.
つまり、入力信号全体のレベルが大きくなれば基準電圧
Vsも上昇し、逆に入力信号全体が小さくなれば、基準
電圧Vsも下降する如くして、常に最適の比較基準電圧
Vsを維持することができるので、第6図の如く、入力
信号全体の変動がある場合においても、全体のレベルが
安定しているときの第5図の出力と同じものが得られる
。In other words, as the level of the entire input signal increases, the reference voltage Vs also increases, and conversely, as the overall input signal decreases, the reference voltage Vs also decreases, so that it is possible to always maintain the optimal comparison reference voltage Vs. Therefore, even when the overall input signal fluctuates as shown in FIG. 6, the same output as shown in FIG. 5 when the overall level is stable can be obtained.
以上の説明ではVaとvbの中間の電圧を基準電圧Vs
としているが、抵抗R3とR4の定数の比を変えること
により、Vaとvbの間のレベルであれば任意の電圧に
基準電圧Vsを設定することができる。In the above explanation, the voltage between Va and vb is the reference voltage Vs
However, by changing the ratio of the constants of the resistors R3 and R4, the reference voltage Vs can be set to any voltage between Va and vb.
また、この実施例では入力信号が3相の場合のみについ
て説明しているが、前記の如く常にいつれかの相は低レ
ベル、他のいづれかの相は高レベルの状態を同時に持っ
ているものであれば、3相のみに限られるものではない
。In addition, although this embodiment describes only the case where the input signal has three phases, as mentioned above, one of the phases always has a low level and one of the other phases has a high level at the same time. If so, it is not limited to only three phases.
さらにまた、コンパレータ4〜6の動作特性にヒステリ
シスを持たせることにより、さらに安定した、形波形の
出力を得ることができるのはいうまでもない。Furthermore, it goes without saying that by providing hysteresis to the operating characteristics of the comparators 4 to 6, it is possible to obtain an output with a more stable waveform.
以上の様に、この発明によれば、簡易な回路であるにも
かかわらず、入力信号のレベルが変動した場合において
も常に安定した波形整形が行なえるばかりでなく、比較
基準電圧は従来回路の如く電源電圧に依存していないの
で、電源電圧が多少変動しても、その影響は全くなく、
また電源電圧の精密な調整を要しないなど安価で高精度
の波形整形回路を提供することができる。As described above, according to the present invention, although it is a simple circuit, not only can stable waveform shaping be performed even when the level of the input signal fluctuates, but also the comparison reference voltage is lower than that of the conventional circuit. Since it is not dependent on the power supply voltage, even if the power supply voltage fluctuates slightly, it will not have any effect.
Furthermore, it is possible to provide an inexpensive and highly accurate waveform shaping circuit that does not require precise adjustment of the power supply voltage.
第1図は、従来の波形整形回路の1例を示す回路図、第
2図、第3図は第1図の動作を説明する説明図、第4図
はこの発明の一実施例を示す回路図、第5図、第6図は
第4図の動作を説明する説明図である。
図中、1〜3はバツファアンプ、4〜6はコンパレータ
、7〜12はダイオード、R3〜R4は抵抗である。
なお、図中、同一符号は同一、又は相当部分を示す。FIG. 1 is a circuit diagram showing an example of a conventional waveform shaping circuit, FIGS. 2 and 3 are explanatory diagrams explaining the operation of FIG. 1, and FIG. 4 is a circuit showing an embodiment of the present invention. 5 and 6 are explanatory diagrams for explaining the operation of FIG. 4. In the figure, 1 to 3 are buffer amplifiers, 4 to 6 are comparators, 7 to 12 are diodes, and R3 to R4 are resistors. In addition, in the figures, the same reference numerals indicate the same or equivalent parts.
Claims (1)
スで、各々のパルスが他のパルスにそれぞレ一部ラップ
していて、常にいずれかの相のパルスは低レベルで、他
のいずれかの相が高レベルになっている様な多相パルス
をコンパレークで基準電圧と比較し波形整形するものに
おいて、各々の相かラ高いレベルのオアと、低いレベル
のオアをとり、これらのレベルから、上記コンパレータ
の比較基準電圧を決めるようにしたことを特徴とした波
形整形回路。 2 コンパレータはヒステリシス特性を有することを特
徴とする特許請求の範囲第1項記載の波形整形回路。[Claims] 1. A pulse in which a high level and a low level always arrive alternately, each pulse partially wrapping around the other pulse, and the pulse in either phase is always at a low level. In a device that uses a comparator to compare a multiphase pulse in which one of the other phases is at a high level with a reference voltage and shape the waveform, the high level OR and low level OR of each phase are taken. A waveform shaping circuit characterized in that a reference voltage for comparison of the comparator is determined from these levels. 2. The waveform shaping circuit according to claim 1, wherein the comparator has a hysteresis characteristic.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3664079A JPS5849046B2 (en) | 1979-03-27 | 1979-03-27 | Waveform shaping circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3664079A JPS5849046B2 (en) | 1979-03-27 | 1979-03-27 | Waveform shaping circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55128920A JPS55128920A (en) | 1980-10-06 |
| JPS5849046B2 true JPS5849046B2 (en) | 1983-11-01 |
Family
ID=12475432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3664079A Expired JPS5849046B2 (en) | 1979-03-27 | 1979-03-27 | Waveform shaping circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5849046B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57125737A (en) * | 1981-01-28 | 1982-08-05 | Nippon Koden Kogyo Kk | Amplifier circuit of live body signal |
-
1979
- 1979-03-27 JP JP3664079A patent/JPS5849046B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55128920A (en) | 1980-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6891491B2 (en) | Method and apparatus for correction of A/D converted output data | |
| US4965815A (en) | Phase detection circuit for stepwise measurement of a phase relation | |
| US6307494B2 (en) | Device and method for the rapid digital/analog conversion of pulse width modulated signals | |
| JPS5849046B2 (en) | Waveform shaping circuit | |
| US5841301A (en) | Valuable threshold waveform shaping apparatus | |
| JP3541509B2 (en) | Waveform shaping device | |
| JPH05167450A (en) | A/d converter circuit | |
| JPS5849047B2 (en) | Waveform shaping circuit | |
| JPS61229195A (en) | Signal transmission system | |
| RU2124737C1 (en) | Device for measurement of magnetic fields | |
| JP2807581B2 (en) | Analog / digital conversion circuit | |
| JPH057900B2 (en) | ||
| JP2690410B2 (en) | Analog / digital conversion circuit | |
| JPH07321612A (en) | Frequency multiplier circuit | |
| SU881764A1 (en) | Digital function generator | |
| KR0183747B1 (en) | Frequency conversion method and circuit of clock pulse | |
| JPH0690224B2 (en) | Control device for crossed coil type instrument | |
| SU1372257A1 (en) | Device for checking threshold levels of radio-electronic circuits | |
| JPH07128085A (en) | Control circuit | |
| JPS6248296A (en) | Drive circuit for stepping motor | |
| KR910009045Y1 (en) | Signal and Noise Detection Circuit | |
| JPS6157128A (en) | A-D converter | |
| JPH0754911B2 (en) | A / D converter | |
| JPH07307669A (en) | A / D converter | |
| JPS61182332A (en) | A/D conversion circuit |