JPS5849892B2 - キ−ボ−ド装置 - Google Patents

Description

【発明の詳細な説明】 本発明はキーボード装置に関し、特に学校等において１
学級の生徒にテストを実施したとき、テストの各間また
は各項目についての各生徒の解答を得点１１ １ ＰＩ
または“Ｏ ｎと採点して、電子計算機に入力したり、
紙テープさん孔装置または磁気テープ装置等の記録媒体
に入力するときに使用するキーボード装置に関する。

教育・心理の分野で実施されるテストの各間または各項
目あるいは授業で実施される練習問題等に対して各生徒
の解答を正答であれば、得点７７ １ ９１を与え、誤
答であれば、得点＋１ ０ １１を与える場合が多い。

これらの“１′′または“Ｏ″データを電子計算機に入
力して分析処理するために、テレタイプのキーを介して
直接電子計算機に入力したり、あるいはテレタイプのキ
ーと同様な機能のキーボード装置を介して紙テープや磁
気テープに記録する方法がよく採用されている。

この場合、一般に使用されているテレタイプのキーによ
って入力するときには操作者は“１″または゛′０″の
キーをデータ入力の形式に従ってひとつひとつ打込まね
ばならない。

ところで、多くの小間からなるテストまたは練習問題群
を１クラス数十人の生徒に与えたときのデータ量は問題
数と生徒数の積になるので非常に多量となり、これらの
データを従来の方法で入力するにはかなりの時間を要す
るという問題が生じる！また、操作の打鍵操作量も多量
であるので操作者の疲労などに加えて打鍵の誤りゃデー
タ入力の形式の誤りの発生が増加するなど種種の好まし
くない問題が起ってくる。

これらの好ましからざる問題は特に初心者が操作ずるさ
いに多くあらわれる。

しかも、学校などでの利用を考えると、操作者は教師な
ど一般に初心者である場合が多いので、操作が容易で打
鍵数ができるだけ少ない方法の入力装置が要求される。

本発明の目的はこれらの要求を満足するキーボード装置
を提供することにある。

この発明のキーボード装置は、■学級のｎ人の生徒に対
応したｎ個の記憶回路と、これらの記憶回路のそれぞれ
に対応したｎ個のセット用キーと、前記ｎ個の記憶回路
の状態を表示するｎ個の表示ランプと、前記ｎ個の記憶
回路を一斉に“１″または“０″にプリセットするプリ
セット用キーと、前記ｎ個の記憶回路を一斉に強制的に
初期状態に戻すリセット用キーと、前記ｎ個の記憶回路
の状態を走査する走査回路と、前記走査回路を駆動する
駆動パルス発生回路と、前記駆動パルス発生回路から発
生される駆動パルスをｎ個計数したときに前記ｎ個の記
憶回路を初期状態に戻すとともに前記駆動パルス発生回
路および前記走査回路の作動を止める計数回路と、前記
駆動パルス発生回路からの駆動パルスの発生を始動させ
る始動用キーとから構成される。

すなわち、本発明のキーボード装置は、■学級の生徒に
対応したｎ個の記憶回路をすべて“１″またはすべて“
０ ９１にブリセットするプリセット用キーを備えてい
るので、テストの小間または練習問題の１間毎について
、前記プリセット用キーと１からｎ人までの生徒の得点
のうち得点゛Ｏ′″または１１ １ ＋１に対応するセ
ット用キーのみを打鍵して始動ボタンを押すと、一度に
ｎ人のデータが発生し、電子計算機等に入力される。

このように、本発明の利点は、ある小間のｎ個の得点を
打鍵するとき、得点“１″が大半を占める場合は、得点
“０″に対応するセット用キーのみを打鍵すれば、打鍵
数が少なくなり、逆に、得点゜“Ｏ ＩＩが大半を占め
る場合には、得点“１′”に対応するセット用キーのみ
を打鍵すれば、打鍵数が少なくなるという点にある。

本発明のキーボード装置を用いると、従来のキー操作に
比べてはるかに少ない打鍵数でｎ個からなる“′１″ま
たは“′Ｏ″あるいは両者の混合したデータを一度に発
生し、電子計算機に入力でき、しかも、従来の方法に比
べて短時間で入力が可能であるという優れた特長を持っ
ている。

次に図面を参照して本発明を詳細に説明する。

第１図は本発明のキーボード装置の操作面を示し、参照
記号ａ１，ａ２，・・・，ａｎはｎ個のセット用キーを
示し、参照記号ｂｌｌｂ２ｊ・・・，ｂｎはｎ個のセッ
ト用キーに対応した表示用ランプを示している。

参照英文字Ｃとｄはいずれもプリセット用キーを示し、
参照英文字ｅは始動用キーを示し、参照英文字ｆは誤っ
た打鍵を行なった場合などに記憶回路Ａ（第２図）のｎ
個の回路を強制的に一斉に初期状態に戻すリセット用キ
ーを示している。

第２図は本発明の一実施例を示すブロック図で、記憶回
路Ａはそれぞれが゛１″または“Ｏ Ｉ＋を記憶するｎ
個の記憶回路からなっている。

参照記号ＰＳ１は第１図のブリセット用キーＣに対応す
るプリセットスイッチを示し、このスイッチ操作によっ
てｎ個の記憶回路Ａを一斉に７７ １ １１にプリセッ
トできる。

参照記号ＰＳ２は第１図のプリセット用キーｄに対応す
るプリセットスイッチを示し、このスイッチ操作によっ
てｎ個の記憶回路Ａを一斉に゜′０″にプリセットする
。

参照記号ＫＢＳ１〜ＫＢＳｎはｎ個の記憶回路Ａのそれ
ぞれに対応して接続されているセットスイッチを示し、
第１図のセット用キーａ１〜ａｎに対応していて、プリ
セットスイッチＰＳ１またはＰＳ２によってすべて“１
′”またはすべて７７ ０ １１にプリセットされたｎ
個の記憶回路のうちの任意の記憶回路をこれらのセット
スイッチによって、“Ｏ′′または“１″にセットでき
る。

第２図の参照記号ＰＬ１〜ＰＬｎはｎ個の記憶回路Ａの
記憶状態を表示するランプを示し、記憶回路が“１″の
状態であれば、点灯し、“０″の状態であれば、消滅す
る。

また、参照記号ＰＬ１〜ＰＬｎは第１図の表示用ランプ
ｂ１〜ｂ，に対応する。

第２図の表示ランプ点灯回路Ｂは記憶回路Ａのうち１か
らｎのそれぞれの記憶状態の信号を得て“′１″の状態
にある記憶回路に対応した表示用ランプを点灯させるた
めに使用される。

第２図の参照記号ＲＳはｎ個のすべての記憶回路Ａを初
期の状態に戻すためのりセッ１・スイッチを示し、第１
図のリセット用キーｆに対応する。

第２図の走査回路Ｃは、ｎ個の記憶回路Ａが一斉に“′
１″にプリセットされた後、セットスイッチＫＢＳ１〜
ＫＢＳｎによってそのうちのいくつかが“０ ９＋にセ
ットされた時点で、ｎ個の記憶回路Ａのそれぞれの状態
を駆動パルス発生回路Ｆからの駆動パルスに従って走査
して１からｎの記憶回路の“１″または“０″の状態を
エンコーダ部に送る。

エンコーダ部Ｄは走査回路Ｃから送られた信号を電子計
算機等に入力できる符号または紙テープさん孔装置や磁
気テープ装置などの記録装置に入力できる符号に変換す
る。

また、参照英文字Ｅは電子計算機へ入力するときのイン
ターフェイス部または記録媒体へ記録するときの制御回
路を示し、駆動パルス発生回路Ｆの発生する駆動パルス
によって動作する。

この駆動パルス発生回路Ｆは走査回路Ｃおよびインター
フェイス部または制御回路Ｅを駆動するために用いられ
ており、始動スイッチＤＳは駆動パルス発生回路Ｆから
駆動パルスを発生させるときのその始動に用いられるも
のであり、かつ第１図の始動用キーｅに対応する。

第２図の計数回路Ｇは駆動パルス所定の数まで計数する
ことによって走査回路Ｃが１からｎまで走査した時点で
直ちに駆動パルスの発生を止めて走査を終らせ、その後
にｎ個の記憶回路Ａを一斉に初期の状態に戻すための信
号を発生する回路である。

次に、本発明の動作を説明する。

操作者が先ず、第１図のプリセット用キーＣまたはｄを
打鍵すると、第２図のプリセットスイッチＰＳ１または
ＰＳ２が作動して、ｎ個の記憶回路Ａがすべて゛１′′
または“０ １１にブリセットされ、同時にランプ点灯
回路Ｂを通じて表示ランプＰＬ１〜ＰＬｎすべでが点灯
または消滅の状態となる。

次に、操作者が第１図のセット用キーａ１〜ａｎのうち
の任意のキーを打鍵すると、第２図の記憶回路Ａのうち
の打鍵されたキーに対応する記憶回路が“′Ｏ″または
“１″にセットされ、同時に“′Ｏ“′にセットされた
記憶回路に対応した表示用ランプが消滅するかまたは“
′１′”にセットされた記憶回路に対応した表示ランプ
が点灯する。

すなわち、第２図の記憶回路Ａにはｎ個の゛１″と“０
７１からなるデータがセットされたことになる。

操作者が第１図の表示用ランプｂ１〜ｂｎを眺めてセッ
トされているデータを確認した後に、第１図の始動用キ
ーｄを打鍵すると、第２図の始動スイッチＤＳが作動し
て駆動パルス発生回路Ｆから駆動パルスが発生され、走
査回路Ｃが作動し、記憶回路Ａの各記憶回路のセット状
態が走査される。

その結果、走査回路Ｃから走査出力データはエンコーダ
部Ｄに送られる。

このエンコーダ部Ｄでは、前記走査回路Ｃから送られて
きた゛１″，“０ １１のデータを電子計算機または記
録装置への入力可能な符号に変換してインターフエイス
部Ｅまたは制御回路に送る。

一方、第２図の計数回路Ｇでは駆動パルスを計数して、
走査回路Ｃが記憶回路Ａの１からｎまで走査した時点を
とらえて直ちに，駆動パルス発生回路Ｆの作動を止めて
走査回路Ｃの働きを止め、同時に記憶回路Ａの各記憶回
路を一斉に初期状態に戻す。

【図面の簡単な説明】

第１図は本発明のキーボード装置の操作面を示す図およ
び第２図は本発明の一実施例を示すブロック図である。 第１図および第２図において、参照記号ａｌ＋ａ２＋・
・・，ａｎはセット用キー、参照記号ｂ１，ｂ２，・・
・，ｂｎは表示用ランプ、参照英文字Ｃおよびｄはプリ
セット用キー、参照英文字ｅは走査開始用の始動用キー
、参照英文字ｆはリセット用キー、参照英文字Ａはｎ個
の記憶回路、参照英文字Ｂは表示用ランプ点灯回路、参
照英文字Ｃは走査回路、参照英文字Ｄはエンコーダ部、
参照英文字Ｅはインターフエイス部または制御回路、参
照英文字Ｆは駆動パルス発生回路および参照英文字Ｇは
計数回路をそれぞれ表わす。

Claims (1)

【特許請求の範囲】
1. １ “１″または゛０ １１あるいは両者の混合したｎ
   個のデータを一度に発生させるために“１″または゛０
   ″に記憶するｎ個の記憶回路と、これらすべての記憶回
   路を“′１″または゛Ｏ ｎにプリセットすることので
   きるプリセット用キーと、ブリセットされたｎ個の記憶
   回路のそれぞれを゛ｏ″または“１″にセットするｎ個
   のセット用キーと、前記ｎ個の記憶回路の状態を表示す
   るｎ個の表示ランプと、前記ｎ個の記憶回路の状態を走
   査する走査回路と、前記走査回路を駆動する駆動パルス
   発生回路と、前記駆動パルス発生回路から発生される駆
   動パルスをｎ個計数したときに前記ｎ個の記憶回路を初
   期状態に戻すとともに前記駆動パルス発生回路および前
   記走査回路の作動を止める計数回路と、前記駆動パルス
   発生回路からの駆動パルスの発生を始動させる始動用キ
   ーとから構成されたことを特徴とするキーボード装置。