JPS5849928B2 - Cassette type tape transfer device - Google Patents
Cassette type tape transfer deviceInfo
- Publication number
- JPS5849928B2 JPS5849928B2 JP53056072A JP5607278A JPS5849928B2 JP S5849928 B2 JPS5849928 B2 JP S5849928B2 JP 53056072 A JP53056072 A JP 53056072A JP 5607278 A JP5607278 A JP 5607278A JP S5849928 B2 JPS5849928 B2 JP S5849928B2
- Authority
- JP
- Japan
- Prior art keywords
- tape
- transistor
- play
- slack removal
- removal signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明はテープカセットに収容されているテープを走行
させるためのカセット型テープデッキ又はテープレコー
ダのようなテープ移送装置に関し、更に詳細には、記録
又は再生等の開始に先立って自動的にテープのたるみを
除去する機構を設けたカセット型テープ移送装置に関す
る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a tape transport device such as a cassette-type tape deck or tape recorder for running a tape stored in a tape cassette, and more specifically, to The present invention relates to a cassette-type tape transfer device that is provided with a mechanism that automatically removes tape slack in advance.
例えば、テープレコーダ又はテープデッキに磁気テープ
カセットを装填した直後においては、通常カセットケー
ス内で磁気テープがたるんでいる。For example, immediately after a magnetic tape cassette is loaded into a tape recorder or tape deck, the magnetic tape is usually slack within the cassette case.
このようなテープのたるみは、記録又は再生のためにテ
ープ走行を開始すると吸収されるが、たるみがある間は
記録又は再生の頭の部分でテープ走行及びテープ張力が
不安定となって良好な記録又は再生が不可能である。Such slack in the tape is absorbed when the tape starts running for recording or playback, but while there is slack, the tape run and tape tension become unstable at the beginning of recording or playback, making it difficult to operate properly. Recording or playback is not possible.
この欠点を解決するために、カセット装填後に一定時間
テープを早送りモード等で1駆動し、テープのたるみを
自動的に除去する方式が既に知られている。In order to solve this problem, a method is already known in which the tape is driven once in a fast-forward mode or the like for a certain period of time after the cassette is loaded, and the slack in the tape is automatically removed.
ところが、テープたるみ除去駆動期間を設けると、この
駆動期間が終了するまで、記録又は再生モードを得るた
めの操作I!1s不可能になり、記録叉は再生の開始が
遅れる。However, when a tape slack removal driving period is provided, the operation I! to obtain the recording or playback mode is not performed until this driving period ends. 1s becomes impossible, and the start of recording or reproduction is delayed.
そこで、本発明の目的は、プレイモードの設定操作を任
意に行うこと61出来ると共に、最初のテープ走行と次
のテープ走行との間に於いて生じるテープのたるみも除
去することが出来るテープ移送装置を提供することにあ
る。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a tape transport device that can arbitrarily perform play mode setting operations and can also remove tape slack that occurs between the first tape run and the next tape run. Our goal is to provide the following.
上記目的を達或するための本発明は、カセットのテープ
を走行させるためのテープ走行機構と前記テープ走行機
構を駆動するための電源回路をオン・オフする電源スイ
ッチと、前記カセットがテープ走行可能位置に装填され
たことを検出する装填検出スイッチと、前記テープ走行
機構をプレイモードにするときに操作するプレイ操作部
と、前記プレイ操作部に結合され且つ前記プレイ操作部
のプレイ操作を記憶するように構成されたプレイ操作記
憶部と、前記電源スイッチと前記装填検出スイッチとの
両方が作動状態になった時点から前記テープのたるみ除
去が実質的に完了する時点までの期間に於いてテープた
るみ除去信号を発生するテープたるみ除去信号発生回路
と、前記プレイ操作記憶部と前記テープたるみ除去信号
発生回路とに夫々結合され、前記テープたるみ除去信号
発生回路から前記テープたるみ除去信号が発生していな
い期間には前記プレイ操作記憶部の記憶出冑に応答して
前記テープ走行機構を記憶内容に対応したモードに動作
させるように前記テープ走行機構を制御し、前記テープ
たるみ除去信号発生回路から前記テープたるみ除去信号
が発生している期間には前記テープたるみ除去信号に応
答して前記プレイ操作記憶部の記憶内容に対応したモー
ドで前記テープ走行機構が動作することを阻止し且つ前
記テープ走行機構をテープたるみ除去モードに動作させ
るように構戒されたテープ走行機構制御回路とを具備し
ていることを特徴とするカセット型テープ移送装置に係
わるものである。To achieve the above object, the present invention includes a tape running mechanism for running the tape of a cassette, a power switch for turning on/off a power supply circuit for driving the tape running mechanism, and a power switch for turning on/off a power supply circuit for driving the tape running mechanism, and a power switch for turning on/off a power supply circuit for driving the tape running mechanism of the cassette. a loading detection switch that detects that the tape is loaded in a position; a play operation section that is operated to put the tape running mechanism into a play mode; and a play operation section that is coupled to the play operation section and stores the play operation of the play operation section. The play operation storage section configured as above, and the tape slack during the period from the time when both the power switch and the loading detection switch are activated to the time when the tape slack removal is substantially completed. A tape slack removal signal generation circuit that generates a removal signal is coupled to the play operation storage unit and the tape slack removal signal generation circuit, respectively, and the tape slack removal signal is not generated from the tape slack removal signal generation circuit. During the period, the tape running mechanism is controlled to operate in a mode corresponding to the stored content in response to the memory output of the play operation storage unit, and the tape slack removal signal generating circuit controls the tape running mechanism to operate the tape running mechanism in a mode corresponding to the stored content. During a period in which the slack removal signal is being generated, in response to the tape slack removal signal, the tape transport mechanism is prevented from operating in a mode corresponding to the content stored in the play operation storage section, and the tape transport mechanism is operated. The present invention relates to a cassette-type tape transport device characterized by comprising a tape transport mechanism control circuit configured to operate in a tape slack removal mode.
上記本発明によれば次の作用効果が得られる。According to the present invention, the following effects can be obtained.
(イ)プレイ操作記憶部の出カとテープたるみ除去信号
発生回路の出力とに基づいてプレイモード又はテープた
るみ除去モードを決定するように構成されているので、
テープたるみ除去信号の発生はプレイ操作に拘束されず
、またプレイ操作はテープたるみ除去信号に拘束されな
い。(a) Since the play mode or the tape slack removal mode is determined based on the output of the play operation storage unit and the output of the tape slack removal signal generation circuit,
The generation of the tape slack removal signal is not bound to the play operation, and the play operation is not bound to the tape slack removal signal.
従って、テープたるみ除去信号が発生している期間にプ
レイ操作を行うことfJsq能になる。Therefore, it is possible to perform a play operation during the period when the tape slack removal signal is being generated.
(口)電源投入とカセット装填とに応答してテープたる
み除去信号が発生するので、既にカセットが装填されて
いる状態で電源を投入しても、テープたるみ除去信号が
発生する。(Example) Since the tape slack removal signal is generated in response to power on and cassette loading, the tape slack removal signal is generated even if the power is turned on with a cassette already loaded.
従って、カセット装填後に於けるテープのたるみ、又は
プレイ、早送り等の後のテープのたるみを電源投入に同
期して除去すること力S出来る。Therefore, slack in the tape after loading the cassette, or slack in the tape after playing, fast forwarding, etc., can be removed in synchronization with power-on.
以下、図面を参照して本発明の実捲例について述べる。Hereinafter, actual winding examples of the present invention will be described with reference to the drawings.
本発明の1実捲例に係わるテープたるみ除去機構を有す
るカセット型テープデッキをブロック的に示す第1図に
おいて、カセット(図示せず)の磁気テープを走行させ
るためのテープ走行機構1は点線で囲んで説明的に示さ
れている。In FIG. 1, which shows a block diagram of a cassette-type tape deck having a tape slack removal mechanism according to one embodiment of the present invention, a tape running mechanism 1 for running a magnetic tape of a cassette (not shown) is indicated by a dotted line. It is shown in a box for explanatory purposes.
このテープ走行機構1は、カセット内の一対のリールハ
ブに夫々係合する一対のリール軸2,3、このIJ一ル
軸2,3に結合されたリール台と呼ばれる一対の回転ド
ラム4,5、キャプスタンモータに結合されたフライホ
イール6、このフライボイール6に結合されたキャプス
タン7、フライホイール6と巻取側回転ドラム5との間
に選択的に介在し記録又は再生時にドラム5を回転する
ためのアイドラ8、早送り及び巻戻し用モークに結合さ
れたモータプーり9、このモータプーり9にベルト1o
で結合され早送り時には右側のドラム5に転接し巻戻し
時には左側のドラム4に転接する早送り及び巻戻し用プ
ーり11,プレイ用プランジャソレノイド12の付勢に
よって摺動するヘッド基板13上に磁気ヘッド14と共
に設けられたピンチローラ15、ブレーキ用プランジャ
ソレノイド16の付勢によって左右のドラム4,5から
離れるように構成されたブレーキ機構17から成る。This tape running mechanism 1 includes a pair of reel shafts 2 and 3 that respectively engage a pair of reel hubs in a cassette, a pair of rotating drums 4 and 5 called reel stands connected to the IJ reel shafts 2 and 3, A flywheel 6 coupled to a capstan motor, a capstan 7 coupled to this flyboiler 6, selectively interposed between the flywheel 6 and the take-up rotating drum 5, and rotating the drum 5 during recording or reproduction. A motor pulley 9 is connected to an idler 8 for fast forwarding and rewinding, and a belt 1o is connected to this motor pulley 9.
A magnetic head is connected to a pulley 11 for fast forwarding and rewinding that rolls into contact with the right drum 5 during fast forwarding and rolls into contact with the left drum 4 during rewinding, and a head substrate 13 that slides by the bias of a play plunger solenoid 12. 14, and a brake mechanism 17 configured to separate from the left and right drums 4, 5 by the urging of a brake plunger solenoid 16.
また上記のテープ走行機構1に関連してテープたるみ除
去モード設定用プランジャソレノイド18の付勢に応答
してテープ供給側(左側)のドラム4を制動するテープ
たるみ除去モード設定用ブレーキ機構19が設けられて
いる。Further, in connection with the tape running mechanism 1 described above, a brake mechanism 19 for setting a tape slack removal mode is provided which brakes the drum 4 on the tape supply side (left side) in response to the energization of a plunger solenoid 18 for setting a tape slack removal mode. It is being
20はテープ走行機構1を所定のモードにするときに操
作する操作部であって、プレイスイッチ、早送りスイッ
チ、巻戻しスイッチ、停止スイッチ等から戒る。Reference numeral 20 denotes an operation unit that is operated to set the tape traveling mechanism 1 to a predetermined mode, and is used to control functions such as a play switch, fast forward switch, rewind switch, and stop switch.
21は操作部20に結合され且つ該操作部20の操作を
記憶するように構或された操作記憶部であって、この実
施例ではフリップフロツプで構或されている。Reference numeral 21 denotes an operation storage section connected to the operation section 20 and configured to store operations of the operation section 20, and in this embodiment, it is constructed of a flip-flop.
22はカセットデッキの電源スイッチであり、この投入
によって種々の回路を動作状態又は動作可能状態とする
ものである。Reference numeral 22 denotes a power switch for the cassette deck, which, when turned on, puts various circuits into operating or operable states.
23はカセット装填検出スイッチであって、カセットが
テープ走行可能位置に装填されたときに閉戒する位置に
設けられたマイクロスイッチである。Reference numeral 23 denotes a cassette loading detection switch, which is a microswitch provided at a position where the cassette is closed when the cassette is loaded in a position where the tape can run.
尚この実施例では電源スイッチ22と装填検出スイッチ
23とは図示が省略されている電源回路を介して直列に
接続され、両方のスイッチ22.23がオンになってA
ND出力が得られたときに次段のテープたるみ除去信号
発生回路24が動作を開始するようになっている。In this embodiment, the power switch 22 and the loading detection switch 23 are connected in series through a power supply circuit (not shown), and both switches 22 and 23 are turned on and the A is turned on.
When the ND output is obtained, the tape slack removal signal generating circuit 24 at the next stage starts operating.
テープたるみ除去信号発生回路24は、前述の如く電源
スイッチ22の投入とカセット装填検出スイッチ23の
オンとに応答して第1のライン24aから第1のテープ
たるみ除去信号を発生し、ライン24bから第2のテー
プたるみ除去信号を発生する。The tape slack removal signal generation circuit 24 generates a first tape slack removal signal from the first line 24a in response to turning on the power switch 22 and turning on the cassette loading detection switch 23 as described above, and generates a first tape slack removal signal from the line 24b. A second tape slack removal signal is generated.
第1のテープたるみ除去信号はテープたるみ除去駆動準
備信号に相当するものであり、第2のテープたるみ除去
信号は実際にテープを巻取り駆動する信号である。The first tape slack removal signal corresponds to a tape slack removal drive preparation signal, and the second tape slack removal signal is a signal for actually winding and driving the tape.
この実施例ではテープたるみ検出部25から得られるテ
ープたるみ無し信号を伝達制御回路26を介してテープ
たるみ除去信号発生回路24に付与するように構成され
ているので、テープたるみ無し信号に応答して第1萬び
第2のテープたるみ除去信号が消減する。In this embodiment, the tape slack removal signal generated from the tape slack detection section 25 is applied to the tape slack removal signal generation circuit 24 via the transmission control circuit 26. The first and second tape slack removal signals disappear.
但L1テープたるみ除去信号発生回路24はテープたる
み無し信号に無関係に、テープたるみ除去に必要な駆動
期間に近い期間に渡って第1及び第2のテープたるみ除
去信号を発生する機能も有しているので、テープたるみ
検出部25の故障やテープたるみ検出部25の切り離し
によってテープたるみ検出部25からテープたるみ無し
信号が得られなくなっても、テープたるみ除去駆動は所
定時間後に停止する。However, the L1 tape slack removal signal generation circuit 24 also has a function of generating the first and second tape slack removal signals over a period close to the drive period required to remove tape slack, regardless of the tape slack removal signal. Therefore, even if the tape slack detection section 25 cannot obtain a tape slack detection signal due to a failure of the tape slack detection section 25 or disconnection of the tape slack detection section 25, the tape slack removal drive is stopped after a predetermined period of time.
テープたるみ検出部25はテープたるみ除去駆動時の巻
取側リール軸3の回転の停止を検出することによってテ
ープ走行の停止即ちテープたるみ無しを検出するもので
ある。The tape slack detection section 25 detects the stoppage of the rotation of the take-up reel shaft 3 during the tape slack removal drive, thereby detecting the stoppage of tape running, that is, the absence of tape slack.
伝達制御回路26はテープたるみ検出部25とテープた
るみ除去信号発生回路24との間をテープたるみ駆動開
始から一定時間のみ遮断する回路であり、テープたるみ
除去信号発生回路24から得られる第1のテープたるみ
除去信号に応答して一定時間のみ遮断動作をなすもので
ある。The transmission control circuit 26 is a circuit that cuts off the connection between the tape slack detection section 25 and the tape slack removal signal generation circuit 24 for a certain period of time from the start of tape slack drive, and the transmission control circuit 26 is a circuit that interrupts the connection between the tape slack detection section 25 and the tape slack removal signal generation circuit 24 for a certain period of time from the start of tape slack drive. The cut-off operation is performed only for a certain period of time in response to the slack removal signal.
この回路が設けられていることによってテープたるみ除
去開始時に誤まったテープたるみ無し信号が伝達される
のが阻止される。The provision of this circuit prevents a false tape slack signal from being transmitted at the beginning of tape slack removal.
テープ走行機構制御回路27は、テープたるみ除去信号
発生回路24から第1及び第2のテープたるみ除去信号
が発生していない期間には操作記憶部21の記憶出力に
応答してテープ走行機構1を記憶内容に対応したモード
に動作させるようにテープ走行機構1を制御し、テープ
たるみ除去信号発生回路24からテープたるみ除去信号
が発生している期間には操作記憶部21の記憶内容に対
応したモードでテープ走行機構1が動作するのを阻止す
ると共にテープたるみ除去信号に応答してテープ走行機
構1をテープたるみ除去モードに動作させるように構成
されている。The tape running mechanism control circuit 27 operates the tape running mechanism 1 in response to the memory output of the operation storage unit 21 during a period when the first and second tape slack removal signals are not generated from the tape slack removal signal generation circuit 24. The tape transport mechanism 1 is controlled to operate in a mode corresponding to the stored content, and during a period when the tape slack removal signal is generated from the tape slack removal signal generation circuit 24, the tape running mechanism 1 is operated in a mode corresponding to the stored content in the operation storage section 21. The tape running mechanism 1 is configured to prevent the tape running mechanism 1 from operating in the tape slack removal mode and to operate the tape running mechanism 1 in a tape slack removal mode in response to the tape slack removal signal.
尚第1のテープ除去信号はテープ走行機構1がテープた
るみ除去モード以外で動作するのを阻止するために利用
され、第2のテープたるみ除去信号はテープ走行機構1
をテープたるみ除去モードで動作させるために利用され
る。The first tape removal signal is used to prevent the tape transport mechanism 1 from operating in a mode other than the tape slack removal mode, and the second tape slack removal signal is used to prevent the tape transport mechanism 1 from operating in a mode other than the tape slack removal mode.
is used to operate in tape slack removal mode.
従って第2のテープたるみ除去信号がテープ走行機構制
御回路27に入力されると、この実施例の場合、テープ
走行機構1が早送りモードとほぼ同じテープたるみ除去
モードの動作となり、早送り用モータの付勢でプーり1
1が右側のドラム5にモ接し、右側ノトラム5が反時計
方向に回転し、たるんでいるテープの巻取りが行われる
。Therefore, when the second tape slack removal signal is input to the tape transport mechanism control circuit 27, in this embodiment, the tape transport mechanism 1 operates in the tape slack removal mode, which is almost the same as the fast forward mode, and the fast forward motor is activated. Pool pool 1
1 comes into contact with the right drum 5, the right notram 5 rotates counterclockwise, and the slack tape is wound up.
この時勿論、ブレーキ用プランジャソレノイド16も付
勢され、ブレーキ機構17による制動は解除される。At this time, of course, the brake plunger solenoid 16 is also energized, and the braking by the brake mechanism 17 is released.
しかし、左側のドラム4はプランジャソレノイド18の
付勢によって作動するテープたるみ除去モード設定用ブ
レーキ機構19によって制動される。However, the left drum 4 is braked by a tape slack removal mode setting brake mechanism 19 which is actuated by the plunger solenoid 18.
従って左側のリール軸2及びこれに係合するリールが固
定された状態でテープは右側のリールに巻取られ、たる
みが吸収される。Therefore, the tape is wound onto the right reel while the left reel shaft 2 and the reel engaged therewith are fixed, and the slack is absorbed.
テープたるみ除去設定用プランジャソレノイド18を制
御する制動制御回路28は、テープたるみ除去槍号発生
回路24から得られる第1のテープたるみ除去信号に応
答してプランジャソレノイド18に給電するように構成
されている。The brake control circuit 28 that controls the tape slack removal setting plunger solenoid 18 is configured to supply power to the plunger solenoid 18 in response to the first tape slack removal signal obtained from the tape slack removal signal generation circuit 24. There is.
従ってテープのたるみが無くなれは、プランジャソレノ
イド18は非付勢となり、ブレーキ機構19は非制動状
態となる。Therefore, when the slack in the tape is eliminated, the plunger solenoid 18 is not energized and the brake mechanism 19 is in a non-braking state.
次に、第1図に示したテープデッキの各部を更に詳しく
示す第2図について述べる。Next, FIG. 2 will be described which shows each part of the tape deck shown in FIG. 1 in more detail.
この第2図において符号12,16,18.20〜28
で示す部分は第1図で同一符号で示す部分に略対応して
いる。In this FIG.
The portions indicated by the dots approximately correspond to the portions indicated by the same reference numerals in FIG.
まず点線で囲んで示す操作部2oは常開接点構戒のプレ
イスイッチ20aと早送りスイッチ20bと巻戻しスイ
ッチ20cとから成る。First, the operating section 2o shown surrounded by a dotted line consists of a play switch 20a with normally open contacts, a fast forward switch 20b, and a rewind switch 20c.
夫夫のスイッチ20a,20b,20cの一方の接点は
接地され、他方の接点は操作記憶部21を構戒する夫々
のフリップフロップ21a,2lb,21cのセット端
子Sに結合されている。One contact of the husband's switches 20a, 20b, 20c is grounded, and the other contact is coupled to the set terminal S of each flip-flop 21a, 2lb, 21c that monitors the operation storage section 21.
夫々のフリツプフロツプ21a,2lb,21cのセッ
ト端子Sは抵抗を介して正のバイアス電源端子十Bにも
接続されているので、夫々の操作スイッチ20a,20
b,20cをオンにしてセット端子Sにi地レベルのセ
ット信号を付与したときに出力状態が反転し、操作した
ことが記憶される。Since the set terminals S of the respective flip-flops 21a, 2lb, and 21c are also connected to the positive bias power supply terminal 10B via a resistor, the respective operation switches 20a, 20
When b and 20c are turned on and a set signal of i-ground level is applied to the set terminal S, the output state is reversed and the operation is stored.
即ちフリツプフロップ21a,2lb,21cはいずれ
もセットされるとQ出カ端子が低レベル状態となるよう
に構或されている。That is, the flip-flops 21a, 2lb, and 21c are all configured so that when set, the Q output terminal becomes a low level state.
尚図示はされていないが、記録スイッチ及びこの操作を
記憶するフリツプフロップも設けられている。Although not shown, a record switch and a flip-flop for storing this operation are also provided.
また停止スイッチ29も設けられ、これがオン操作され
ると夫夫のフリップフロツプ21a,21b,21cの
IJ セット端子Rにダイオードを介して接地レベルの
リセット信号が付与され、フリップフロップ21a,2
1b,21cはリセットされ、Q出カ端子が低レベル、
d出カ端子が高レベルになる。A stop switch 29 is also provided, and when this is turned on, a ground level reset signal is applied to the IJ set terminal R of the husband's flip-flops 21a, 21b, 21c via the diode.
1b and 21c are reset, Q output terminal is low level,
d output terminal becomes high level.
夫々のフリップフロツプ21 a,2lb,21cのQ
出力端子はインバータとダイオードとを介して別のフリ
ップフロップのリセット端子に結合されているので、い
ずれか1つのフリップフロップがセットされると残りの
フリップフロツプはリセットされる。Q of each flip-flop 21a, 2lb, 21c
The output terminal is coupled through an inverter and a diode to the reset terminal of another flip-flop, so that when any one flip-flop is set, the remaining flip-flops are reset.
点線で囲んで示すテープ走行機構制御回路27は、プレ
イ操作記憶用フリップフロップ21aに?応して設けら
れたプレイ制御用トランジスタQ1.7と、早送り操作
記憶用のフリップフロツプ2lbに対応Lて設けられた
早送り制御用トランジスタQ18と、巻戻し操作記憶用
フリップフロツプ21cに対応して設けられた巻戻し制
御用トランジスタQ19とを有する。The tape running mechanism control circuit 27 shown surrounded by a dotted line is connected to the play operation storage flip-flop 21a. A play control transistor Q1.7 is provided correspondingly to the play control transistor Q1.7, a fast-forward control transistor Q18 is provided corresponding to the fast-forward operation memory flip-flop 2lb, and a fast-forward control transistor Q18 is provided corresponding to the rewind operation memory flip-flop 21c. and a rewind control transistor Q19.
これ等のトランジスタQ17,Q18,Q,9のベース
は夫々の抵抗R3o,R31,R32を介して夫々のフ
リップフロップ21a2lb,21cのQ出力端子に結
合され、また夫々のエミツクは夫々接地され、夫々のコ
レクタは夫々の抵抗R33,R34,R35を介して正
のバイアス電源端子十Bに夫々接続されている。The bases of these transistors Q17, Q18, Q, and 9 are coupled to the Q output terminals of the respective flip-flops 21a2lb and 21c via the respective resistors R3o, R31, and R32, and the respective emits are respectively grounded and the respective The collectors of are connected to the positive bias power supply terminal 10B through respective resistors R33, R34, and R35.
また夫々のベースとバイアス電源端子十Bとの間及び夫
々のベースと接地との間にベース抵抗が夫々接続されて
いる。Furthermore, base resistors are connected between each base and the bias power supply terminal 10B and between each base and ground.
このため、フリップフロップ21a,2lb.21cが
セット状態で0出力端子が低レベルのときには夫々のト
ランジスタQ1,Q18,Q1,がオフとなり、フリツ
プフロップ21a,2lb,21cがリセット状態でQ
出力端子が高レベルのときにはベースバイアス抵抗でバ
イアスされて夫々のトランジスタQ+7 1 Q18
1 Qtoがオンになる。For this reason, the flip-flops 21a, 2lb. When 21c is in the set state and the 0 output terminal is at a low level, the respective transistors Q1, Q18, Q1, are turned off, and the flip-flops 21a, 2lb, 21c are in the reset state and the Q
When the output terminal is at a high level, it is biased by the base bias resistor and the respective transistors Q+7 1 Q18
1 Qto is turned on.
プレイ制御用トランジスタQ17のコレクタはプレイ制
御用スイッチ回路3oのトランジスタのベースに接続さ
れているので、トランジスタ。The collector of the play control transistor Q17 is connected to the base of the transistor of the play control switch circuit 3o, so it is a transistor.
、7がオフのときにスイッチ回路30はオンになり、ス
イッチ回路30と電源端子十Bとの間に接続されたプレ
イ用プランジャソレノイド12が付勢されまたスイッチ
回路3oと電源端子十Bとの間に接続されたブレーキ用
プランジャソレノイド16が付勢される。, 7 is off, the switch circuit 30 is turned on, and the play plunger solenoid 12 connected between the switch circuit 30 and the power terminal 10B is energized, and the connection between the switch circuit 3o and the power terminal 10B is activated. A brake plunger solenoid 16 connected therebetween is energized.
他方プレイ制御用トランジスタQ1のベースが高レベル
になることによってこのトランジスタQ1がオンになれ
ば、スイッチ回路3oはオフになる
早送り制御用トランジスタQ18のコレクタはダイオー
ドD3を介して早送り制御用スイッチ回路31のトラン
ジスタのベースに接続されているので、このトランジス
タQ8がオフのときにスイッチ回路31がオンになり、
スイッチ回路31と電源端子十Bとの間にダイオードD
2を介して接続されたブレーキ用プランジャソレノイド
16が付勢され、またスイッチ回路31と電源端子十B
との間に接続された早送り用モータ32が付勢される。On the other hand, if the base of the play control transistor Q1 becomes high level and the transistor Q1 is turned on, the switch circuit 3o is turned off.The collector of the fast-forward control transistor Q18 is connected to the fast-forward control switch circuit 31 via the diode D3. Since this transistor Q8 is connected to the base of the transistor Q8, the switch circuit 31 is turned on when this transistor Q8 is turned off.
A diode D is connected between the switch circuit 31 and the power supply terminal 10B.
The brake plunger solenoid 16 connected through the switch circuit 31 and the power terminal 1B is energized.
A fast-forwarding motor 32 connected between the two is energized.
トランジスタQ18のベースが高レベルのときには、ト
ランジスタQ18はオンになり、スイッチ回路31はオ
フになる。When the base of transistor Q18 is at a high level, transistor Q18 is turned on and switch circuit 31 is turned off.
逆方向早送り即ち巻戻し制御用トランジスタQ19のコ
レクタはダイオードD4を介して巻戻し用ス・fツチ回
路33のトランジスタのベースの接続されているので、
トランジスタQ19がオフのときにスイッチ回路33が
オンになり、スイッチ回路33と電源端子十Bとの間の
リレーコイル34が付勢され、スイッチS, , S2
が接点aから接点bに切替えられる。The collector of the reverse fast forward or rewind control transistor Q19 is connected to the base of the transistor of the rewind switch circuit 33 via the diode D4.
When transistor Q19 is off, switch circuit 33 is turned on, relay coil 34 between switch circuit 33 and power supply terminal 10B is energized, and switches S, , S2
is switched from contact a to contact b.
またトランジスタQ1,のコレクタはダイオードD4を
介して早送り用スイッチ回路31にも接続されているの
で、トランジスタQ19がオフのときにスイッチ回路3
1がオンになり、ブレーキ用プランジャソレノイド16
及び早送り用モーク32が付勢される。Further, the collector of the transistor Q1 is also connected to the fast-forward switch circuit 31 via the diode D4, so that when the transistor Q19 is off, the switch circuit 3
1 is turned on, the brake plunger solenoid 16
And the fast-forwarding moke 32 is energized.
従って、リレーコイル34はモータ32の済性切替のみ
に使用されている。Therefore, the relay coil 34 is used only for switching the power of the motor 32.
尚早送り用モータ32は第1図に示したモータプーり9
を回転するものであり、これが一方の方向に回転したと
きには回動杆(図示せず)に取付けられたプー1月1が
右側のドラム5に転接し、正方向早送り状態となり、他
方の方向に回転したときにはプーり11が左側のドラム
4に転接して巻戻し状態となる。The rapid feed motor 32 is the motor pulley 9 shown in FIG.
When this rotates in one direction, the pulley 1 attached to the rotating rod (not shown) rolls into contact with the drum 5 on the right side, causing fast forward movement in the forward direction, and when it rotates in the other direction. When rotated, the pulley 11 rolls into contact with the left drum 4 and enters a rewinding state.
交流電源端子35と直流電源回路36との間にデッキの
電源スイッチ22が設けられ、電源回路36の出力と接
地との間にカセット装填検出スイッチ23を介してキャ
プスタンモータ37が設けられている。A deck power switch 22 is provided between the AC power terminal 35 and the DC power circuit 36, and a capstan motor 37 is provided between the output of the power circuit 36 and ground via a cassette loading detection switch 23. .
従って、電源スイッチ22の投入とカセットの装填によ
るスイッチ23の閉成との両方がなされると、キャプス
タンモータ37が回転を開始し、第1図のキャプスタン
7及びフライホイール6が回転する。Therefore, when both the power switch 22 is turned on and the switch 23 is closed due to loading of the cassette, the capstan motor 37 starts rotating, and the capstan 7 and flywheel 6 shown in FIG. 1 rotate.
また装填検出スイッチ23の一端は抵抗を介してテープ
たるみ除去信号発生回路24におけるトランジスタQ1
のベースに接続されているので、電源スイッチ22と装
填検出ろイツチ23との両方がオンになれば、トランジ
スタQ1がオンになる。Further, one end of the loading detection switch 23 is connected to the transistor Q1 in the tape slack removal signal generation circuit 24 via a resistor.
Since the transistor Q1 is connected to the base of the transistor Q1, when both the power switch 22 and the loading detection switch 23 are turned on, the transistor Q1 is turned on.
即ち第3図Aに示すように例えば電源スイッチ22が先
行してt1時点でオンになり、装填検出スイッチ23が
t2時点でオンになれば、両者のAND出力によってト
ランジスタQ0は第3図Cに示すようにt2時点からオ
ンになる。That is, as shown in FIG. 3A, if, for example, the power switch 22 is first turned on at time t1 and the loading detection switch 23 is turned on at time t2, the AND output of the two switches the transistor Q0 to the state shown in FIG. 3C. As shown, it is turned on from time t2.
第3図では電源スイッチ22の投入がカセットの装填に
先行しているが、この逆の場合も同様な動作となる。In FIG. 3, turning on the power switch 22 precedes loading the cassette, but the same operation occurs in the reverse case.
トランジスタQ1がオンになると、このコレクタ?低レ
ベルになるため、このコレクタがベースに接続されてい
るトランジスタQ2及びトランジスタQ3がオフになる
。When transistor Q1 is turned on, this collector ? Since the level becomes low, transistors Q2 and Q3, whose collectors are connected to their bases, are turned off.
トランジスタQ2のコレクタは抵抗R1を介して電源端
子十Bに接続され、エミツタは接地され、またコレクタ
は抵抗R2を介してトランジスタQ8のベースに接続さ
れ、且つ抵抗R3を介してトランジスタQ9のベースに
接続されているので、トランジスタQ1のオンに応答し
てトランジスタQ2がオフになれば、次段のトランジス
タQ8及びトランジスタQ9がオンになる。The collector of transistor Q2 is connected to the power supply terminal 10B via resistor R1, the emitter is grounded, the collector is connected to the base of transistor Q8 via resistor R2, and the base of transistor Q9 via resistor R3. Since they are connected, when transistor Q2 turns off in response to turning on transistor Q1, transistor Q8 and transistor Q9 in the next stage turn on.
トランジスタQ8は正の電源ラインに直列に接続されて
いるので、後段のトランジスタQ3,Q4,Q5等の電
源スイッチのような働きをなす。Since the transistor Q8 is connected in series to the positive power supply line, it functions as a power switch for the subsequent transistors Q3, Q4, Q5, etc.
NPN}ランジスタQ3のコレクタは抵抗R4を介して
電源に接続され、エミッタは接地され、ベースにはバイ
アス抵抗が接続されているので、トランジスタQ1がオ
フの期間にはオンになるが、トランジスタQ1がオンに
なるとベースが低レベルになってオフになり、そのコレ
クタが高レベル状態になる。The collector of NPN} transistor Q3 is connected to the power supply via resistor R4, the emitter is grounded, and the base is connected to a bias resistor, so it is turned on while transistor Q1 is off, but when transistor Q1 is When turned on, the base goes low and turns off, leaving its collector in a high state.
このため、トランジスタQ3のコレクタにダイオードD
5を介して接続されたトランジスタQ9のコレクタも高
レベルとなる。Therefore, a diode D is connected to the collector of transistor Q3.
The collector of the transistor Q9 connected through the transistor Q5 also becomes high level.
トランジスタQ3に並列に抵抗R,と抵抗R6とから戒
る分モ回路が接続され、抵抗R5と抵抗R6との接続点
にコンデンサC1の一端が接続され、コンデンサC1の
他端は逆方向ダイオードD6を介して接地されていると
共に、ダイオードD7と抵抗R7とを介してトランジス
タQ4のベースに接続されているので、トランジスタQ
3がオフになると.+B電源電圧が抵抗R4, .R5
, R6で分圧されたコンデンサC1に供給され、コン
デンサC1の出力段に微分パルスが得られる。A divider circuit consisting of resistors R and R6 is connected in parallel to the transistor Q3, one end of the capacitor C1 is connected to the connection point between the resistors R5 and R6, and the other end of the capacitor C1 is connected to a reverse diode D6. is connected to the base of the transistor Q4 via the diode D7 and the resistor R7, so the transistor Q
When 3 is turned off. +B power supply voltage is applied to resistor R4, . R5
, R6, and the voltage is supplied to the capacitor C1, and a differential pulse is obtained at the output stage of the capacitor C1.
ダイオードD7とコンデンサC2とから或るリツプル除
去回路及び抵抗R7と抵抗R8とから戒るベース回路を
介して一定時間幅の高レベル信号がトランジスタQ4の
ベースに付与されると、トランジスタQ4はオンになる
。When a high level signal of a certain time width is applied to the base of the transistor Q4 through a certain ripple removal circuit from the diode D7 and the capacitor C2 and a base circuit formed from the resistor R7 and the resistor R8, the transistor Q4 is turned on. Become.
トランジスタQ4のコレクタは抵抗R9を介して十B電
源ラインに接続され、また抵抗RIOを介して次段のト
ランジスタQ5のベースに接続されている。The collector of the transistor Q4 is connected to the 10B power supply line via a resistor R9, and is also connected to the base of the next stage transistor Q5 via a resistor RIO.
またこのエミツタは次段のトランジスタQ,のエミツタ
と共通に接続された後に抵抗R11を介して接地され,
トランジスタQ5のベースと接地ラインとの間に抵抗R
1が接続され、トランジスタQ5のコレクタと電源ライ
ンとの間に抵抗R13が接続?れ、シュミット回路構或
になっているので、トランジスタQ4がオンになるとト
ランジスタ。Also, this emitter is connected in common with the emitter of the next stage transistor Q, and then grounded via a resistor R11.
A resistor R is connected between the base of transistor Q5 and the ground line.
1 is connected, and resistor R13 is connected between the collector of transistor Q5 and the power supply line? Since it has a Schmitt circuit structure, when transistor Q4 turns on, it becomes a transistor.
5はオフになる。5 is off.
トランジスタQ5のコレクタは電源ラインに直列に接続
されたトランジスタQ6のベースに抵抗R,4を介して
接続されているので、トランジスタ。The collector of the transistor Q5 is connected to the base of the transistor Q6, which is connected in series to the power supply line, via the resistor R,4, so it is a transistor.
5がオフに転換すると、トランジスタQ6がオンに転換
する。When Q5 turns off, transistor Q6 turns on.
またトランジスタQ5が微分パルスに応答してオフの状
態のときには そのコレクタが高レベルであるから、そ
のコレクタとトランジスタ。Also, when transistor Q5 is off in response to the differential pulse, its collector is at a high level;
,のコレクタとの間に接続されたダイオードD8は順方
向バイアス状態である。, is forward biased.
上述の如くトランジスタQ6がオンになれば、第]のラ
イン24aから第1のテープたるみ除去信号が送出され
、これがテープ走行機構制御回路27及び制動制御回路
28に供給される。When the transistor Q6 is turned on as described above, the first tape slack removal signal is sent from the ]th line 24a, and is supplied to the tape traveling mechanism control circuit 27 and the brake control circuit 28.
また第2のライン24bから第2のテープたるみ除去信
号を得るために、ライン24aと接地ラインとの間にダ
イオードD9を介して接地された抵抗R15と抵抗R1
6とから戒る分圧回路が設けられ、抵抗R15と抵抗R
06との接続点にコンデンサCの3
一端が接続され、コンデンサc3の他端はダイオードD
IOと抵抗R1とを介してトランジスタ。In addition, in order to obtain a second tape slack removal signal from the second line 24b, a resistor R15 and a resistor R1 are connected to the ground via a diode D9 between the line 24a and the ground line.
A voltage divider circuit is provided from 6 and 6, and a resistor R15 and a resistor R
One end of capacitor C3 is connected to the connection point with 06, and the other end of capacitor C3 is connected to diode D.
Transistor via IO and resistor R1.
7のベースに接続され、またコンデンサc3の他端と接
地ラインとの間には逆方向にダイオードDllが接続さ
れ、ダイオードD1oのカソードと接地ラインとの間に
はリップル除去用コンデンサc4が接続され、トランジ
スタQ7のベースと接地ラインとの間に抵抗R17が接
続されている。A diode Dll is connected in the opposite direction between the other end of the capacitor c3 and the ground line, and a ripple removal capacitor c4 is connected between the cathode of the diode D1o and the ground line. , a resistor R17 is connected between the base of the transistor Q7 and the ground line.
尚NPNトランジスタQ7はエミッタ接地されているの
で、コンデンサC3にて得られる微分パルスがこのペー
スに印加されると、オン状態になり、そのコレクタは接
地レヘルとなる。Since the emitter of the NPN transistor Q7 is grounded, when the differential pulse obtained by the capacitor C3 is applied to this pace, it turns on and its collector becomes grounded.
尚この実施例ではコンデンサc1ヲ含む第1の微分回路
から得られる第1の微分パルるの幅はコンデンサc3を
含む第2の微分回路から得られる第2の微分パルスの幅
より犬である。In this embodiment, the width of the first differential pulse obtained from the first differential circuit including capacitor c1 is smaller than the width of the second differential pulse obtained from the second differential circuit including capacitor c3.
従って、トランジスタQ6がサイリスク(以下SCRと
呼ぶ)によって制御されないとすれば、トランジスタQ
6は第3図Dに示すように第1の期間T1のみオンにな
り、トランジスタQ7は第3図Eに示すように第1の期
間T1より短かい第2の期間T2のみオンになる。Therefore, if transistor Q6 is not controlled by SiRisk (hereinafter referred to as SCR), transistor Q
6 is turned on only during the first period T1 as shown in FIG. 3D, and the transistor Q7 is turned on only during the second period T2 which is shorter than the first period T1 as shown in FIG. 3E.
しかし、トランジスタ。6がSCRで制御されていると
きには、トランジスタ。But transistors. transistor when 6 is SCR controlled.
6がオフになると略同時にトランジスタQ7もオフにな
る。Almost at the same time as transistor Q6 turns off, transistor Q7 also turns off.
?ランジスタQ6の出カラインである第1のライン24
aは点線で囲んで示す制動制御回路28のトランジスタ
Q12のベースに抵抗R18を介して接続されている。? The first line 24 is the output line of transistor Q6.
A is connected to the base of the transistor Q12 of the brake control circuit 28, which is shown surrounded by a dotted line, via a resistor R18.
トランジスタ。12はエミッタ接地されているので、ト
ランジスタQ6がオンの期間には同様にオンになる。transistor. Since the emitter of transistor 12 is grounded, it is also turned on during the period when transistor Q6 is on.
このトランジスタ。12のエミツタと接地ラインとの間
には抵抗R19が接続され、トランジスタQ12のエミ
ッタは次段のトランジスタQl3のベースに接続され、
トランジスタQ13のエミッタは接地され、トランジス
タ。This transistor. A resistor R19 is connected between the emitter of the transistor Q12 and the ground line, and the emitter of the transistor Q12 is connected to the base of the next stage transistor Ql3.
The emitter of transistor Q13 is grounded.
13のコレクタと電源端子十Bとの間にはブレーキ用プ
ランジャソレノイド18とダイオードD12が接続され
ているので、前段のトランジスタ。Since the brake plunger solenoid 18 and the diode D12 are connected between the collector of the transistor 13 and the power supply terminal 10B, the former transistor.
1がオンになると後段のトランジスタQ13もオンにな
り、ブレーキ用プランジャソレノイド18が付勢される
。1 is turned on, the subsequent transistor Q13 is also turned on, and the brake plunger solenoid 18 is energized.
この結果、第1図で説明したようにブレーキ機構19が
作動し、供給側のドラム4が制動され、リール軸2が固
定される。As a result, the brake mechanism 19 operates as described in FIG. 1, the supply side drum 4 is braked, and the reel shaft 2 is fixed.
第1のライン24aはダイオードD13と抵抗R2oと
を介してプ1/イ制御用トランジスタ。The first line 24a is connected to a transistor for controlling P1/I via a diode D13 and a resistor R2o.
17のベースにも接続されている。It is also connected to the base of 17.
従ってトランジスタQ6がオンで第1のテープたるみ除
去信号が第1のライン24aから得られている期間には
、プレイ制御用トランジスタQ17はフリップフロップ
21aの出力に無関係にオンになり、プレイ用スイッチ
回路3oはオフになり、プレイモード阻止状態となる。Therefore, during the period when the transistor Q6 is on and the first tape slack removal signal is obtained from the first line 24a, the play control transistor Q17 is turned on regardless of the output of the flip-flop 21a, and the play switch circuit 3o is turned off and the play mode is inhibited.
また第1のライン24aはダイオードD14と抵抗R2
1とを介して巻戻し制御用トランジスタ。Also, the first line 24a has a diode D14 and a resistor R2.
1 and a rewind control transistor.
1,のベースに接続されている。1, is connected to the base of.
このため第1のライン24aに第1のテープたるみ除去
信号が発生している時には、トランジスタQ19がオン
になり、巻戻し用スイッチ回路33はオフになる。Therefore, when the first tape slack removal signal is generated on the first line 24a, the transistor Q19 is turned on and the rewinding switch circuit 33 is turned off.
従って巻戻しモード阻止状態が得られる。Therefore, a rewind mode inhibited state is obtained.
第1のライン24aはダイオードDI5と抵抗R2とを
介して、点線で囲んで示す伝達制御回路26にも接続さ
れ、たるみ検出信号の制御に利用されているが、これに
ついては後で詳しく述べる。The first line 24a is also connected to a transmission control circuit 26 shown enclosed by a dotted line via a diode DI5 and a resistor R2, and is used to control the slack detection signal, which will be described in detail later.
第2のライン24bは早送り制御用トランジスタQ の
ベースに接続されている。The second line 24b is connected to the base of the fast-forward control transistor Q.
このためトラ18
ンジスタQ7がオンになって接地レベルの第2のテープ
たるみ除去信号が第2のライン24bに生じると、早送
り制御用トランジスタ。Therefore, when the transistor Q7 is turned on and the second tape slack removal signal at ground level is generated on the second line 24b, the fast forward control transistor Q7 is turned on.
18がフリップフロツプ2lbの出カに無関係にオフに
なって早送り用スイッチ回路31がオンになり、早送り
用モータ32及びブレーキ用プランジャソレノイド16
が付勢される。18 is turned off regardless of the output of flip-flop 2lb, and the fast-forward switch circuit 31 is turned on, causing the fast-forward motor 32 and the brake plunger solenoid 16 to turn off.
is energized.
これにより、早送りモードでのテープたるみ除去駆動が
開始する。This starts the tape slack removal drive in the fast forward mode.
右リール軸3にはN極とS極とが所定の間隔で設けられ
た磁石38が結合され、磁石38が通過する近傍にホー
ル素子39が配置されているのでリール軸3の回転をホ
ール素子39で検出することができる。A magnet 38 having an N pole and an S pole arranged at a predetermined interval is coupled to the right reel shaft 3, and a Hall element 39 is arranged in the vicinity where the magnet 38 passes, so that the rotation of the reel shaft 3 is controlled by the Hall element. 39 can be detected.
即ち左リール軸2を固定して右リール軸3を早送りモー
ドでテープたるみ除去駆動し、テープのたるみが吸収さ
れている期間は右リール軸3が回転するので、磁石38
も回転し、ホール素子39によってテープにたるみが生
じていることが検知される。That is, the left reel shaft 2 is fixed and the right reel shaft 3 is driven to remove tape slack in fast-forward mode, and the right reel shaft 3 rotates while the tape slack is being absorbed, so that the magnet 38
The tape also rotates, and the Hall element 39 detects that the tape is slack.
そして、テープのたるみが無くなって右リール軸3の回
転が停止すれば、磁石ホール素子39の出力電圧が変化
しなくなり、テープたるみ無し信号が得られる。Then, when the tape slack disappears and the rotation of the right reel shaft 3 stops, the output voltage of the magnetic Hall element 39 stops changing, and a tape slack-free signal is obtained.
尚この実施例ではテープ終端検出にもホール素子39を
利用しているので、テープ終端検出回路40が接続され
、これによってテープ終端が検出されると,フリップフ
ロツプ21a,2lb,21cにリセット信号が付与さ
れるように構成されている。In this embodiment, since the Hall element 39 is also used to detect the end of the tape, a tape end detection circuit 40 is connected, and when the end of the tape is detected, a reset signal is applied to the flip-flops 21a, 2lb, and 21c. is configured to be
ホール素子39の両端は差動増幅器を構戒する一対のト
ランジスタQ14 s Q15のベースに夫々接続され
ている。Both ends of the Hall element 39 are connected to the bases of a pair of transistors Q14 and Q15, respectively, which form a differential amplifier.
一対のトランジスタQ14,Q15のエミツタは共通に
接続されて抵抗R23を介して接地され、トランジスタ
Q15のコレクタと電源端子十Bとの間には負荷抵抗R
24が接続され、またトランジスタQ15のコレクタは
コンデンサC,を介してトランジスタQ16のベースに
接続され、トランジスタQ16のベースと接地ラインと
の間にダイオードI)taと抵抗R25とが接続され、
トランジスタQ16のコレクタと電源端子十Bとの間に
抵抗R26が接続されているので、右リール軸3及び磁
石′3!8の回転でホール素子39の出力電圧が変化し
ている期間(テープにたるみが生じている期間)には、
交流的に変化するホール素子39の出力に対応した信号
がコンデンサC,を通過し、トランジスタQ.6のベー
ス電位の変動が生じ、トランジスタQ16はオンとオフ
とを繰返す。The emitters of the pair of transistors Q14 and Q15 are connected in common and grounded via a resistor R23, and a load resistor R is connected between the collector of the transistor Q15 and the power supply terminal 10B.
24 is connected, and the collector of the transistor Q15 is connected to the base of the transistor Q16 via a capacitor C, and a diode I)ta and a resistor R25 are connected between the base of the transistor Q16 and the ground line.
Since the resistor R26 is connected between the collector of the transistor Q16 and the power supply terminal 10B, the output voltage of the Hall element 39 is changing due to the rotation of the right reel shaft 3 and the magnet '3! During the period when sagging occurs),
A signal corresponding to the output of the Hall element 39, which changes AC, passes through the capacitor C, and is connected to the transistor Q. The base potential of transistor Q16 changes, and transistor Q16 repeatedly turns on and off.
他方、テープのたるみが吸収され、リール軸3及び磁石
38が回転しなくなると、ホール素子39の出力電圧も
変化しなくなり、コンデンサC,で直流は阻止され、ト
ランジスタQ,6はオフ状態に保たれる。On the other hand, when the tape slack is absorbed and the reel shaft 3 and magnet 38 stop rotating, the output voltage of the Hall element 39 also stops changing, the direct current is blocked by the capacitor C, and the transistors Q and 6 are kept in the off state. drooping
?ランジスタQ16のコレクタと接地ラインとの間には
抵抗R2を介してコンデンサC6が接続されている。? A capacitor C6 is connected between the collector of the transistor Q16 and the ground line via a resistor R2.
またコンデンサC6と抵抗R27との接続点とSCRの
ゲートとの間にツェナーダイオードZDが接続されてい
る。Furthermore, a Zener diode ZD is connected between the connection point between the capacitor C6 and the resistor R27 and the gate of the SCR.
こめような回路において、トランジスタQ16がオン・
オフを繰返していると、コンデンサC6の充電電圧はツ
ェナーダイオードZDが導通になるレベルまでは上昇し
ない。In such a circuit, transistor Q16 is turned on.
If the capacitor C6 is repeatedly turned off, the charging voltage of the capacitor C6 does not rise to a level at which the Zener diode ZD becomes conductive.
即ち、トランジスタQ16のオフの期間にコンデンサC
6がある程度充電されても、トランジスタQ16のオン
期間に抵抗R2とトランジスタQ16とから或る回路で
放電し、コンデンサC6の充電電圧は上昇しない。That is, while the transistor Q16 is off, the capacitor C
Even if the capacitor C6 is charged to some extent, it is discharged in a certain circuit from the resistor R2 and the transistor Q16 during the ON period of the transistor Q16, and the charging voltage of the capacitor C6 does not rise.
ところが、テープのたるみが吸収され、ホール素子39
の出力電圧の変化がなくなり、トランジスタQ16がオ
フに保持されると、コンデンサc6は充電され続け、つ
いにツエナーダイオードZDが導通し、SCRがオン状
態になる。However, the slack in the tape is absorbed and the Hall element 39
When there is no change in the output voltage of and transistor Q16 is held off, capacitor c6 continues to be charged, and finally Zener diode ZD becomes conductive and SCR is turned on.
第3図■に示す如< 14時点でSCRのゲート信号が
付与され、SCRがオンになると、トランジスタQ6の
ベースが抵抗R14、ダイオードD8、トランジスタQ
9、SCRの回路で低レベルになりトランジスタQ6は
オフに転換する。As shown in FIG. 3, when the SCR gate signal is applied at the <14 time point and the SCR is turned on, the base of the transistor Q6 is connected to the resistor R14, the diode D8, and the transistor Q.
9. It becomes low level in the SCR circuit and transistor Q6 is turned off.
この時、トランジスタQ3のコレクタも低レベルになる
ので、第1の微分パルスも消滅し、トランジスタQ6は
確実にオフになる。At this time, since the collector of the transistor Q3 also becomes low level, the first differential pulse also disappears, and the transistor Q6 is surely turned off.
トランジスタQ6がオフになるとトランジスタQ7もオ
フになり、第1のライン24aから得られていた高レベ
ルの第1のテープたるみ除去信号及び第2のライン24
bから得られていた低レベルの第2のテープたるみ除去
信号が消滅する。When transistor Q6 is turned off, transistor Q7 is also turned off, and the high level first tape slack removal signal that was available from first line 24a and second line 24
The low level second tape slack removal signal obtained from signal b disappears.
この結果,ブレーキ用プランジャソレノイド18が非付
勢になり、ブレーキ機構19による制動が解除され、ま
たプレイ制御用トランジスタQ17及び巻戻し制御用ト
ランジスタQ19を強制的にオンにしている状態が解除
される。As a result, the brake plunger solenoid 18 is deenergized, the braking by the brake mechanism 19 is released, and the state in which the play control transistor Q17 and the rewind control transistor Q19 are forcibly turned on is also released. .
更にまた第2のライン24bが高レベルになることによ
って早送り制御用トランジスタQ18がオンになり、ス
イッチ回路31がオフに転換し、早送り用モータ32及
びブレーキ用プランジャソレノイド16が非付勢となり
、テープの巻取り駆動即ちテープたるみ除去駆動は終了
する。Furthermore, when the second line 24b becomes high level, the fast-forward control transistor Q18 is turned on, the switch circuit 31 is turned off, the fast-forward motor 32 and the brake plunger solenoid 16 are deenergized, and the tape The winding drive, that is, the tape slack removal drive ends.
ところで、電源スイッチ22及びカセット装填検出スイ
ッチ23がオンになってもリール軸3及び磁石38が直
ちに回転を開始せず、少し遅れて?転するので、この遅
れによる回転停止とテープたるみ除去後の回転停止とを
区別する必四がある。By the way, even when the power switch 22 and the cassette loading detection switch 23 are turned on, the reel shaft 3 and the magnet 38 do not start rotating immediately, but after a little delay? Therefore, it is necessary to distinguish between rotation stoppage due to this delay and rotation stoppage after removal of tape slack.
そこで、第1のライン24aがダイオードDI5と抵抗
R22とダイオードI)t’yとを介してトランジスタ
Q1oのベースに接続され、ダイオードD1のアノード
側ラインと接地ラインとの間に遅延用コンデンサC7と
抵抗R28とが接続され、トランジスタQ1oのエミッ
タは接地され、コレクタは抵抗R29を介して電源端子
十Bに接続されていると共にトランジスタQIOのベー
スに接続され、トランジスクQIOは抵抗R2とコンデ
ンサc6との直列回路に並列接続されている。Therefore, the first line 24a is connected to the base of the transistor Q1o via the diode DI5, the resistor R22, and the diode I)t'y, and a delay capacitor C7 is connected between the anode side line of the diode D1 and the ground line. The emitter of the transistor Q1o is grounded, the collector is connected to the power supply terminal 10B via the resistor R29, and the base of the transistor QIO is connected to the transistor QIO. Connected in parallel to a series circuit.
この結果、第1のライン24aから第1のテープたるみ
除去信号が送出されても、直ちにトランジスタQIOが
オンにならず、またトランジスタQ1が直ちにオフにな
らず、遅延用コンデンサC7がトランジスタQIOをオ
ンにすることか可能なレベルに充電された後にトランジ
スタQIOがオンになり、トランジスタ。As a result, even when the first tape slack removal signal is sent from the first line 24a, transistor QIO is not turned on immediately, transistor Q1 is not turned off immediately, and delay capacitor C7 turns on transistor QIO. Transistor QIO is turned on after it has been charged to a level that allows the transistor to turn on.
1がオフになる。1 is turned off.
トランジスタQ1,は+B電源の投入と同時に抵抗R2
9を介してオンにされているので トランジスタQIO
で制御されて第3図Hに示す如くt3時点でオフに転換
するまではコンデンサCの6
充電を阻止する。Transistor Q1, resistor R2 at the same time as the +B power is turned on.
Since it is turned on through 9, the transistor QIO
The charging of the capacitor C is prevented until the capacitor C is turned off at time t3 as shown in FIG. 3H.
このためt3時点以前にトランジスタQ.6がオン・オ
フ動作をなさず、オフに保タレ、コンテンサC6の放電
回路をトランジスタQ,6で遮断していても、コンデン
サc6の充電は行われず、t3以後から充電が開始する
。Therefore, before time t3, transistor Q. Even if capacitor C6 does not perform an on/off operation and remains off, and the discharge circuit of capacitor C6 is cut off by transistors Q and 6, charging of capacitor C6 is not performed and charging starts after t3.
従って、t2〜f3期間はテープ巻取機構の立上り時間
以上に設定されている。Therefore, the period t2 to f3 is set to be longer than the start-up time of the tape winding mechanism.
尚トランジスタQllによる伝達阻止はテープにたるみ
が最初から無い場合にも当然生じる。Note that transmission blocking by the transistor Qll naturally occurs even when there is no slack in the tape from the beginning.
第1のライン24aの第1のテープたるみ除去信号が第
3図のt4時点で消滅すると、コンデンサC7による遅
れ時間後にトランジスタQIOはオフに9り、トランジ
スタQ1がオンになる。When the first tape slack removal signal on first line 24a disappears at time t4 in FIG. 3, transistor QIO turns off and transistor Q1 turns on after a delay time due to capacitor C7.
このためSCRのゲート信号もこの時点で消滅する。Therefore, the SCR gate signal also disappears at this point.
しかし、SCRには保持電流以上の電流が流れているの
で、オンが保持される。However, since a current higher than the holding current flows through the SCR, it is kept on.
上述から明らかなよ゛うに、このテープデッキにおいて
は、カセットを装填して電源スイッチ22を投入するか
、電源スイッチ22を投入してカセットを装填すると、
テープたるみ除去モードが自動的に得られ、テープのた
るみが吸収される。As is clear from the above, in this tape deck, when a cassette is loaded and the power switch 22 is turned on, or when the power switch 22 is turned on and a cassette is loaded,
The tape slack removal mode is automatically obtained and the tape slack is absorbed.
従ってテープのたるみのない状態で記録又は再生を?始
することが可能になり、最初から良質な記録又は再生が
可能になる。Therefore, is it possible to record or play back without tape slack? This enables high-quality recording or playback from the beginning.
またこの装置では、プレイ用フリップフロップ21a及
び巻戻し用フリップフロップ21cの出力段のプレイ制
御用トランジスタQ1?及び巻戻し制御用トランジスタ
Q19がテープたるみ除去信号に応答して、プレイ及び
巻戻し阻止状態となり、早送り制御用トランジスタQ1
8がテープたるみ除去モードを得るように動作するので
、テープたるみ除去モード以外のモードに誤まって転換
される恐れが無いばかりでなく、テープたるみ除去モー
ド中に次のモードの設定が可能である。Moreover, in this device, the play control transistor Q1 in the output stage of the play flip-flop 21a and the rewinding flip-flop 21c? In response to the tape slack removal signal, the rewind control transistor Q19 enters the play and rewind inhibiting state, and the fast forward control transistor Q1
8 operates to obtain the tape slack removal mode, not only is there no risk of switching to a mode other than the tape slack removal mode by mistake, but the next mode can be set during the tape slack removal mode. .
例えば、テープたるみ除去モード中にプレイスイッチ2
0aを操作すると、フリップフロップ21aがセットさ
れ、これが保持される。For example, when the play switch 2 is in the tape slack removal mode,
When 0a is operated, flip-flop 21a is set and held.
これによりフリップフロツプ21aのQ出力端子が低レ
ベルになるが抵抗R30が接続されているので、第1の
ライン24aの高レベル信号がこれに打ち勝ってトラン
ジスタQ17をオンにし、トランジスタQ17が。This causes the Q output terminal of flip-flop 21a to go low, but since resistor R30 is connected, the high level signal on first line 24a overcomes this and turns on transistor Q17.
出力に応答するのを阻止する。Prevent responding to output.
このため、テープたるみ除去モード中にプレイ操作に応
答してプレイモードになることはない。Therefore, the play mode is not entered in response to a play operation during the tape slack removal mode.
しかし、テープたるみ除去モードが終了し、トランジス
タQ17のベースに高レベルのテープたるみ除去信号が
付与されなくなると、既にフリップフロップ21aに操
作が記憶されているので、G出カ端子の低レベル出カに
よってトランジスタQ1はオフに転換し、プレイモード
となる。However, when the tape slack removal mode ends and the high level tape slack removal signal is no longer applied to the base of the transistor Q17, the operation is already stored in the flip-flop 21a, so the low level output from the G output terminal is This turns off the transistor Q1 and enters the play mode.
従ってテープたるみ除去モードを設けたにも拘らず、プ
レイ状態を比較的早く得ることが出来る。Therefore, even though the tape slack removal mode is provided, the play state can be obtained relatively quickly.
またテープたるみ除去モードの有無に拘らず、モード設
定を行うことが可能であるので、操作性が悪くならない
。Furthermore, since the mode can be set regardless of whether or not the tape slack removal mode is present, operability does not deteriorate.
今、プレイモードの設定について述べたが、記録又は早
送り又は巻戻しモードの設定時も同様の動作となる。Although the setting of the play mode has been described above, the same operation occurs when setting the recording, fast-forwarding, or rewinding mode.
マタテープたるみ検出部25が設けられているノテ,テ
ープに最初からたるみがない場合又はたるみが少ない場
合には、たるみがないことの検出に基づいてテープたる
み除去モードを停止することが出来る。If the tape provided with the tape slack detection section 25 has no slack from the beginning or has little slack, the tape slack removal mode can be stopped based on the detection that there is no slack.
従ってテープたるみ除去モード期間を極力短かくするこ
とができる。Therefore, the tape slack removal mode period can be made as short as possible.
またこの装置では第1のテープたるみ除去信号によって
テープたるみ検出の出力の伝送を制御し、テープたるみ
除去モードの立上りの一定時間はテープたるみ検出信号
が伝達されないようになっているので、確実にテープた
るみ除去の完了を検出することができる。In addition, in this device, the transmission of the tape slack detection output is controlled by the first tape slack removal signal, and the tape slack detection signal is not transmitted for a certain period of time after the rise of the tape slack removal mode, so that the tape slack detection signal is not transmitted reliably. Completion of slack removal can be detected.
また伝達制御回路26は第1のテープたるみ除去信号に
よって制御されるように構戒されているので、テープた
るみ除去モードの立上りに正確に同期してたるみ検出出
力の伝達を一定時間阻止することが出来る。Furthermore, since the transmission control circuit 26 is configured to be controlled by the first tape slack removal signal, it is possible to block the transmission of the slack detection output for a certain period of time in precisely synchronized with the rise of the tape slack removal mode. I can do it.
またテープたるみ除去完了後にも伝達制御回路36が作
動し、これによって一定時間のみSCRにゲート信号が
付与されるように構戒されているので、SCRに必要以
上にゲート信号が供給されることが制限されている。In addition, the transmission control circuit 36 operates even after tape slack removal is completed, so that the gate signal is applied to the SCR only for a certain period of time, so that the gate signal is not supplied to the SCR more than necessary. Limited.
またテープたるみ除去モードのときに作動するブレーキ
機構19を設け、テープたるみ除去モードのときには供
給側リール軸2を固定し、巻取側リール軸3を駆動する
ので、テープのたるみ除去を安定した状態に行うことが
可能になり、更にテープの位置変化を防ぐことも可能に
なる。In addition, a brake mechanism 19 is provided that operates in the tape slack removal mode, and in the tape slack removal mode, the supply side reel shaft 2 is fixed and the take-up side reel shaft 3 is driven, so that the tape slack can be removed in a stable state. In addition, it is possible to prevent the tape from changing its position.
またテープたるみ検出部25が故障した場合、又は必要
に応じてスイッチSを開放し、テープたるみ検出出力に
テープたるみ除去信号発生回路24が応答しないように
した場合には、コンデンサC1を含む第1の微分回路に
基づいてトランジスタQ6が第3図Dに示すT1期間オ
ンになり、またコンデンサC3を含む第2の微分回路に
基づいてトランジスタQ7がT1より僅かに短かいT2
期間オンになる。Furthermore, if the tape slack detection section 25 fails, or if the switch S is opened as necessary so that the tape slack removal signal generation circuit 24 does not respond to the tape slack detection output, the first Transistor Q6 is turned on for a period of T1 shown in FIG. 3D based on the differentiating circuit of FIG.
Turns on for a period of time.
そして、このT,期間及びT2期間は通常のテープたる
み除去に必要な最大期間に設定されているので、テープ
たるみ検出に無関係にテープたるみ除去駆動をなすこと
ができる。Since the T period and the T2 period are set to the maximum period necessary for normal tape slack removal, the tape slack removal drive can be performed regardless of tape slack detection.
またT1〉T2であるからテープたるみ除去のために早
送り用モータ32が付勢されている間にブレーキ機構1
9による制動は解除されず、無用にテープが走行するこ
とはない。Also, since T1>T2, the brake mechanism 1
9 is not released, and the tape does not run unnecessarily.
以上、本発明の1実施例について述べたが、本発明は上
述の実施例に限定されるものではなく、更に変形可能な
ものである。Although one embodiment of the present invention has been described above, the present invention is not limited to the above-described embodiment and can be further modified.
例えば、コンデンサC1を含む微分回路で決定される期
間T0及びコンデンサC3を含む微分回路で決定される
期間T2を変えることができるようにしてもよい。For example, it may be possible to change the period T0 determined by the differentiating circuit including the capacitor C1 and the period T2 determined by the differentiating circuit including the capacitor C3.
またリールにおけるテープ巻径を検出する装置を設け、
テープ巻径に応じて第3図の期間T1,T2を最適値に
変えるようにしてもよい。In addition, a device is installed to detect the tape winding diameter on the reel.
The periods T1 and T2 in FIG. 3 may be changed to optimum values depending on the tape winding diameter.
また実施例では電源スイッチ22とカセット装填検出ス
イッチ23と?実質的に直列に接続した後にキャプスタ
ンモータ37を接続し、電源投入のみではキャプスタン
モータ37が回転しないようになし、キャプスタンモー
タ37の不螢な回転を極力抑えているが、場合によって
はキャプスタンモータ37を別な所に接続してもよい。Also, in the embodiment, the power switch 22 and the cassette loading detection switch 23? The capstan motor 37 is connected after being connected in series, so that the capstan motor 37 does not rotate only when the power is turned on, and the undesirable rotation of the capstan motor 37 is suppressed as much as possible. The capstan motor 37 may be connected elsewhere.
また電源スイッチ22とカセット装填検出スイッチ23
とを直列に接続せずに、2人力AND回路の夫々の入力
回路にスイッチ22.23を設けてもよい。Also, the power switch 22 and the cassette loading detection switch 23
The switches 22 and 23 may be provided in each input circuit of the two-man power AND circuit without connecting them in series.
また実施例は2モータ形式のテープデッキに構威されて
いるが、3モータ又は1モータ形式等のテープデッキ又
はテープレコーダにも適用可能である。Furthermore, although the embodiment is applied to a two-motor type tape deck, it is also applicable to a three-motor or one-motor type tape deck or tape recorder.
またテープたるみ検出をリール軸の回転に基づかずに、
リール駆動用モータの電流変化等で検出してもよいし、
テープ走行の有無に基づいて直接に検出してもよいし,
テープテンションに基づいて検出してもよい。In addition, tape slack detection is not based on the rotation of the reel axis.
It may be detected by changes in the current of the reel drive motor, or
It may be detected directly based on the presence or absence of tape running, or
Detection may also be based on tape tension.
また実施例では早送り機構を利用してテープたるみ除去
を行っているが、磁気ヘッドを磁気テープに摺接させず
に、ピンチローラをキャプスクンに転接させ、キャプス
タン駆動でテープたるみ除去を行ってもよい。In addition, in the embodiment, tape slack is removed using a fast forwarding mechanism, but instead of bringing the magnetic head into sliding contact with the magnetic tape, the pinch roller is brought into rolling contact with the capsun, and the tape slack is removed by capstan drive. Good too.
また早送りモードを利用してテープたるみ除去をする場
合にリール駆動の強さをテープたるみ除去に適したよう
に切替えてもよい。Furthermore, when tape slack is removed using the fast forward mode, the strength of the reel drive may be changed to suit the tape slack removal.
また実施例では巻取側リールの駆動によってテープのた
るみを吸収しているが、供給側リールの,駆動によって
テープのたるみを吸収してもよい。Further, in the embodiment, the slack of the tape is absorbed by driving the take-up reel, but the slack of the tape may be absorbed by driving the supply reel.
まタカセット装填検出は機械的にマイクロスイッチを閉
或することによらず、光電的、電磁的等の別の手段で行
ってもよい。Detection of loading of a cassette may be performed by other means such as photoelectric or electromagnetic, rather than mechanically closing a microswitch.
また一方のリールを固定するために独立したブレーキ機
構19を設けずに、通常のブレーキ機構17をリール軸
毎に分割し、これによって一方のリール軸を制動しても
よい。Furthermore, instead of providing an independent brake mechanism 19 for fixing one reel, the normal brake mechanism 17 may be divided for each reel shaft, thereby braking one reel shaft.
また3モータ方式であって一対のリールモータを有する
場合には一方のリール軸をリールモータによって電磁的
に制動してもよい。Further, in the case of a three-motor system having a pair of reel motors, one reel shaft may be electromagnetically braked by the reel motor.
また実施例ではトランジスタQ17,Q18,Q1,が
オフの時にスイッチ回路30,31 .33がオンにな
るように構成されているが、オンのときにスイッチ回路
30,31.33がオンになるように構成してもよい。Further, in the embodiment, when the transistors Q17, Q18, Q1 are off, the switch circuits 30, 31 . Although the switch circuit 33 is configured to be turned on, the switch circuit 30, 31, and 33 may be configured to be turned on when the switch circuit 33 is turned on.
また実施例のトランジスタQ1I Ql 3 N Ql
9をフリツプフロツプに置き換え、電源スイッチ22
と装填検出スイッチ23との両方のオンに応答してQ1
8の代りのフリップフロップがセットされてスイッチ回
路31がオンになり、Q17及びQ19の代?のフリッ
プフロップにはテープたるみ除去中リセット信号(禁止
信号)が付与され続けられるようにしてもよい。In addition, the transistor Q1I Ql 3 N Ql of the embodiment
9 is replaced with a flip-flop, and the power switch 22 is replaced.
Q1 in response to turning on both the and loading detection switch 23.
The flip-flop in place of Q17 and Q19 is set and the switch circuit 31 is turned on. A reset signal (inhibition signal) may be continuously applied to the flip-flop during tape slack removal.
また実施例では一方のリール軸2を固定してテープたる
み除去駆動しているが固定せずに行うようにしてもよい
し、両方のリールを互に反対方向に回すことによってテ
ープのたるみを除去してもよい。Furthermore, in the embodiment, tape slack removal is driven with one reel shaft 2 fixed, but it may be done without fixing it, or both reels can be rotated in opposite directions to remove tape slack. You may.
また電源スイッチ22を特別に設けずに、電源プラグを
電源スイッチ代りにするものにも適用可能である。Further, it is also applicable to a device in which a power plug is used instead of a power switch without providing a special power switch 22.
また第1のライン24aをトランジスタQ1,Q19の
ベースに接続し、第2のライン24bをトランジスタQ
18のベースに接続する代りに、例えばフリップフロッ
プ21a,21cとスイッチ回路30.33との間に更
にスイッチを設け、該スイッチを第1のライン24aの
第1のテープたるみ除去信号に応答して開放するように
構成し、フリップフロップ21a.21cの記憶内容に
スイッチ回路30.33が応答しないようになしてもよ
い。Also, the first line 24a is connected to the bases of transistors Q1 and Q19, and the second line 24b is connected to the bases of transistors Q1 and Q19.
18, a further switch may be provided, for example between the flip-flops 21a, 21c and the switch circuit 30.33, the switch being responsive to the first tape slack removal signal on the first line 24a. The flip-flops 21a. The switch circuits 30 and 33 may be configured not to respond to the memory contents of 21c.
この場合においては第2のライン24bをトランジスタ
Q18のベースに接続する代りに、テープたるみ除去開
始に同期してフリップフロップ2lbにセット信号を付
与し、テープたるみ除去終了に同期してフリップフロッ
プ2lbにリセッl・信号を付与するようにしてもよい
。In this case, instead of connecting the second line 24b to the base of the transistor Q18, a set signal is applied to flip-flop 2lb in synchronization with the start of tape slack removal, and a set signal is applied to flip-flop 2lb in synchronization with the completion of tape slack removal. A reset signal may also be provided.
第1図は本発明の1実施例に係わるテープデッキを一部
省略して説明的に示すブロック図、第2図は第1図のテ
ープデッキの具体的回路図、第3図は第1図のA〜1点
の状態を示すタイムチャートである。
尚図而に用いられている符号において、1はテープ走行
機構、2,3はリール軸、4,5はドラム、7はキャプ
スクン、12はプレイ用プランジャソレノイド、16は
ブレーキ用プランジャソレノイド、17はブレーキ機構
.18はテープたるみ除去モード設定用プランジャソレ
ノイド、19はテープたるみ除去モード設定用ブレーキ
機構、20は操作部、21は操作記憶部、21a,2l
b,21cはフリップフロツプ、22は電源スイッチ、
23はカセット装填検出スイッチ、24はテープたるみ
除去信号発生回路、25はテープたるみ検出部、26は
伝達制御回路、27はテープ走行機構制御回路、28は
制動制御回路である。FIG. 1 is a block diagram illustrating a tape deck according to an embodiment of the present invention with some parts omitted, FIG. 2 is a specific circuit diagram of the tape deck of FIG. 1, and FIG. It is a time chart showing the state of points A to 1 of . In the symbols used in the illustration, 1 is the tape running mechanism, 2 and 3 are the reel shafts, 4 and 5 are the drums, 7 is the capsun, 12 is the plunger solenoid for play, 16 is the plunger solenoid for the brake, and 17 is the plunger solenoid for the brake. Brake mechanism. 18 is a plunger solenoid for setting the tape slack removal mode, 19 is a brake mechanism for setting the tape slack removal mode, 20 is an operation section, 21 is an operation storage section, 21a, 2l
b, 21c are flip-flops, 22 is a power switch,
23 is a cassette loading detection switch, 24 is a tape slack removal signal generation circuit, 25 is a tape slack detection section, 26 is a transmission control circuit, 27 is a tape traveling mechanism control circuit, and 28 is a brake control circuit.
Claims (1)
構と、 前記テープ走行機構を駆動するための電源回路をオン・
オフする電源スイッチと 前記カセットがテープ走行可能位置に装填されたことを
検出する装填検出スイッチと 前記テープ走行機構をプレイモードにするときに操作す
るプレイ操作部と、 前記プレイ操作部に結合され且つ前記プレイ操作部のプ
レイ操作を記憶するように構成されたプレイ操作記憶部
と、 前記電源スイッチと前記装填検出スイッチとの両方が作
動状態になった時点から前記テープのたるみ除去が実質
的に完了する時点までの期間に於いてテープたるみ除去
信号を発生するテープたるみ除去信号発生回路と、 前記プレイ操作記憶部と前記テープたるみ除去信号発生
回路とに夫々結合され、前記テープたるみ除去信号発生
回路から前記テープたるみ除去信号が発生していない期
間には前記プレイ操作記憶部の記憶出力に応答して前記
テープ走行機構を記憶内容に対応したモードに動作させ
るように前記テープ走行機構を制御し、前記テープたる
み除去信号発生回路から前記テープたるみ除去信号が発
生している期間には前記テープたるみ除去信号に応答し
て前記プレイ操作記憶部の記憶内容に対応したモードで
前記テープ走行機構が動作することを阻止し且つ前記テ
ープ走行機構をテープたるみ除去モードに動作させるよ
うに構威されたテープ走行機構制御回路と、 を具備していることを特徴とするカセット型テープ移送
装置。 2 前記プレイ操作記憶部はプレイ操作を記憶するプレ
イ用フリップフロップであり、 前記テープ走行機構制御回路は前記プレイ用フリツプフ
ロツプの出力に応答してプレイ状態を設定するプレイ制
御用トランジスタと早送り状態を設定する早送り制御用
トランジスタとを含み、前記テープたるみ除去信号に応
答して前記プレイ制御用トランジスタf)Sプレイ阻止
状態動作となり、また前記テープたるみ除去信号に応答
して前記早送り制御用トランジスタが早送り状態動作と
なるように前記プレイ制御用トランジスタ及び前記早送
り制御用トランジスタに前記テープたるみ除去信号発生
回路の出力が結合されたものである特許請求の範囲第1
項記載のカセット型テープ移送装置。[Claims] 1. A tape running mechanism for running the tape of a cassette, and a power supply circuit for driving the tape running mechanism are turned on and off.
a power switch that turns off a power switch, a loading detection switch that detects that the cassette is loaded in a position where the tape can run, and a play operation section that is operated to put the tape drive mechanism into a play mode; The slack removal of the tape is substantially completed from the time when both the play operation storage unit configured to store the play operation of the play operation unit, the power switch and the loading detection switch are activated. a tape slack removal signal generation circuit that generates a tape slack removal signal during the period up to the point in time when the tape slack removal signal generation circuit is coupled to the play operation storage unit and the tape slack removal signal generation circuit, respectively; Controlling the tape running mechanism so as to operate the tape running mechanism in a mode corresponding to the stored content in response to the storage output of the play operation storage unit during a period when the tape slack removal signal is not generated; The tape running mechanism operates in a mode corresponding to the content stored in the play operation storage unit in response to the tape slack removal signal during a period when the tape slack removal signal is generated from the tape slack removal signal generation circuit. A cassette-type tape transport device, comprising: a tape transport mechanism control circuit configured to prevent the tape transport from occurring and to operate the tape transport mechanism in a tape slack removal mode. 2. The play operation storage unit is a play flip-flop that stores play operations, and the tape running mechanism control circuit includes a play control transistor that sets a play state in response to the output of the play flip-flop, and a play control transistor that sets a fast forward state. f) a fast-forward control transistor; in response to the tape slack removal signal, the play control transistor f) enters an S play inhibiting state operation; and in response to the tape slack removal signal, the fast-forward control transistor operates in a fast-forward state. Claim 1, wherein the output of the tape slack removal signal generation circuit is coupled to the play control transistor and the fast forward control transistor so as to operate the tape slack removal signal generation circuit.
The cassette type tape transfer device described in Section 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53056072A JPS5849928B2 (en) | 1978-05-10 | 1978-05-10 | Cassette type tape transfer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53056072A JPS5849928B2 (en) | 1978-05-10 | 1978-05-10 | Cassette type tape transfer device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54147019A JPS54147019A (en) | 1979-11-16 |
| JPS5849928B2 true JPS5849928B2 (en) | 1983-11-08 |
Family
ID=13016869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53056072A Expired JPS5849928B2 (en) | 1978-05-10 | 1978-05-10 | Cassette type tape transfer device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5849928B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1547773A (en) * | 1975-06-05 | 1979-06-27 | Bekaert Sa Nv | Reinforcement of resilient articles |
-
1978
- 1978-05-10 JP JP53056072A patent/JPS5849928B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54147019A (en) | 1979-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5849928B2 (en) | Cassette type tape transfer device | |
| JPS5849929B2 (en) | Cassette type tape transfer device | |
| JPS5810775B2 (en) | Cassette type tape transfer device | |
| US4097785A (en) | Magnetic-tape-transport apparatus | |
| JPS6125085Y2 (en) | ||
| JPH0120506B2 (en) | ||
| JP2539596B2 (en) | Magnetic recording / reproducing device | |
| US3706425A (en) | Automatic tape loading type magnetic recording and reproducing apparatus | |
| JP3048756U (en) | Magnetic recording / reproducing device | |
| JPH03194753A (en) | magnetic recording and reproducing device | |
| JPS5982647A (en) | Device for controlling revolution of feeding reel in magnetic picture recording and reproducing device | |
| JPS593387Y2 (en) | tape recorder | |
| JPH05174468A (en) | Motor drive c0ntrol circuit for tape recording and reproducing device | |
| JPS5834590Y2 (en) | tape recorder | |
| JPH0221065B2 (en) | ||
| JP2699546B2 (en) | Magnetic recording / reproducing device | |
| JP2836095B2 (en) | Magnetic recording / reproducing device | |
| JPH0140411B2 (en) | ||
| JPH079728B2 (en) | Magnetic recording / reproducing device | |
| JPH0234099B2 (en) | JIKIKIROKUSAISEISOCHI | |
| JPS6233Y2 (en) | ||
| JPH0248982Y2 (en) | ||
| JPS6035741B2 (en) | Automatic stop device for tape recorder when running at high speed | |
| JPS6158890B2 (en) | ||
| JPH0210585Y2 (en) |