JPS5851382B2 - 螢光表示管 - Google Patents

Description

【発明の詳細な説明】 本発明は螢光表示管、特に文字、数字および記号等の情
報を表示する螢光表示管に関するものである。

この種の螢光表示管として、最近、第１図に示すような
構成のものが出願人により提案されている。

すなわち同図（ａ）において、ガラス基板１の表面には
、例えば蒸着あるいはＣＶＤ （ＣｈｅｍｉｃａｌＶａ
ｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ ）方法によりシリコ
ン窒化（５ｉ３Ｎ４）膜２が全面に形成されている。

そして、この窒化膜２の表面には、例えば蒸着等によっ
て形成されたアルミニウム（、’、ｇ）層を適当にフォ
トエツチングすることにより形成される配線層３および
４が配置されている。

この配線層３および４の分離個所には、蒸着あるいはス
パッタリング方法でセレン化カドミウム（Ｃｄ Ｓｅ）
層を形成した後、フォトエツチングで所望の個所のみを
残して形成される半導体層５が配置されている。

そして、この半導体層５のそれぞれ両端部は配線層３お
よび４に接続されているものである。

このように表面加工されたガラス基板１の表面には、や
はり蒸着あるいはＣＶＤ方法等により形成されたシリコ
ン窒化膜を適当にフォトエツチングして形成される絶縁
層６が配置されている。

この絶縁層６は、配線層４上には配置されておらず、こ
こには例えば印刷技術等により酸化亜鉛（ＺｎＯ：Ｚｎ
）等からなる螢光体層７が配置されている。

また、絶縁層６上で配線層３および４の分離個所部に図
面と垂直方向にアルミニウム（、Ｕ）からなるゲート電
極８が形成されている。

このようにしてガラス基板１上にはＴＰＴ（ＴｈｉｎＦ
ｉｌｍ Ｔｒａｎｓｉｓｔｏｒ） ９と螢光体部１０
が形成され、配線層３および４はそれぞれソース電極お
よび螢光体層７と接続されたドレイン電極となる。

そして、さらに表面部は螢光体層７が形成された領域を
残してシリコン窒化層からなるパッシベーション膜１１
が形成されている。

このように形成された単一の螢光体はガラス基板１上に
マｌ−ＩＪラックス状配置されているもので、その回路
構成は第１図（ｂ）に示すようになっている。

すなわち、縦方向に配列された各々ＴＰＴはそれぞれゲ
ート電極８を共通にしてＧ、、Ｇ、２． ・・・がガ
ラス基板１の外部に引き出され、横方向に配列された各
々ＴＰＴはそれぞれソース電極３を共通にしてＳｌ、Ｓ
２．・・・がガラス基板１の外部に引き出されている。

そして、各々ＴＰＴのドレイン電極４は螢光体層７に接
続されている。

このように複数個の螢光素子が形成されたガラス基板１
上面にはカソード電極である細線を施こし、これらを被
ってガラス容器が密封されるのである。

このような構成において、上記Ｇｎ、Ｓｎのうちそれぞ
れ所望の部分に電圧を印加すると、所望の螢光体が発光
して図を表示する。

例えば、Ｓｌ をカソードに対してプラス電位にしてお
き、Ｇ１にゲートがオンするための信号パルスを印加し
てやると、Ｓｌの電位がドレイン電極に加わることにな
るので上記カソードからの電子が上記螢光体に照射して
Ｐｌ １が発光する。

しかしながら上記構成による螢光表示管において、配線
層４上に塗布される螢光体層７の形成は、電着、印刷、
沈澱方法等があるが、通常は第２図に示すように螢光体
を分散した電解液１２中にプラス側に電極１３を、マイ
ナス側に螢光体を塗布すべきガラス基板１をそれぞれ配
置し、ドレイン電極４上に螢光体層７を電着によって塗
布する。

この場合、第１図に示したように配線層３，４上にパッ
シベーション膜１１が形成されているが、このパッシベ
ーション膜１１の膜厚が約１μｍ程度であるため、この
配線層３，４にも螢光体が付着して螢光体層７が形成さ
れる。

そして、このパッシベーション膜１１を厚く形成すれば
良いが、この膜１１を厚膜に形成すると、この膜１１が
剥れたり、クラックが生じたりなどして実用的ではない
。

また、蒸着法にて薄膜に形成すると、螢光体電着時に約
１００Ｖの電圧が印加されるために高耐圧のＴＰＴが必
要となり、製作条件が厳しくなる。

また、他の螢光体塗布手段として、印刷法により螢光体
をドレイン電極４上に塗布する場合は、螢光体印刷後に
バインダを除去するために５００〜６００℃の焼成を行
なうので、この温度によりＴＰＴの特性を変化させてし
まう。

また、Ａｔ導体層の再結晶化などを生じ、絶縁層６の耐
圧低下の原因となっていた。

さらに、沈澱法の場合、螢光体を塗布するドレイン電極
４面が小さなドツトを整列させた構造では、螢光体沈澱
塗布後の面取り作業が極めて困難であった。

したがって本発明は、コストが安く、製造が簡単でしか
もＴＰＴ トランジスタの信頼性を向上させた螢光表示
管を提供することを目的としている。

このような目的を達成するために本発明は、基板とフィ
ラメント間にグリッドスペーサを設け、このグリッドス
ペーサ上にＸＹマツトリックスのＴＰＴを設けたもので
ある。

以下図面を用いて本発明の詳細な説明する。

第３図は本発明による螢光表示管の一例を示す要部断面
図であり、第１図と同記号は同一要素となるのでその説
明は省略する。

同図において、１４は透光性ガラス板よりなるフロント
ガラス、１５は電子を放出するフィラメント、１６はこ
のフィラメント１５から放出された電子を均一に分配す
るためのグリッドメツシュ電極、１７は貫通した複数個
のドツト穴１７ａがマトリックス状に配置されかつ上面
の後述するＴＰＴｌ ８が形成された絶縁性のグリッド
スペーサ、１９は透光性ガラス板よりなる基板、２０は
グリッドスペーサ１７の穴１７ａの位置に対応して基板
１９上にマトリックス状に塗布配置された螢光体である
。

なおこの螢光体２０は電極等については図上省略したが
当然に陽極電圧が印加され表示部を構成するものである
。

また、上記グリッドスペーサ１７は第４図に要部斜視図
で示したような構造で形成されている。

すなわち同図において、透光性グリッドスペーサガラス
２１の表面には、蒸着法あるいはＣＶＤ法によりシリコ
ン窒化膜が全表面に塗布され、このシリコン窒化膜の上
面には例えば蒸着法により形成されたアルミニウム層を
所定形状にフォトエツチングすることにより形、威され
る配線層からなるソース電極３．そのソース端子リード
３ａおよびドレイン電極４が形成されている。

そして、このソース電極３およびドレイン電極４の分離
個所には蒸着法あるいはスパッタリング方法でセレン化
カドミウム層を形成した後、フォトエツチングで所望の
個所のみを残して形成される図示しない半導体層が形成
され、この半導体層はその両端部がソース電極３および
ドレイン電極４に接続されている。

また、このように表面加工されたグリッドスペーサガラ
ス２１の表面には、蒸着あるいはＣＶＤ方法等により形
成されたシリコン窒化膜を適当にフォトエツチングして
形成される図示しない絶縁層が配置され、この絶縁層上
で上記ソース電極３およびドレイン電極４の分離個所に
はアルミニウム層からなるゲート電極８、そのゲート端
子リード８ａが形成され、さらにその上面には図示しな
いパッシベーション膜が形成されている。

このようにしてグリッドスペーサガラス２１上には、Ｔ
ＦＴｌ８が形成され、各ソース電極３およびゲート電極
８の他端側は、それぞれ同一材質で同時に形成された配
線層からなるソース端子リード３ａおよびゲート端子リ
ード８ａとしてグリッドスペーサガラス２１の端部に延
在されている。

また、ドレイン電極４の他端側は、このグリッドスペー
サガラス２１を貫通して設けられたドツト穴り１ａ内に
導体を蒸着あるいはスパッタリング法により形成された
ドツト穴電極２２に接続されている。

このように構成された螢光表示管は、交流のフィラメン
ト電源によりフィラメント１５を加熱するとともにグリ
ッドメツシュ電極１６と螢光体２０にフィラメント１５
に対して正の電位となる電圧を印加し、ソース端子リー
ド３ａには、前記螢光体２０よりは底い正電位をハイレ
ベル、後述するカットオフ電位をローレベルとするパル
ス電圧、ゲート端子リード８ａにはＴＦＴｌ ８をスイ
ッチングする信号電圧をそれぞれ印加して駆動させる。

先ず、フィラメント１５から放出された熱電子はグリッ
ドメツシュ電極１６により加速拡散されグリッドスペー
サ２１に到達する。

次に、ゲート電極８に信号が印加されＴＰＴＩ ８をス
イッチングすると、正電位のパルスが印加されたソース
電極３に対応するドレイン電極に接続されたドツト穴電
極２２には、ソース電極３に印加した正電位のパルスが
印加される。

そこで、グリッドスペーサ２１に到達した電子は、一部
が正電位のパルスが印加されたドツト穴電極２２にドレ
イン電流として流れ込む一方、他の一部は螢光体２０が
前述したように正電位（陽極電圧）となっているためさ
らに加速され、ドツト穴２１ａを通過して螢光体２０に
流れ込み発光表示を行なう。

他方、ゲート電極８およびソース電極３の組合せにより
ソース電極３に印加した正電位パルスが印加されないド
ツト穴電極２２は、ドツト穴２１ａを電子が通過するの
を阻止するいわゆるカットオフ電圧の電位に維持されて
いるため当該ドツト穴２１ａに対応する螢光体２０は発
光しない。

このようにして各螢光体２０の発光表示の制御が行なわ
れる。

また、第５図に示したようにＴＰＴｌ Ｂを、メモリ用
のＴＦＴ２３とコンデンサ２４とからなるメモリ回路に
組合わせることによって、メモリ作用を持たせることが
できる。

このような構成によれば、ＴＰＴｌ ８の形成部と螢光
体２０の形成部とが分離されているため、螢光体の塗布
方法としては電着法、印刷法が採用できるため、配線層
上に螢光体２０を付着させたり、困難な面取作業を行な
うことなく、簡単に螢光表示管が製作できる。

また、基板１９の良品とＴＦＴｌ８を形成したグリッド
スペーサ１１の良品とを組合せることができるため、生
産歩留りを向上させることができる。

さらには、基板１９とグリッドスペーサ１Ｔとの組合せ
を、フロントガラス１４をフリットガラスで封止する工
程で行なえば、従来のグリッドメツシュ焼成工程を省略
でき、ＴＦＴｌ８の温度工程による特性の変化を減少さ
せることができる。

以上説明したように本発明によれば、製造が簡単で、生
産コストが安く、シかもＴＰＴ トランジスタの信頼性
を向上させた螢光表示管が得られる極めて優れた効果を
奏する。

【図面の簡単な説明】

第１図ａ、ｂは螢光表示管の一例を示す要部断面図、回
路図、第２図は螢光体の電着方法の一例を説明するため
の要部構成図、第３図は本発明による螢光表示管の一例
を示す要部断面図、第４図は本発明に係わるグリッドス
ペーサの一例を示す要部斜視図、第５図は本発明による
螢光表示管にメモリを持たせるためにＴＰＴ ２個コ
ンデンサー１個を組合せた要部回路図である。 １・・・・・・ガラス基板、２・・・・・・シリコン窒
化膜、３・・・・・・配線層（ソース電極）、３ａ・・
・・・・ソース端子リード、４・・・・・・配線層（ド
レイン電極）、５・・・・・・半導体層、６・・・・・
・絶縁層、７・・・・・・螢光体層、８・・・・・・ゲ
ート電極、８ａ・・・・・・ゲート端子リード、９・・
・・・・ＴＰＴ、１０・・・・・・螢光体部、１１・・
・・・・パッシベーション膜、１２・・・・・・電解液
、１３・・・・・・電極、１４・・・・・・フロントガ
ラス、１５・・・・・・フィラメント、１６・・・・・
・グリッドメツシュ電極、１７・・・・・・グリッドス
ペーサ、１７ａ・・・・・・穴、１８・・・・・・ＴＦ
Ｔ１１９・・・・・・基板、２０・・・・・・螢光体、
２１・・・・・・グリッドスペーサガラス、 ・・・ドツト穴電極、２ デンサ。

Claims (1)

【特許請求の範囲】
1. １ 少なくとも一面が透明な外囲器と、この外囲器の内
   壁にドツト状に螢光体を被着して形成された表示部と、
   この各表示部に対向して設けられた複数の貫通穴を有し
   かつ各ドレイン電極か上記各貫通穴の内壁面に形成され
   た電極に接続されるとともに各ソース電極が列ごとにか
   つ各ゲート電極が行ごとにそれぞれ共通接続された複数
   のＴＰＴを有するグリッドスペーサと、このグリッドス
   ペーサに対向し全表示部を覆うグリッドメツシュ電極と
   、このグリッドメツシュ電極に対向して張設されたフィ
   ラメントとを備えたことを特徴とする螢光表示管。