JPS5853376B2 - Calculation method for calculating discount premium - Google Patents
Calculation method for calculating discount premiumInfo
- Publication number
- JPS5853376B2 JPS5853376B2 JP50087501A JP8750175A JPS5853376B2 JP S5853376 B2 JPS5853376 B2 JP S5853376B2 JP 50087501 A JP50087501 A JP 50087501A JP 8750175 A JP8750175 A JP 8750175A JP S5853376 B2 JPS5853376 B2 JP S5853376B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- operand
- subtraction
- addition
- arithmetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Calculators And Similar Devices (AREA)
Description
【発明の詳細な説明】
この発明は電子式卓上計算機等のディジタル演算装置に
より割引き割増し計算を行なわせるための演算方式に関
する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an arithmetic method for performing discount/surcharge calculations using a digital arithmetic device such as an electronic desktop calculator.
割引きあるいは割増し計算とは数値aのb%引きあるい
はb%増しの値を算出することであり、事務計算を行な
う上でしばしば必要とされるこうした計算は、従来から
たとえば電卓にパーセントキーを設けて実行しうるよう
になっていた。Discount or premium calculation is to calculate the value of b% subtraction or b% increase from numerical value a, and such calculations, which are often required in office calculations, have traditionally been performed using, for example, a calculator with a percentage key. It was possible to implement it.
一般に、ディジタル演算装置では演算データを置数する
置数キーと、演算データについて何らかの処理を指令す
るための演算キーおよびデータの小数点位置を指示する
ための小数点キーなどを備えている。In general, a digital arithmetic device is equipped with a numeric key for entering arithmetic data, an arithmetic key for instructing some kind of processing on the arithmetic data, and a decimal point key for indicating the decimal point position of the data.
演算キーとしては加算キー、減算キー、乗算キー除算キ
ー、イコールキーパー七ントキー(以下、各キーを田、
日、区、田、日、%と略記する)などが通常の電卓には
設けられていて、加減乗除算やパーセント計算が行なわ
れる。Arithmetic keys include addition key, subtraction key, multiplication key, division key, and equal key.
A normal calculator has a calculator that allows you to perform addition, subtraction, multiplication, division, and percentage calculations.
近年のLSI (大規模集積回路)の発達にともない
ディジタル演算装置は著しく小型化し、電卓などは1個
のLSIで演算回路が構成されてきているし、また更に
高級な演算機能を付加することも可能となっている。With the recent development of LSI (large-scale integrated circuits), digital arithmetic devices have become significantly smaller, and the arithmetic circuits in calculators and the like are now constructed from a single LSI, and even more advanced arithmetic functions can be added. It is possible.
新しい演算機能を増設するにあたって必要なことは、キ
ー操作が出来るだけ簡単であることと同時に既に存在す
る演算機能を最大限利用して回路面積の増大を防ぐこと
である。When adding new arithmetic functions, it is necessary to make key operations as simple as possible and at the same time to make maximum use of the already existing arithmetic functions to prevent an increase in circuit area.
従来、割増し計算あるいは割引き計算の一例として1図
に示すフローチャートにもとづく演算方式が存在する。BACKGROUND ART Conventionally, there is an arithmetic method based on a flowchart shown in FIG. 1 as an example of premium calculation or discount calculation.
このフローチャートは被演算数a(以下間と略記する)
と演算数b(以下傷と略記する)との間で凪OX、儂と
いうキー操作をすでに行なった後の状態でのキー%ある
いはキー呂の処理を示すものである。This flowchart shows the operand a (hereinafter abbreviated as "ma")
This shows the processing of the key % or the key RO in the state after the key operations Nagi OX and I have already been performed between
ステップ1は呂あるいは%を押したときのスタートステ
ップであって、この状態では被演算レジスタRegiの
内容(Regi〕として被演算数aが、また演算レジス
タReg2の内容(Reg2)として演算数すがそれぞ
れ記憶されている。Step 1 is the start step when you press the key or %. In this state, the operand a is the contents of the operand register Regi (Regi), and the operand a is the contents of the operation register Reg2 (Reg2). Each is memorized.
また、上記囚キーが押されている状態も記憶されている
。Also, the state in which the prisoner key is pressed is also stored.
(乗算命令(→が記憶されている)今仮に田キーあるい
は日キーが押されれば演算命令としては加算命令(1)
あるいは減算命令(−)が記憶される。(Multiplication instruction (→ is memorized) If the ta key or day key is pressed now, the addition instruction (1) will be used as the calculation instruction.
Alternatively, a subtraction instruction (-) is stored.
ここでは岡、区、(6)のキー操作が終了しているから
、その次に%キーを押すとステップ2からステップ3へ
と進み、乗算命令に)が記憶されているのでステップ4
へ進む。Here, the key operations for Oka, Ku, and (6) have been completed, so if you press the % key next, it will proceed from step 2 to step 3, and since ) is memorized in the multiplication instruction, step 4
Proceed to.
このステップ4では、演算レジスタReg2で記憶され
ている演算数すの小数点位置データ〔PREG2〕に「
2」が加えられ、小数点位置を2桁進める。In this step 4, the decimal point position data [PREG2] of the operation number stored in the operation register Reg2 is
2" is added and the decimal point is advanced by two places.
この処理によって演算数すは1/100倍されたことに
なる。By this process, the calculation number is multiplied by 1/100.
次にステップ7に進み、レジスタReglの内容とレジ
スタReg2の内容の積をレジスタReg2に記憶し、
エンドステップ12に進む。Next, proceed to step 7, store the product of the contents of register Regl and the contents of register Reg2 in register Reg2,
Proceed to end step 12.
こうして−b 演算レジスタReg2には□すなわちaのb%00 に相当する数値が求められたことになる。Thus-b Arithmetic register Reg2 contains □, that is, b%00 of a. This means that a value corresponding to .
なお、図中ステップ7.9,11はそれぞれ従来からあ
る乗算、加算、減算のステップである。Note that steps 7, 9, and 11 in the figure are conventional multiplication, addition, and subtraction steps, respectively.
次に従来装置で割引き、割増し計算を行なう場合すなわ
ちaのb%引きあるいはaのb%増しの計算を行なうに
は、図、凶、(8)、%という順でキ−b
−操作を行ない を求め、続いて日、日ある00
いは田、日とキーを押すことによってa −a−b
a−b
あるいはa+ を求める。Next, when using the conventional device to perform discount and premium calculations, i.e., to calculate b% off of a or b% increase from a, key - b - is operated in the order of fig, ku, (8), %. , and then press the keys 日, 日 00, 田, 日 and a -a-b.
Find a-b or a+.
つまり、100 100
今、配、圀、旧、%というキー操作によってレジ−b
スタReglにはaが、レジスタReg2には□00
が記憶されているから、日キーまたは田キーを押して減
算命令(ハ)または加算命狽田を記憶させたうえでロキ
ーを押すと、第1図から明らかなように減算命令(→に
対してはステップ1→2→5→6→8→10→11→1
2と進んで演算レジスタ−b
Reg2にa−が求められる。In other words, 100 100 Now, a is stored in register b Regl and □00 is stored in register Reg2 by key operations such as ``ai'', ``koku'', ``old'', and %. c) Or, if you memorize the addition command and then press the LOCKey, as is clear from Figure 1, the subtraction command (for →, step 1 → 2 → 5 → 6 → 8 → 10 → 11 → 1
2, and a- is found in the arithmetic register -b Reg2.
また加算命令00
(+)に対してはステップ1→2→5→6→8→9→a
−b。Also, for addition instruction 00 (+), step 1 → 2 → 5 → 6 → 8 → 9 → a
-b.
12と進んで演算レジスタReg2にa+□か00 求められる。Proceed to 12 and write a+□ or 00 to calculation register Reg2. Desired.
なお、図中42口はいずれも上記した以外のキー操作が
行なわれた場合の進路であり、ここでは説明を省略する
。It should be noted that all 42 ports in the figure are paths taken when key operations other than those described above are performed, and their explanation will be omitted here.
さて、以上が従来の割引き、割増し計算を行なう方式で
あるが、この演算方式では2回の置数操作と4回の演算
キー操作とが必要である。The above is a conventional method for performing discount and premium calculations, but this calculation method requires two numeric operations and four calculation key operations.
つまり、割引き計算では、臓区、■、%、日、呂という
操作、割増し計算では配、図、■、%、田、日という操
作が必要であって、いずれもキー操作が煩雑であるから
他の加減乗除算などの演算にくらべてキー操作の誤りを
誘発する可能性が著しく高いという欠点をもっている。In other words, the discount calculation requires the operations zoku, ■, %, 日, ro, and the premium calculation requires the operations 输, fig, ■, %, 田, 日, all of which require complicated key operations. Compared to other operations such as addition, subtraction, multiplication, and division, this method has the disadvantage that it is much more likely to cause errors in key operations.
この発明は上記の点に鑑みなされたもので、電子式卓上
計算機等のディジタル演算装置に割引き割増し計算機能
を付加するときに、加減乗除算に於るキー操作と同程度
に簡略にでき、かつ従来方式のもつキー操作の誤り発生
の可能性を低くシラる演算方式を提供することを目的と
する。This invention has been made in view of the above points, and when adding a discount/surcharge calculation function to a digital arithmetic device such as an electronic desktop calculator, it can be made as simple as key operations for addition, subtraction, multiplication, and division. The object of the present invention is to provide an arithmetic method that reduces the possibility of key operation errors occurring in conventional methods.
以下図面を参照してこの発明の一実施例を説明する。An embodiment of the present invention will be described below with reference to the drawings.
第3図は本発明を実施するに必要な要部システム図であ
り、第4図はそれらシステムを用いた本発明の概略説明
図である。FIG. 3 is a system diagram of essential parts necessary for implementing the present invention, and FIG. 4 is a schematic explanatory diagram of the present invention using these systems.
第3図において、13はテンキー、加算キー、減算キー
、パーセントキーを有するキーボード、14は演算回路
、15は被演算数記憶用メモリー、16は演算数記憶用
メモリー、1Tは第1・第2・第3の判断手段、18は
乗算ルーチン・除算ルーチン・加算ルーチン・減算ルー
チン・置数ルーチンを実行させる制御用ROM、19は
表示回路である。In FIG. 3, 13 is a keyboard having a numeric keypad, an addition key, a subtraction key, and a percent key; 14 is an arithmetic circuit; 15 is a memory for storing operands; 16 is a memory for storing operands; 1T is a first and second - The third judgment means, 18 is a control ROM for executing a multiplication routine, a division routine, an addition routine, a subtraction routine, and a numeric routine; 19 is a display circuit;
1Tに示した第1・第2・第3の判断手段は第4図で示
すごとく、×・÷・十・−を判断するとき、また、パー
セントキーが押されたかどうか、また、前の置数におい
て、+・−が押されたかどうかを判断するものであり、
更にまた前のキー操作において+・−キーの操作があっ
たかどうかを判断するものである。As shown in Figure 4, the first, second, and third judgment means shown in 1T are used to judge ×, ÷, 10, -, and also to check whether the percent key has been pressed or not, and to check whether the percent key has been pressed or not. In numbers, it is determined whether + or - is pressed.
Furthermore, it is determined whether the +/- keys were operated in the previous key operation.
第2図は同実施例のフローチャートであり、図、区(あ
るいは田または日)、旧というキー操作を行なって被演
算数aが被演算レジスタReglに、演算数すが演算レ
ジスタReg2にそれぞれ記憶され、かつ演算命令(×
)(あるいは(1)または(−))が記憶されている状
態咽%キーあるいはロキーが押された時の処理のフロー
が示されている。FIG. 2 is a flowchart of the same embodiment, in which the operand a is stored in the operand register Regl and the operand a is stored in the operation register Reg2 by performing key operations such as ``Figure'', ``ku'' (or 田 or 日), and ``old''. and the calculation instruction (×
) (or (1) or (-)) is stored. The process flow when the % key or the Lo key is pressed is shown.
この発明方式は、割引き計算のときのキー操作を田、日
、旧、%とするようにしており、このキー操作によるデ
ータの処理は次の通りである。In the method of this invention, the key operations for discount calculation are ``field'', ``day'', ``old'', and %, and data processing by these key operations is as follows.
囚、日、(6)とキーを操作した後に鐵キーを押すと、
第2図のスタートステップ21からステップ22へ進み
%キーであるという条件が成立してステップ23に進む
。If you press the iron key after operating the prison, day, and (6) keys,
The process proceeds from the start step 21 in FIG. 2 to step 22, and when the condition that it is a % key is established, the process proceeds to step 23.
次にステップ23では、演算命令が(杓ではなくに)で
あるからステップ24に進み、ここからステップ25に
移る。Next, in step 23, since the arithmetic instruction is (rather than ladle), the process proceeds to step 24, and from there, the process proceeds to step 25.
ステップ25では演算レジスタReg2に記憶されてい
る演算数すの小数点位置データに「2」が加えられ、小
数点位置を2桁進め、演算数をb/xooとする。In step 25, "2" is added to the decimal point position data of the operation number stored in the operation register Reg2, the decimal point is advanced by two digits, and the operation number is set to b/xoo.
次にステップ28に進みレジスタReglとレジスタR
eg2との内容の積をレジスタReg2に記憶する。Next, proceed to step 28 and register Regl and register R.
Store the product of the contents with eg2 in register Reg2.
こうして、−b 演算レジスタReg2には か、被演算レジス00 りReglにはaが記憶されることになる。Thus, -b Arithmetic register Reg2 is or operand register 00 Then a will be stored in Regl.
次にステップ29に進み、減算命令が記憶されているか
らここでの条件は成立し、ステップ30に進む。Next, the process proceeds to step 29, and since the subtraction instruction is stored, the condition here is met, and the process proceeds to step 30.
ステップ30では条件は成り立たないからさらにステッ
プ32に進み、ここで減算置引→であるという条件が成
立してステップ33に進む。Since the condition is not satisfied in step 30, the process proceeds to step 32, where the condition that subtraction, substitution, and then is satisfied is satisfied, and the process proceeds to step 33.
ステップ33では被演算レジスタReg1に記憶されて
いるデータaから演算レジスタReg2に記憶され−b
ているデータ□を減じた結果がReg2に記憶00
される。In step 33, the result of subtracting the data □ stored in the calculation register Reg2 from the data a stored in the operand register Reg1 is stored in Reg2 as 00.
つまり、この時点でレジスタReg2にa8°”、LL
iaO’l)%弓1き。In other words, at this point, register Reg2 has a8°”, LL
iaO'l)% Bow 1.
値が求よ91.700 トステップ34に進む。Find the value 91.700 Proceed to step 34.
一方、割増し計算のキー操作は田、田、同、%とするも
のであるが、同様に第2図のフローチャートを参照して
説明する。On the other hand, the key operations for calculating the premium are 0, 0, 0, and %, which will be similarly explained with reference to the flowchart shown in FIG.
先ず同、田、同とキーを操作した後で、%キーを押すと
ステップ21→22→23→24→25→28→29→
30と進−b
んで、演算レジスタReg2に□か求められる。First, after operating the same, 田, and same keys, press the % key. Steps 21 → 22 → 23 → 24 → 25 → 28 → 29 →
30 and advance -b, □ is found in the arithmetic register Reg2.
00
この時被演算レジスタReg1にaが記憶されているこ
とも割引き計算のときと同様である。00 At this time, the fact that a is stored in the operand register Reg1 is the same as in the case of discount calculation.
次にステップ30では加算命令(イ)が記憶されている
から条件は成立し、ステップ31に進みここで加算が行
なわれる。Next, in step 30, since the addition instruction (a) is stored, the condition is met, and the process advances to step 31, where addition is performed.
つまりレジスタReg1のデータaと−b レジスタReg2のデータ とが加算されその00 結果がレジスタReg2に記憶される。In other words, data a and -b of register Reg1 The data in register Reg2 is added to 00. The result is stored in register Reg2.
レジスタ−b
Reg 2にa+ が求まると、エンドステップ0
0
34に進みaのb%増しの計算は終了する。When a+ is found in register b Reg 2, end step 0
The process advances to 034 and the calculation of increasing a by b% is completed.
なお、図中ハ、二はいずれも上記した以外のキー操作が
行なわれた場合の進路であり、ここでは説明を省略する
。Incidentally, C and C in the figure are both routes when key operations other than those described above are performed, and their explanation will be omitted here.
以上の説明から明らかになった通り、この発明の方式に
よれば割引き、割増し計算がそれぞれ痘、日、情、%、
輿田、狙%という4回のキー操作(a、bの置数がそれ
ぞれ1回とするとき)で行なえ、従来の加減乗除のキー
操作と同程度までに簡略されたキー操作で演算できるか
ら、キー操作ミスによる誤りの発生の可能性は著しく低
くなり、電卓などではその操作性は高められる。As is clear from the above explanation, according to the method of the present invention, the discount and premium calculations are performed in the following manner:
It can be performed with four key operations (Koshida, Aim %) (one time each for a and b), and calculations can be performed with key operations that are as simple as conventional key operations for addition, subtraction, multiplication, and division. , the possibility of errors due to key operation errors is significantly reduced, and the operability of calculators and the like is improved.
また第1図と第2図をくらべても理解される通り、演算
ステップ数の増加はステップ24,2902つだけであ
り、論理回路は従来方式のものを大幅に利用することが
できる。Furthermore, as can be understood by comparing FIG. 1 and FIG. 2, the number of calculation steps is increased by only two steps 24, 290, and the logic circuit of the conventional method can be used to a large extent.
なお、上述した実施例は第2図のフローチャートにした
がって実現されるこの発明方式の一例であり、実際上は
他の種々な実施例が可能であることはもちろんである。It should be noted that the above-described embodiment is an example of the method of the present invention realized according to the flowchart shown in FIG. 2, and it goes without saying that various other embodiments are actually possible.
たとえば、第2図のステップ25において行なわれてい
るレジスタReg2の小数点位置データを2桁シフトす
る動作は、ステップ28での乗算を実行した後に行なう
ようにしても結果は同じである。For example, the operation of shifting the decimal point position data of register Reg2 by two digits, which is performed in step 25 of FIG. 2, can be performed after the multiplication in step 28 has been performed, and the result will be the same.
さらに、たとえば第2図のステップ24,29の判定条
件として「(+)または(→」としているが、こうした
判定条件は岡、田、■、綴または位、s、 [E]、%
という一連のイ・−操作が行なわれたことさえ確認しう
るものであれば他の判定条件を設定してもよい。Furthermore, for example, the judgment conditions for steps 24 and 29 in FIG.
Other judgment conditions may be set as long as it can be confirmed that the series of operations A and B have been performed.
以上詳述した通りこの発明によれば、キー操作が極めて
簡単でありかつ既に存在する演算機能を最大限利用して
回路面積を小型とし、したがってキー操作の誤り発生の
可能性を小さくした割引き割増し計算の演算方式を提供
できる。As detailed above, according to the present invention, the key operation is extremely simple, and the circuit area is reduced by making maximum use of the already existing arithmetic functions, thereby reducing the possibility of key operation errors. It can provide calculation methods.
第1図は従来の割引き割増し計算の一実施例を示すフロ
ーチャート図、第2図はこの発明方式の一実施例を示す
フローチャート図、第3図は本発明を説明するに要する
要部システム図、第4図は第1・第2・第3判断手段を
説明するための概略説明図である。FIG. 1 is a flowchart showing an example of a conventional discount/surcharge calculation, FIG. 2 is a flowchart showing an example of the method of the present invention, and FIG. 3 is a system diagram of essential parts necessary for explaining the present invention. FIG. 4 is a schematic explanatory diagram for explaining the first, second, and third determining means.
Claims (1)
するキーボードと、被演算数記憶用メモリー・演算数記
憶用メモリーと、第1・第2・第3の判断手段と、演算
回路と、乗算ルーチン・除算ルーチン・加算ルーチン・
減算ルーチン・置数ルーチンを実行させる制御用ROM
とを有し、第1番目に被演算数aを置数し、第2番目に
加算キーあるいは減算キーを操作し、第3番目に演算数
すを置数し、さらに第4番目にパーセントキーを操作す
a−b a−b ることによりa+ あるいはa −□なる100
100 数値演算実行させる演算方式にして、上記a+8°5
a°5なる演算実行を第1番目の置100
100 数により被演算数aを被演算数記憶用メモリーに記憶さ
せ、第2番目のキー操作による加減乗除の判断を上記第
1の判断手段をもって行い、第3番目の置数により演算
数すを演算数記憶用メモリーに記憶させ、上記第4番目
のキー操作によるパーセントキーの判断を上記第2の判
断手段をもって行い、このキーがパーセントキーである
場合、さらにその前に操作された演算キーが加減算キー
であるか否かを上記第2の判断手段をもって行い、この
キーが加減算キーであれば上記演算数すの小数点位置を
上位桁へ2桁進めた状態で上記被演算数記憶用メモリー
に予め記憶されている上記被演算数aとの積を上記演算
回路をもって求めこれを再び上記演算数記憶用メモリー
に記憶し、第3の判断手段をもって上記パーセントキー
操作前に操作したキーが加算キーであることを求めて上
記被演数記憶用メモリーに予め記憶されていた被演算数
aと上記求められた積との和を求め、上記操作したキー
が減算キーであることを求めて被演算数aから上記求め
られた積を差し引いた差を求め、この和あるいは差を再
び演算数記憶用メモリーに記憶させることにより行うよ
うにしたことを特徴とする割引き割増し計算の演算方式
。[Scope of Claims] 1. A keyboard having a numeric key, an addition/subtraction key, and a percent key, a memory for storing operands, a memory for storing arithmetic numbers, first, second, and third determination means, and an operation Circuits, multiplication routines, division routines, addition routines,
Control ROM that executes subtraction routines and number routines
The operand a is placed in the first position, the addition or subtraction key is operated in the second position, the operand is placed in the third position, and the percent key is pressed in the fourth position. By manipulating a-b a-b, a+ or a −□ becomes 100
100 Use the calculation method to perform numerical calculations, and use the above a + 8° 5
Execute the operation a°5 at the first position 100
100 The operand a is stored in the operand storage memory, the addition, subtraction, multiplication, and division are determined by the second key operation using the first determination means, and the operand a is determined by the third digit. It is stored in the memory for storing arithmetic numbers, and the second determining means determines whether the fourth key is a percent key, and if this key is a percent key, the previously operated arithmetic key is The second determining means determines whether or not the key is an addition/subtraction key, and if the key is an addition/subtraction key, the decimal point position of the operand is advanced by two digits to the upper digits and stored in the memory for storing the operands. The arithmetic circuit calculates the product with the pre-stored operand a and stores it again in the arithmetic number storage memory, and the third determining means determines whether the key operated before operating the percent key is the addition key. , and calculate the sum of the operand a previously stored in the operand storage memory and the product obtained above, and calculate the operand by determining that the operated key is the subtraction key. An arithmetic method for discount premium calculation, characterized in that the difference is obtained by subtracting the above-determined product from the number a, and this sum or difference is stored again in a memory for storing arithmetic numbers.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50087501A JPS5853376B2 (en) | 1975-07-17 | 1975-07-17 | Calculation method for calculating discount premium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50087501A JPS5853376B2 (en) | 1975-07-17 | 1975-07-17 | Calculation method for calculating discount premium |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5211737A JPS5211737A (en) | 1977-01-28 |
| JPS5853376B2 true JPS5853376B2 (en) | 1983-11-29 |
Family
ID=13916715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50087501A Expired JPS5853376B2 (en) | 1975-07-17 | 1975-07-17 | Calculation method for calculating discount premium |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5853376B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2264060A1 (en) * | 1972-05-22 | 1974-03-07 | Texas Instruments Inc | ELECTRONIC CALCULATING MACHINE |
-
1975
- 1975-07-17 JP JP50087501A patent/JPS5853376B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5211737A (en) | 1977-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4110831A (en) | Method and means for tracking digit significance in arithmetic operations executed on decimal computers | |
| JPS5853376B2 (en) | Calculation method for calculating discount premium | |
| JPH01232423A (en) | Arithmetic circuit | |
| JPS5825287B2 (en) | Niyuuriyokuhoushiki | |
| US3675000A (en) | Apparatus for arithmetic operations by alerting the corresponding digits of the operands | |
| JPS63254525A (en) | division device | |
| JPS60126736A (en) | Data processor | |
| JPS61224036A (en) | Arithmetic unit | |
| JPS5828273Y2 (en) | electronic desk calculator | |
| JPS5825458Y2 (en) | index display device | |
| JP2007272629A (en) | Calculation apparatus and calculation program | |
| JPH07319822A (en) | Small calculator with check function | |
| JPS60247781A (en) | computing device | |
| JP2903529B2 (en) | Vector operation method | |
| JPS6149234A (en) | Multiplier circuit for floating point | |
| JPH0413734B2 (en) | ||
| JPH01100626A (en) | fractional multiplier | |
| JPH04245534A (en) | Adder/subtractor | |
| JPS5924463B2 (en) | computer equipment | |
| JPS60254231A (en) | Control system for floating point arithmetic | |
| JPH04160533A (en) | Microprocessor | |
| JPS62206643A (en) | Trouble detecting circuit for adder | |
| JPS61157964A (en) | Electronic desk calculator | |
| JPS6015986B2 (en) | computer equipment | |
| Moffitt | Four-Bit ALU Trainer Detailed Design Document |