JPS5853414B2 - signal detection circuit - Google Patents
signal detection circuitInfo
- Publication number
- JPS5853414B2 JPS5853414B2 JP53074689A JP7468978A JPS5853414B2 JP S5853414 B2 JPS5853414 B2 JP S5853414B2 JP 53074689 A JP53074689 A JP 53074689A JP 7468978 A JP7468978 A JP 7468978A JP S5853414 B2 JPS5853414 B2 JP S5853414B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- rectifier
- signal detection
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
この発明は、テープ再生装置等に於ける無信号状態を検
出する信号検出回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a signal detection circuit for detecting a no-signal state in a tape reproducing device or the like.
第1図及び第2図は従来の信号状態を検出する信号検出
回路の一例を示すもので、第1図において1は磁気テー
プ等からの信号源、2は増幅器である。1 and 2 show an example of a conventional signal detection circuit for detecting a signal state. In FIG. 1, 1 is a signal source from a magnetic tape or the like, and 2 is an amplifier.
通常信号源1からの信号は入力結合コンデンサ11、増
幅器2及び出力結合コンデンサ12を通して整流回路3
に加えられる。Normally, a signal from a signal source 1 is passed through an input coupling capacitor 11, an amplifier 2, and an output coupling capacitor 12 to a rectifier circuit 3.
added to.
即ち信号がある状態(以下、信号状態という)では整流
回路3の整流電圧レベルは高く、無信号状態では低くな
る。That is, the rectified voltage level of the rectifier circuit 3 is high when there is a signal (hereinafter referred to as a signal state), and is low when there is no signal.
この整流電圧をシュミット回路4に加え信号の有無に対
応した出力を端子5より得るものである。This rectified voltage is applied to a Schmitt circuit 4, and an output corresponding to the presence or absence of a signal is obtained from a terminal 5.
第2図は整流回路3及びシュミット回路4の具体例を示
すものである。FIG. 2 shows a specific example of the rectifier circuit 3 and the Schmitt circuit 4. In FIG.
第2図において、整流ダイオード13、整流コンデンサ
14、抵抗15で整流回路を、トランジスタ16,20
及び抵抗17,18,19,21でシュミット回路を構
成するものである。In FIG. 2, a rectifier diode 13, a rectifier capacitor 14, and a resistor 15 form a rectifier circuit, and transistors 16 and 20
and resistors 17, 18, 19, and 21 constitute a Schmitt circuit.
ここで整流回路のアタックタイムは整流ダイオード13
の動抵抗と整流コンデンサ14で定まり、リカバータイ
ムは整流コンデンサ14と抵抗15で定まる。Here, the attack time of the rectifier circuit is the rectifier diode 13
The recovery time is determined by the dynamic resistance of the rectifier capacitor 14 and the rectifier capacitor 14, and the recovery time is determined by the rectifier capacitor 14 and the resistor 15.
またシュミットレベルは抵抗17.18,19の比及び
トランジスタ16.20のベース・エミッタ間電圧で定
まる。Further, the Schmitt level is determined by the ratio of resistors 17, 18 and 19 and the base-emitter voltage of transistor 16, 20.
磁気テープに於ける無信号状態を検出する際には、無信
号状態の時間及び信号レベルが重要となる。When detecting a no-signal state on a magnetic tape, the time and signal level of the no-signal state are important.
従来の第2図に於ける回路では、それぞれリカバータイ
ムとシュミットレベルに対応している。The conventional circuit shown in FIG. 2 corresponds to recovery time and Schmidt level, respectively.
しかしシュミットレベルが電源電圧■に依存すること及
びトランジスタ16.20のベース・エミッタ間電圧の
温度特性等も影響するため、電源電圧範囲を広くとれず
、またシュミットレベルの設定が電源電圧に依って変動
するなどの欠点を有していた。However, since the Schmitt level depends on the power supply voltage and is also affected by the temperature characteristics of the base-emitter voltage of the transistor 16 and 20, it is not possible to set a wide power supply voltage range, and the Schmitt level setting depends on the power supply voltage. It had drawbacks such as fluctuation.
この発明は上記欠点に鑑みてなされたもので、電源電圧
等の影響により、信号検出レベル及び無時号状態の時限
設定が変動せず、しかも時限設定が容易である信号検出
回路を提供するものである。This invention has been made in view of the above-mentioned drawbacks, and provides a signal detection circuit in which the signal detection level and the time limit setting for the no-time signal state do not change due to the influence of power supply voltage, etc., and in which the time limit setting is easy. It is.
以下、この発明について第3図及び第4図を用いて詳細
に説明する。Hereinafter, this invention will be explained in detail using FIGS. 3 and 4.
第3図はこの発明の構成の一実施例を示すブロック図で
あり、図において、1〜3は第1図のものと同一である
。FIG. 3 is a block diagram showing an embodiment of the configuration of the present invention, and in the figure, numerals 1 to 3 are the same as those in FIG. 1.
6はスイッチ回路、7は遅延回路である。6 is a switch circuit, and 7 is a delay circuit.
この構成においてスイッチ回路6は、整流電圧のレベル
に応じてオン、オフする。In this configuration, the switch circuit 6 is turned on and off depending on the level of the rectified voltage.
無信号状態でスイッチ回路6がオフになると遅延回路7
が動作し出力を得る。When the switch circuit 6 is turned off with no signal, the delay circuit 7
works and gets the output.
第4図では整流回路をダイオード13、コンテンサ14
、抵抗15で、またスイッチ回路をトランジスタ22で
構成する。In Figure 4, the rectifier circuit consists of a diode 13 and a capacitor 14.
, a resistor 15, and a transistor 22 as a switch circuit.
また遅延回路は抵抗23、コンデンサ24、電圧比較器
25で構成される。Further, the delay circuit includes a resistor 23, a capacitor 24, and a voltage comparator 25.
ここで信号状態では整流電圧は高くトランジスタ22が
オンするため、コンデンサ24が放電し、出力端子5G
t’低“になる。In the signal state, the rectified voltage is high and the transistor 22 is turned on, so the capacitor 24 is discharged and the output terminal 5G
It becomes t'low.
無信号状態でトランジスタ22がオフになるとコンデン
サ24は抵抗23を通して放電され電圧比較器基準電圧
■、efを越えた際、出力端子5の出力電圧は反転する
。When the transistor 22 is turned off in a no-signal state, the capacitor 24 is discharged through the resistor 23, and when it exceeds the voltage comparator reference voltage 2, ef, the output voltage at the output terminal 5 is inverted.
この遅延時間tdは次式で表わされる。This delay time td is expressed by the following equation.
但し、R,Cは抵抗23及びコンデンサ24の値である
。However, R and C are the values of the resistor 23 and capacitor 24.
また無信号状態から信号状態になった場合はトランジス
タ22がオンし瞬時に出力は反転する。Further, when the state changes from a no-signal state to a signal state, the transistor 22 is turned on and the output is instantaneously inverted.
ここで基準電圧■refが電源電圧■に依存する場合、
即ち■ref−αV(αは比列定数)の時、先の遅延時
間tdはtd =−RCln(1−a )となり抵抗2
3コンデンサ24によってのみ定まる。Here, if the reference voltage ■ref depends on the power supply voltage ■,
That is, when ■ref-αV (α is a ratio constant), the previous delay time td becomes td = -RCln (1-a), and the resistance 2
3 capacitor 24.
従って電源電圧■の影響がなく、電源電圧範囲を広くと
ることができ、また無信号状態の時間tdの設定が容易
となる利点をもつ。Therefore, there is no influence of the power supply voltage (2), the power supply voltage range can be widened, and the no-signal state time td can be easily set.
また信号レベルに対しても整流電圧によるスイッチ回路
5のオンオフレベルに対応して設定することができる。Further, the signal level can also be set corresponding to the on/off level of the switch circuit 5 based on the rectified voltage.
以上説明したようにこの発明は信号源の無信号状態を遅
延回路を用いて検出しているので、時限設定が電源電圧
の影響による変動が少く、シかもその時限設定が容易で
あるという効果を有する。As explained above, this invention uses a delay circuit to detect the no-signal state of the signal source, so it has the advantage that the time limit setting is less likely to fluctuate due to the influence of the power supply voltage, and the time limit setting is easy. have
第1図は従来の信号検出回路の一例を示すブロック図、
第2図は第1図の具体的な回路図、第3図はこの発明の
信号検出回路の一実施例を示すブロック図、第4図は第
3図の具体的な実施例を示す回路図である。
図において3は整流回路、6はスイッチ回路、7は遅延
回路である。
なお図中同一符号は同一または相当部分を示している。FIG. 1 is a block diagram showing an example of a conventional signal detection circuit.
FIG. 2 is a specific circuit diagram of FIG. 1, FIG. 3 is a block diagram showing an embodiment of the signal detection circuit of the present invention, and FIG. 4 is a circuit diagram showing a specific embodiment of FIG. 3. It is. In the figure, 3 is a rectifier circuit, 6 is a switch circuit, and 7 is a delay circuit. Note that the same reference numerals in the figures indicate the same or equivalent parts.
Claims (1)
回路、この整流回路の整流電圧に応じてスイッチングを
行うスイッチ回路、このスイッチ回路の動作に応じて予
め設定された遅延時間より長く上記信号源の無信号状態
が続いたとき出力信号を得る遅延回路を備えたことを特
徴とする信号検出回路。1. A rectifier circuit that generates a rectified voltage according to a signal from a signal source; a switch circuit that performs switching according to the rectified voltage of this rectifier circuit; 1. A signal detection circuit comprising a delay circuit that obtains an output signal when a no-signal state continues.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53074689A JPS5853414B2 (en) | 1978-06-19 | 1978-06-19 | signal detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53074689A JPS5853414B2 (en) | 1978-06-19 | 1978-06-19 | signal detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS551660A JPS551660A (en) | 1980-01-08 |
| JPS5853414B2 true JPS5853414B2 (en) | 1983-11-29 |
Family
ID=13554425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53074689A Expired JPS5853414B2 (en) | 1978-06-19 | 1978-06-19 | signal detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5853414B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0659087B2 (en) * | 1987-12-25 | 1994-08-03 | 富士写真フイルム株式会社 | Image signal processing method |
| US10556077B2 (en) | 2012-10-08 | 2020-02-11 | The Cleveland Clinic Foundation | Reversible airway device and related method for ventilating a subject |
-
1978
- 1978-06-19 JP JP53074689A patent/JPS5853414B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS551660A (en) | 1980-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5853414B2 (en) | signal detection circuit | |
| KR910008926A (en) | Improved Full-wave Rectifier / Averaging Circuit | |
| US3512013A (en) | Frequency sensing circuit | |
| JPS5812141Y2 (en) | AC signal peak level detection circuit | |
| JPS5844669Y2 (en) | Schmidt trigger circuit | |
| JPS6027965Y2 (en) | Meter drive circuit | |
| JP2807700B2 (en) | Output circuit having current limiting circuit | |
| JP2509090Y2 (en) | Heat sensor | |
| US4048549A (en) | Circuit for eliminating current noises from d.c. motor | |
| JPS62102612A (en) | Gain control circuit | |
| JPH071191B2 (en) | Water level sensor | |
| JPH0435776Y2 (en) | ||
| JPS58108814A (en) | Peak clipping circuit | |
| JPS6145619Y2 (en) | ||
| JPS6111837Y2 (en) | ||
| JPH0612297B2 (en) | Detection circuit for pyroelectric infrared sensor | |
| RU1833821C (en) | Precision full-wave rectifier | |
| JPH0112213Y2 (en) | ||
| RU1837239C (en) | Precision full-wave rectifier | |
| JPS6235268A (en) | Current detecting circuit | |
| JPS6117461Y2 (en) | ||
| SU748850A1 (en) | Signal level hold device | |
| JPH036036Y2 (en) | ||
| JPH01202904A (en) | Level detection circuit | |
| JPH02178816A (en) | System reset circuit |