Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5854760B2 - gate circuit - Google Patents
[go: Go Back, main page]

JPS5854760B2 - gate circuit - Google Patents

gate circuit

Info

Publication number
JPS5854760B2
JPS5854760B2 JP52137275A JP13727577A JPS5854760B2 JP S5854760 B2 JPS5854760 B2 JP S5854760B2 JP 52137275 A JP52137275 A JP 52137275A JP 13727577 A JP13727577 A JP 13727577A JP S5854760 B2 JPS5854760 B2 JP S5854760B2
Authority
JP
Japan
Prior art keywords
circuit
output signal
gate
input
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52137275A
Other languages
Japanese (ja)
Other versions
JPS5471316A (en
Inventor
剛 三橋
勉 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Electric Manufacturing Ltd
Original Assignee
Toyo Electric Manufacturing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Electric Manufacturing Ltd filed Critical Toyo Electric Manufacturing Ltd
Priority to JP52137275A priority Critical patent/JPS5854760B2/en
Publication of JPS5471316A publication Critical patent/JPS5471316A/en
Publication of JPS5854760B2 publication Critical patent/JPS5854760B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Stopping Of Electric Motors (AREA)
  • Control Of Direct Current Motors (AREA)

Description

【発明の詳細な説明】 本発明はサイリスクを用いた循環電流方式可逆レオナー
ド装置のゲート回路1こ関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a gate circuit 1 of a circulating current type reversible Leonard device using Cyrisk.

第1図は従来の循環電流方式3相半波可逆レオナード装
置の主回路例を示すもので、1はスター接続の主回路電
源トランス、2は直流電動機5の正転カ行運転時正極性
の電圧を供給する三相半波の交流−直流変換器、3は直
流電動機5の正転回生運転時直流電動機5より電源へ電
力を回生ずる三相半波の交流−直流変換器、4は循環電
流抑制用リアクトルである。
Fig. 1 shows an example of the main circuit of a conventional circulating current type three-phase half-wave reversible Leonard device, where 1 is a star-connected main circuit power transformer, and 2 is a positive polarity switch of a DC motor 5 during forward rotation. A three-phase half-wave AC-DC converter that supplies voltage, 3 a three-phase half-wave AC-DC converter that regenerates power from the DC motor 5 to the power source during normal rotation regenerative operation of the DC motor 5, and 4 a circulation converter. This is a reactor for current suppression.

循環電流方式3相半波可逆レオナード装置においては、
直流電動機5に流す電流の極性切換時の不感帯を除去す
るため1こ定格電流の数%の循環電流を常に交流−直流
変換器2゜3に流すよう構成されており、交流−直流変
換器2.3には常にトリガパルスを供給する必要がある
In the circulating current type three-phase half-wave reversible Leonard device,
In order to eliminate a dead zone when switching the polarity of the current flowing through the DC motor 5, the circuit is constructed so that a circulating current of several percent of the rated current is always passed through the AC-DC converter 2. .3, it is necessary to always supply a trigger pulse.

かかる装置(こおいては、従来ゲート入力信号1こ対応
した点弧角を得るために交流−直流変換器2.3に各々
3組づつ合計6組のゲート回路構成のものを必要として
いた。
In this device, conventionally, in order to obtain a firing angle corresponding to one gate input signal, a total of six gate circuit configurations, three sets each, were required for the AC-DC converter 2.3.

第2図は従来のゲート回路の構成例を示す回路図、第3
図は第2図の動作特性図である。
Figure 2 is a circuit diagram showing an example of the configuration of a conventional gate circuit;
The figure is an operational characteristic diagram of FIG. 2.

第2図において6は交流−直流変換器2のサイリスクR
P、SP、TPにトリガパルスを供給するゲート回路、
7は交流−直流変換器3のサイリスタRN、SN、TN
にトリガパルスを供給するゲート回路であり、ゲート回
路6,7は同一の回路構成となっている。
In Fig. 2, 6 is the sirisk R of the AC-DC converter 2.
A gate circuit that supplies trigger pulses to P, SP, and TP;
7 is the thyristor RN, SN, TN of the AC-DC converter 3
The gate circuits 6 and 7 have the same circuit configuration.

101〜103は交流−直流変換器2のサイリスタRP
、SP、TPの正弦波電源の同期信号、104〜106
は交流−直流変換器3のサイリスタRN、SN、TNの
正弦波電源の一期信号、111〜116はサイリスタR
P。
101 to 103 are thyristors RP of the AC-DC converter 2
, SP, TP sine wave power supply synchronization signal, 104-106
are the single-term signals of the sine wave power supplies of the thyristors RN, SN, and TN of the AC-DC converter 3, and 111 to 116 are the thyristors R.
P.

SP、TP、RN、SN、TNそれぞれのゲートにトリ
ガパルスを供給する出力信号を示している。
Output signals that provide trigger pulses to the respective gates of SP, TP, RN, SN, and TN are shown.

11は同期信号101を半波の矩形波1こ変換する整流
回路、12は鋸歯状波の発生回路、13は比較器、14
はパルス増巾′回路である。
11 is a rectifier circuit that converts the synchronizing signal 101 into a half-wave rectangular wave; 12 is a sawtooth wave generating circuit; 13 is a comparator; 14
is a pulse amplification circuit.

ゲート回路6においてサイリスタRPの第3図aに示さ
れる同期信号101は整流回路11の入力1こ印加され
ると正極性のある一定電圧以上時矩形波を出力して出力
信号201は第3図すに示すようになる。
In the gate circuit 6, when the synchronizing signal 101 shown in FIG. 3a of the thyristor RP is applied to the input 1 of the rectifier circuit 11, a rectangular wave is output when the voltage exceeds a certain positive polarity, and the output signal 201 is as shown in FIG. As shown below.

この出力信号201が発生回路12の入力に印加される
と、出力信号202は第3図Cに実線で示すように鋸歯
状波となる。
When this output signal 201 is applied to the input of the generating circuit 12, the output signal 202 becomes a sawtooth wave as shown by the solid line in FIG. 3C.

比較器13は反転入力端子(ヨに出力信号202を、非
反転入力端子(刀には交流−直流変換器2を制御するゲ
ート入力信号107が印加されると、第3図Cにおける
一点鎖線で示されるようなゲート入力信号107の電圧
レベルが出力信号202の波形よりもハイレベルのとき
プラスの信号を出力し、出力信号203は第3図dのよ
うになる。
When the comparator 13 receives the output signal 202 at the inverting input terminal (Y) and the gate input signal 107 for controlling the AC-DC converter 2 at the non-inverting input terminal (S), the output signal 202 is output as shown by the dashed line in FIG. 3C. When the voltage level of the gate input signal 107 as shown is higher than the waveform of the output signal 202, a positive signal is output, and the output signal 203 becomes as shown in FIG. 3d.

この出力信号203はパルス増巾回路14によってその
出力信号111は第3図eに示すような狭巾パルスに変
換されるとともにパルス増巾の上絶縁されてサイリスク
RPのゲートに供給される。
The output signal 203 is converted by the pulse amplification circuit 14 into a narrow width pulse as shown in FIG. 3e, and the pulse amplification circuit 14 converts the output signal 111 into a narrow pulse as shown in FIG.

ゲート回路6は他のサイリスクSP、TPにトリガパル
スを供給する回路も同様であり、出力信号112はサイ
リスクSPに、出力信号113はサイリスクTPにトリ
ガパルスを供給する。
The gate circuit 6 is also a circuit that supplies trigger pulses to the other Cyrisks SP and TP, and the output signal 112 supplies a trigger pulse to the Cyrisk SP and the output signal 113 supplies a trigger pulse to the Cyrisk TP.

ゲート回路7において例えば交流−直流変換器3のサイ
リスタRNにトリガパルスを供給する場合、ゲート入力
信号108は交流−直流変換器2のサイリスタRPのゲ
ート入力信号107とは異なり、さらに同期電源の位相
も180°異なるため別の整流回路や鋸歯状波の発生回
路を必要とし、他のサイリスクSN、TNについても同
様である。
For example, when supplying a trigger pulse to the thyristor RN of the AC-DC converter 3 in the gate circuit 7, the gate input signal 108 differs from the gate input signal 107 of the thyristor RP of the AC-DC converter 2, and furthermore, the phase of the synchronous power supply Since they differ by 180 degrees, a separate rectifier circuit and a sawtooth wave generation circuit are required, and the same applies to other SIRISKS SN and TN.

したがってゲート回路6,7は前述のトリガパルス発生
のための回路を合計6回路必要として部品点数が多く、
しかもサイリスタRP 、 SP 、 TP。
Therefore, the gate circuits 6 and 7 require a total of six circuits for generating the trigger pulse as described above, and have a large number of components.
Moreover, thyristors RP, SP, and TP.

RN、SN、TNの点弧角のバラツキを除去するため個
々の鋸歯状波の発生回路を調整するなど調整時間が多く
かかる欠点があった・ 本発明は上述したような欠点を解消するためになされた
もので、部品点数や調整個所を少くし信頼性の高いゲー
ト回路を提供せんとするものである。
In order to eliminate variations in the firing angles of RN, SN, and TN, there was a drawback that it took a lot of time to adjust the individual sawtooth wave generation circuits.The present invention aims to eliminate the above-mentioned drawbacks. This is an attempt to reduce the number of parts and adjustment points and provide a highly reliable gate circuit.

以下本発明を図面に基づいて説明する。The present invention will be explained below based on the drawings.

第4図は循環電流方式3相半波可逆レオナード装置に適
用した場合の本発明の一実施例を示す回路図で、第2図
と同符号のものは同じ構成部分を示す。
FIG. 4 is a circuit diagram showing an embodiment of the present invention when applied to a circulating current type three-phase half-wave reversible Leonard device, where the same reference numerals as in FIG. 2 indicate the same components.

第5図は第4図の動作特性を示すものである。FIG. 5 shows the operating characteristics of FIG. 4.

第4図において8,9.10はゲート回路で、ゲート回
路8は交流−直流変換器2のサイリスタRPと交流−直
流変換器3のサイリスタRNにトリガパルスを供給する
ゲート回路であり、同様にしてゲート回路9はサイリス
クSP、SNに、ゲート回路10はサイリスタTP、T
Nにトリガパルスを供給する。
In FIG. 4, reference numerals 8, 9, and 10 are gate circuits, and gate circuit 8 is a gate circuit that supplies trigger pulses to thyristor RP of AC-DC converter 2 and thyristor RN of AC-DC converter 3. The gate circuit 9 is connected to the thyristors SP and SN, and the gate circuit 10 is connected to the thyristors TP and T.
Supply a trigger pulse to N.

11 、11’は整流回路、21は論理和回路、22は
鋸歯状波の発生回路、13゜13′は比較器、23,2
3’は論理積回路、14゜14′はパルス増巾回路であ
る。
11, 11' are rectifier circuits, 21 is an OR circuit, 22 is a sawtooth wave generation circuit, 13°13' is a comparator, 23, 2
3' is an AND circuit, and 14°14' is a pulse amplification circuit.

ゲート回路8においてサイリスタRP、RNの電源位相
が互いに1800異なる同期信号101゜104は第5
図a、a’に示される波形でそれぞれ整流回路11,1
1’の入力に印加され、その出力信号211,212は
第5図b 、 b’lこ示すように180°位相の異な
った矩形波となる。
In the gate circuit 8, the synchronization signals 101 and 104 whose power supply phases of the thyristors RP and RN are different by 1800 degrees are the fifth
Rectifier circuits 11 and 1 with the waveforms shown in figures a and a', respectively.
1', and its output signals 211 and 212 become rectangular waves with a 180° phase difference, as shown in FIGS. 5b and 5b'l.

したがって論理和回路21に出力信号211,212が
入力されると、出力信号213は第5図Cに示すような
全波形の波形に変換されたものとなる。
Therefore, when the output signals 211 and 212 are input to the OR circuit 21, the output signal 213 is converted into a full waveform as shown in FIG. 5C.

この出力信号213が発生回路22の入力に印加される
と、出力信号214は第5図dに実線で示すような鋸歯
状波となる。
When this output signal 213 is applied to the input of the generating circuit 22, the output signal 214 becomes a sawtooth wave as shown by the solid line in FIG. 5d.

比較器13゜13′は反転入力端子(ヨそれぞれに出力
信号214を接続し、また比較器13の非反転入力端1
−)には交流−直流変換器2を制御するゲート入力信号
107を、比較器13′の非反転入力端−ff+)には
交流−直流変換器3を側脚するゲート入力信号108を
接続させることにより、さらにゲート入力信号107の
電圧レベルGとゲート入力信号108の電圧レベルσと
を第5図dに一点鎖1線で示すと、比較器13の出力信
号215および比較器13′の出力信号216は第5図
e 、 e’それぞれのように示されて電圧レベルG、
G′に見合ったパルス波形となる。
The comparators 13 and 13' have inverting input terminals (Y) connected to the output signal 214, respectively, and a non-inverting input terminal 1 of the comparator 13.
-) is connected to the gate input signal 107 that controls the AC-DC converter 2, and the non-inverting input terminal -ff+) of the comparator 13' is connected to the gate input signal 108 that controls the AC-DC converter 3. Therefore, if the voltage level G of the gate input signal 107 and the voltage level σ of the gate input signal 108 are shown by the dashed-dotted line in FIG. The signal 216 is shown as FIG. 5e and e', respectively, at voltage levels G,
A pulse waveform suitable for G' is obtained.

この出力信号215と整流回路11の出力信号211を
論理積回路23の入力に印加すると、出力信号217は
同期信号101に対しゲート入力信号107に見合った
位相を持ち、第5図fの示すようなパルス波形が得られ
る。
When this output signal 215 and the output signal 211 of the rectifier circuit 11 are applied to the input of the AND circuit 23, the output signal 217 has a phase corresponding to the gate input signal 107 with respect to the synchronization signal 101, as shown in FIG. A pulse waveform with a sharp shape can be obtained.

同様にして出力信号216と整流回路11′の出力信号
212を論理積回路23′の入力に印加すると、出力信
号218は同期信号104に対してゲート入力信号10
8に見合った位相を持つパルス波形第5図f′を得るこ
とができる。
Similarly, when the output signal 216 and the output signal 212 of the rectifier circuit 11' are applied to the input of the AND circuit 23', the output signal 218 becomes the gate input signal 10 with respect to the synchronization signal 104.
It is possible to obtain a pulse waveform f' in FIG. 5 having a phase corresponding to 8.

このようなパルス波形の出力信号217,218をパル
ス増巾回路14.14’によってその出力信号111,
114は第5図g t g’に示す狭巾パルス変換する
とともにパルス増巾の上絶縁され、出力信号111はサ
イリスタRPのゲートに、出力信号114はサイリスタ
RNのゲートに供給される。
The output signals 217 and 218 having such pulse waveforms are converted to the output signals 111 and 218 by the pulse amplification circuits 14 and 14'.
114 is converted into a narrow pulse as shown in FIG. 5gtg' and is amplified and isolated, and the output signal 111 is supplied to the gate of thyristor RP, and the output signal 114 is supplied to the gate of thyristor RN.

かかるゲート回路8は鋸歯状波の発生回路22を共通と
したものとなり、ゲート回路8,9゜10において発生
回路構成を合計3個とすることで効果的であり、3組の
発生回路調整は一組の回路特性に他の二組の回路を調整
させればより有効で調整個所が1/3に削減され容易と
なる利点がある。
Such a gate circuit 8 has a sawtooth wave generating circuit 22 in common, and it is effective to have a total of three generating circuit configurations in the gate circuits 8, 9 and 10, and the adjustment of the three sets of generating circuits is as follows. Adjusting the other two sets of circuits to one set of circuit characteristics is more effective and has the advantage that the number of adjustment points can be reduced to one-third, making it easier.

上述したように本発明によれば、僅かの論理回路素子を
附加することにより同期電源の位相が180°異なり、
しかも異なるゲート入力信号に応じ鋸歯状波の発生回路
を共通としてトルガパルスを得ることができ、部品点数
や調整個所を少くして信頼性を向上させることができる
As described above, according to the present invention, by adding a few logic circuit elements, the phase of the synchronous power supply can be different by 180 degrees,
Moreover, torga pulses can be obtained by using a common sawtooth wave generating circuit in response to different gate input signals, and reliability can be improved by reducing the number of parts and adjustment points.

なお本発明では循環電流方式3相半波可逆レオナード装
置について述べているが、3相全波、単相全波形、単相
半波形などの循環電流方式のものについても3相半波形
と同様に本発明が適用できることは言うまでもない。
Although the present invention describes a circulating current type three-phase half-wave reversible Leonard device, the same applies to circulating current type devices such as three-phase full-wave, single-phase full-waveform, and single-phase half-waveform as well as three-phase half-waveform. It goes without saying that the present invention is applicable.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は循環電流方式3相半波可逆レオナード装置の主
回路例を示す図、第2図は第1図に用いられるゲート回
路例を示す図、第3図は第2図の動作特性図、第4図は
循環電流方式3相半波可逆レオナード装置に適用した場
合の本発明の一実施例を示す回路図、第5図は第4図の
動作特性図である。 6.7,8,9,10・・・−・・ゲート回路、11゜
11′・・・・・・整流回路、12,22・・・・・・
発生回路、13 、13’・・・・・・比較回路、14
、14’・・・・・パルス増巾間i賂、21・・・−
・・論理和回路、23,23’・・・・・・論理積回路
、101〜106・・・・・・同期信号、107.10
8・・・・・・ゲート入力信号。
Figure 1 is a diagram showing an example of the main circuit of a circulating current type three-phase half-wave reversible Leonard device, Figure 2 is a diagram showing an example of the gate circuit used in Figure 1, and Figure 3 is an operating characteristic diagram of Figure 2. , FIG. 4 is a circuit diagram showing an embodiment of the present invention when applied to a circulating current type three-phase half-wave reversible Leonard device, and FIG. 5 is an operating characteristic diagram of FIG. 4. 6.7, 8, 9, 10...--gate circuit, 11°11'... rectifier circuit, 12, 22...
Generation circuit, 13, 13'...Comparison circuit, 14
, 14'... Pulse width increase interval, 21...-
...OR circuit, 23,23'...AND AND circuit, 101-106...Synchronization signal, 107.10
8...Gate input signal.

Claims (1)

【特許請求の範囲】[Claims] 1 サイリスクを用いた循環電流方式可逆レオナード装
置のトリガパルスを発生するゲート回路において、カ行
と回生のサイリスクの正弦波電源同期信号を矩形波に変
換するそれぞれの整流回路、該整流回路出力信号を入力
とする論理和回路、該論理和回路出力信号を入力とする
鋸歯状波発生回路、該鋸歯状波発生回路出力信号を一方
の入力としカ行および回生のゲート人力信号をそれぞれ
他方の入力とする2組の比較器、該比較器出力信号を一
方の入力とし前記整流回路出力信号をそれぞれ他方の入
力とする2組の論理積回路、該論理積回路出力信号によ
りトリガパルスを発生させる2組のパルス増巾回路を具
備し、前記ゲート入力信号1こ応じトリガパルスを得る
ことを特徴としたゲート回路。
1 In the gate circuit that generates the trigger pulse of the circulating current type reversible Leonard device using Cyrisk, each rectifier circuit converts the sine wave power synchronization signal of the power line and regenerative Cyrisk into a rectangular wave, and the output signal of the rectifier circuit is An OR circuit as an input, a sawtooth wave generation circuit that takes the output signal of the OR circuit as an input, and an output signal of the sawtooth wave generation circuit as one input, and a gate manual signal for row and regeneration as the other input. two sets of comparators, two sets of AND circuits each having the output signal of the comparator as an input and the output signal of the rectifier circuit as the other input, and two sets of AND circuits that generate a trigger pulse by the output signal of the AND circuit. 1. A gate circuit comprising: a pulse amplifying circuit, wherein a trigger pulse is obtained in response to one of the gate input signals.
JP52137275A 1977-11-17 1977-11-17 gate circuit Expired JPS5854760B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52137275A JPS5854760B2 (en) 1977-11-17 1977-11-17 gate circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52137275A JPS5854760B2 (en) 1977-11-17 1977-11-17 gate circuit

Publications (2)

Publication Number Publication Date
JPS5471316A JPS5471316A (en) 1979-06-07
JPS5854760B2 true JPS5854760B2 (en) 1983-12-06

Family

ID=15194856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52137275A Expired JPS5854760B2 (en) 1977-11-17 1977-11-17 gate circuit

Country Status (1)

Country Link
JP (1) JPS5854760B2 (en)

Also Published As

Publication number Publication date
JPS5471316A (en) 1979-06-07

Similar Documents

Publication Publication Date Title
US4152758A (en) Control logic for a phase controlled rectifier system
US4878163A (en) Pulse width modulated inverter with high-to-low frequency output converter
US4146827A (en) Four-quadrant current-regulated energization of d.c. motor using pulse-width modulation
US3958172A (en) Frequency reduction and power control circuit for thyristor line controllers
JPS588668B2 (en) power converter
US4212056A (en) Inverter apparatus
US3704408A (en) Controlled rectifier firing system with voltage compensation
JPS5822943B2 (en) tenriyuseigiyosouchi
US6385066B1 (en) Method and system for detecting a zero current level in a line commutated converter
US3999111A (en) Gating signal control for a phase-controlled rectifier circuit
JPS62104481A (en) Driving system for dc power source
US4307444A (en) Method and apparatus for stabilized integral control of static power frequency changers
JPS5854760B2 (en) gate circuit
JPH0363310B2 (en)
JPS5930034B2 (en) static power converter
JPS5843999B2 (en) Regenerative motor control device with improved ignition circuit
JPS5925594A (en) Control of synchronous motor
JPH0474958B2 (en)
JPH0534225Y2 (en)
SU955508A1 (en) Method of lochkng inverter gates with two-stage compensation
JPS5821518B2 (en) Museiliyushidendoukinoseigiyosouchi
JPS5930033B2 (en) cycloconverter device
JPS6238959B2 (en)
JPH0258872B2 (en)
JPH06233520A (en) Gate circuit for rectifier circuit