Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5855750B2 - zero volt switching device - Google Patents
[go: Go Back, main page]

JPS5855750B2 - zero volt switching device - Google Patents

zero volt switching device

Info

Publication number
JPS5855750B2
JPS5855750B2 JP50052170A JP5217075A JPS5855750B2 JP S5855750 B2 JPS5855750 B2 JP S5855750B2 JP 50052170 A JP50052170 A JP 50052170A JP 5217075 A JP5217075 A JP 5217075A JP S5855750 B2 JPS5855750 B2 JP S5855750B2
Authority
JP
Japan
Prior art keywords
voltage
middle layer
layer
light
oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50052170A
Other languages
Japanese (ja)
Other versions
JPS51128257A (en
Inventor
敏郎 阿部
由彦 名越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP50052170A priority Critical patent/JPS5855750B2/en
Publication of JPS51128257A publication Critical patent/JPS51128257A/en
Publication of JPS5855750B2 publication Critical patent/JPS5855750B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)
  • Thyristors (AREA)

Description

【発明の詳細な説明】 この発明はゼロボルト近傍でスイッチング動作するゼロ
ボルトスイッチング装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a zero-volt switching device that performs a switching operation near zero volts.

従来のこの種のゼロボルトスイッチング装置は、フォト
トランジスタとゼロボルト検出回路とトライアックで構
成されているが、フォトトランジスタの耐圧が低いので
電源電圧を低下するトランスが必要であり、フォトトラ
ンジスタの出力が小さいためこれをゼロボルト検出回路
で増幅する必要があり、このゼロボルト検出回路自体が
複雑である。
Conventional zero-volt switching devices of this type consist of a phototransistor, a zero-volt detection circuit, and a triac, but the phototransistor's low withstand voltage requires a transformer to reduce the power supply voltage, and the phototransistor's output is small. This needs to be amplified by a zero volt detection circuit, and this zero volt detection circuit itself is complicated.

そのためゼロボルトスイッチング装置全体が複雑な回路
構成となっていた。
Therefore, the entire zero-volt switching device had a complicated circuit configuration.

したがって、この発明の目的は、回路構成が簡単なゼロ
ボルトスイッチング装置を提供することである。
Therefore, an object of the present invention is to provide a zero-volt switching device with a simple circuit configuration.

この発明に用いられる光感固体発振素子の一例の構造図
を第1図に示す。
FIG. 1 shows a structural diagram of an example of a photosensitive solid-state oscillation device used in the present invention.

図において、1は月形シリコン基板、2は基板1上の片
面の一部にp形不純物を部分的に拡散したp十層、3は
その上にn形不純物を高濃度に拡散したn十層、4は基
板1上の片面の一部にn形不純物を高濃度に部分拡散し
たn十層、5は基板1の逆面にp形不純物を拡散したp
十層である。
In the figure, 1 is a moon-shaped silicon substrate, 2 is a p-type layer with p-type impurities partially diffused on a part of one side of the substrate 1, and 3 is an n-type layer with high concentration of n-type impurities diffused thereon. Layer 4 is an n layer in which n-type impurities are partially diffused at a high concentration on a part of one side of substrate 1, and layer 5 is a p-type layer in which p-type impurities are diffused on the opposite side of substrate 1.
There are ten layers.

6,7および8はそれぞれ層3,4および5上に設けら
れたオーミック電極、9は負荷抵抗、10は電源、Lは
光、11は光感固体発振素子である。
6, 7 and 8 are ohmic electrodes provided on layers 3, 4 and 5, respectively; 9 is a load resistor; 10 is a power source; L is light; 11 is a photosensitive solid-state oscillation element.

この素子11の印加電圧すなわち電源10の電圧■を一
定にして光りを照射すると、素子11はパルス状の発振
を始め、その発振周波数は光りの光強度に応じて変化す
る。
When the applied voltage to the element 11, that is, the voltage (2) of the power supply 10 is kept constant and light is irradiated, the element 11 starts to oscillate in a pulsed manner, and the oscillation frequency changes depending on the light intensity of the light.

すなわち、光りか弱いときは周波数が低く、光りが強い
ときは周波数か高くなる。
In other words, when the light is weak, the frequency is low, and when the light is strong, the frequency is high.

また、印加電圧■を変化させた場合、発振素子11の発
振開始の光照度は、印加電圧Vが高いと発振開始光照度
は弱く、印加電圧■が低いと発振開始光照度は強いとい
う関係かある。
Furthermore, when the applied voltage V is changed, the light illuminance at the start of oscillation of the oscillation element 11 has a relationship such that when the applied voltage V is high, the oscillation start light illuminance is weak, and when the applied voltage V is low, the oscillation start light illuminance is strong.

この関係を第2図に示す。素子11の構造はサイリスク
とフォトトランジスタとを結合させた形になっている。
This relationship is shown in FIG. The structure of the element 11 is a combination of a silice and a phototransistor.

すなわち、p十層5、n形基板1、p十層2およびn十
層3でサイリスクを構成し、n十層4、n形基板1、p
十層2およびn十層3でフォトトランジスタを構成して
いる。
In other words, the p-layer 5, the n-type substrate 1, the p-layer 2, and the n-layer 3 constitute a silicon risk, and the n-layer 4, the n-type substrate 1, the p-layer
The tenth layer 2 and the nth layer 3 constitute a phototransistor.

光りが素子11に照射されると、n形基板1内でホール
・電子対が発生する。
When the element 11 is irradiated with light, hole-electron pairs are generated within the n-type substrate 1.

この生成されたホール・電子対のうち、基板1内におい
て少数キャリアであるホールは、拡散によりp中層5へ
流れて行く。
Among these generated hole-electron pairs, holes that are minority carriers in the substrate 1 flow to the p-type intermediate layer 5 by diffusion.

基板1内でのホールの生成率は、で表わされる。The generation rate of holes within the substrate 1 is expressed by .

ここで、Φ0は光束、αはシリコン中の吸収係数、Xは
表面からの距離である。
Here, Φ0 is the luminous flux, α is the absorption coefficient in silicon, and X is the distance from the surface.

この生成されたホールがp中層5へ入り、p中層5の電
位が高まり、n形基板1よりも高電位になる。
The generated holes enter the p-middle layer 5, and the potential of the p-middle layer 5 increases, becoming higher than that of the n-type substrate 1.

そうすると、p中層5(アノード)−n形基板1−p中
層2− n 層3(カソード)のサイリスクが順バイ
アスされた形になる。
Then, the silicon risks of the p-middle layer 5 (anode) - the n-type substrate 1 - the p-middle layer 2 - the n-layer 3 (cathode) are forward biased.

一方、p中層2にも光りが照射されており、このp牛腸
2内でもホール・電子対が生成される。
On the other hand, the p-middle layer 2 is also irradiated with light, and hole-electron pairs are generated within this p-cow intestine 2 as well.

そして、第1図の印加電圧■で、p 層2とn形基板1
の接合は逆バイアスされている。
Then, at the applied voltage ■ in Fig. 1, the p layer 2 and the n type substrate 1
The junction of is reverse biased.

そのため、p牛腸2内で生成した電子は、拡散と空乏層
内の電界によりn形基板1へ流れる光電流となる。
Therefore, electrons generated in the p-type bovine intestine 2 become a photocurrent flowing to the n-type substrate 1 due to diffusion and the electric field in the depletion layer.

また、p中層2とn形基板1の空乏層内で生成した電子
も直ちにn形基板1へ流れ、また、n形基板1で生成し
たホールのうちn形基板1とp中層2の接合付近のもの
はp中層2へ流れる光電流となる。
In addition, electrons generated in the depletion layer of the p-type intermediate layer 2 and the n-type substrate 1 also flow immediately to the n-type substrate 1, and among the holes generated in the n-type substrate 1, there are holes near the junction between the n-type substrate 1 and the p-type substrate 2. This becomes a photocurrent flowing to the p-type intermediate layer 2.

そして、p牛腸2内で発生したホールはp牛腸2内の電
位を高め、n中層3よりの電子の注入を容易にする。
Then, the holes generated in the p-type bovine intestine 2 increase the potential in the p-type bovine intestine 2, making it easier to inject electrons from the n-middle layer 3.

そのため、光電流を■Lとすると、n中層4− n形基
板1−p中層2− n中層3のトランジスタを流れる電
流■tは、 となる。
Therefore, assuming that the photocurrent is ■L, the current ■t flowing through the transistors of the n-middle layer 4 - the n-type substrate 1 - the p-middle layer 2 - the n-middle layer 3 is as follows.

ここで、α1は上記トランジスタの増幅率でIオに依存
しており、Itが大きい程大きくなる。
Here, α1 is the amplification factor of the transistor and depends on Io, and becomes larger as It becomes larger.

そのため、小さな■Lに対しても■1が大きくなり、そ
のItが大きいためα1も大きくなっている。
Therefore, ■1 becomes large even for small ■L, and since It is large, α1 also becomes large.

また、p中層5− n形基板1−p中層2で構成される
トランジスタの増幅率をα2とすると、α1が太きいた
め、わずかな光の照射でもの条件を満足するようになり
、そのため、p中層5の電位がn形基板1よりも高くな
ると直ちにp中層5− n形基板1−p中層2−n+M
3のサイリスクは導通になる。
Furthermore, if α2 is the amplification factor of the transistor composed of p-middle layer 5 - n-type substrate 1 - p-middle layer 2, since α1 is large, the condition can be satisfied even with a small amount of light irradiation. As soon as the potential of the p-middle layer 5 becomes higher than that of the n-type substrate 1, the p-middle layer 5-, the n-type substrate 1-, the p-middle layer 2-n+M
The Cyrisk of 3 becomes conductive.

すなわちp中層5のホールはn形基板1に注入され、ま
たn中層3の電子はp中層2に注入され、p中層2とn
形基板1の接合でダブルインジェクションが起り、この
接合(2−1)は直ちに順方向バイアスになる。
That is, holes in the p-middle layer 5 are injected into the n-type substrate 1, electrons in the n-middle layer 3 are injected into the p-middle layer 2, and the p-middle layer 2 and n-type substrate 1 are injected into each other.
A double injection occurs at the junction of the shaped substrate 1, and this junction (2-1) immediately becomes forward biased.

しかし。p中層5のホールが出掃い、またn中層3より
の電子がp中層5に入ると、p中層5の電位は下がり、
そのためp中層5よりn形基板1へのホールの注入がな
くなり、ダブルインジェクションは起うナくなる。
but. When holes in the p-middle layer 5 are swept out and electrons from the n-middle layer 3 enter the p-middle layer 5, the potential of the p-middle layer 5 decreases,
Therefore, no holes are injected into the n-type substrate 1 from the p-middle layer 5, and double injection no longer occurs.

しかし接合(2−1)には過剰のキャリアの蓄積が起っ
ていて、これらのキャリアがなくなるまでは順バイアス
されたままである。
However, junction (2-1) has accumulated excessive carriers and remains forward biased until these carriers are removed.

そのため、トランジスタ(4−1−2−3’)には、こ
の接合が順バイアスのとき飽和電流■8か流れる。
Therefore, when this junction is forward biased, a saturation current of 18 flows through the transistor (4-1-2-3').

すなわち、印加電圧を■とし、負荷抵抗をRとすると、
となる。
That is, if the applied voltage is ■ and the load resistance is R, then
becomes.

そしてこの接合(2−1)の過剰キャリアがなくなると
、この接合(2−1)は逆バイアスされて、電流は式(
1)で表わされる光電流に基づくものだけとなる。
Then, when the excess carriers in this junction (2-1) disappear, this junction (2-1) is reverse biased and the current is expressed by the equation (
It is only based on the photocurrent expressed by 1).

一方、サイリスク(5−1−2−3)が導通したとき、
p中層5はアース電位まで下がり、接合(1−2)が逆
方向バイアスになっても、p中層5に貯えられた電子の
ためにアース電位にに近いままの電位である。
On the other hand, when Cyrisk (5-1-2-3) becomes conductive,
Even if the p-middle layer 5 drops to the ground potential and the junction (1-2) is biased in the reverse direction, the potential remains close to the ground potential because of the electrons stored in the p-middle layer 5.

そしてn形基板1中に発生したホールがp中層5に入り
、そのためp中層5の電位を上げて行き、n形基板1の
電位よりp中層5の電位が高くなると、ふたたびサイリ
スク(5−1−2−3’)が導通して、トランジスタ(
4−1−2−3)に飽和電流Isが流れる。
Then, the holes generated in the n-type substrate 1 enter the p-middle layer 5, thereby increasing the potential of the p-middle layer 5, and when the potential of the p-middle layer 5 becomes higher than the potential of the n-type substrate 1, the silicon risk (5-1 -2-3') becomes conductive, and the transistor (
A saturation current Is flows through 4-1-2-3).

以上が光照射による発振素子11の発振機構である。The above is the oscillation mechanism of the oscillation element 11 by light irradiation.

この負荷電流■とp中層5の電位v5の変化の様子を第
3図a、bに示す。
The changes in this load current (2) and the potential v5 of the p-type intermediate layer 5 are shown in FIGS. 3a and 3b.

この発明のゼロボルトスイッチング装置の一実施例の回
路図を第4図に示す。
A circuit diagram of an embodiment of the zero-volt switching device of the present invention is shown in FIG.

図において、12は位相遅れ回路で、電源13の電圧に
対して90度位相が遅れるようにしである。
In the figure, reference numeral 12 denotes a phase delay circuit, which is designed to have a phase delay of 90 degrees with respect to the voltage of a power supply 13.

14は全波整流回路、15はバリスタまたはツェナーダ
イオードのような電圧非直線素子である。
14 is a full-wave rectifier circuit, and 15 is a voltage nonlinear element such as a varistor or a Zener diode.

この場合、単なる抵抗でもよい。In this case, a simple resistance may be used.

16は変圧器で、この出力をトライアック17のゲート
・カソード間に接続している。
16 is a transformer, the output of which is connected between the gate and cathode of the triac 17.

18はトランジスタ、RLは負荷である。19は光感固
体発振素子11に光を照射する発光ダイオード、20は
直流電源、21は可変抵抗器である。
18 is a transistor, and RL is a load. 19 is a light emitting diode that irradiates light to the photosensitive solid state oscillation element 11, 20 is a DC power supply, and 21 is a variable resistor.

動作において、第5図aのような電源13の電圧波形か
位相遅れ回路12により90度だけ位相遅れを受け、全
波整流回路14で全波整流され、第5図すのような電圧
波形が端子A−B間に得られる。
In operation, the voltage waveform of the power supply 13 as shown in FIG. Obtained between terminals A and B.

この電圧は電源13の電圧かゼロボルトのときピーク電
圧となっている。
This voltage is a peak voltage when the voltage of the power supply 13 is zero volts.

非直線素子15の抵抗値が、電圧■sになると急激に減
少するように選んでおくと、■s以上の電圧範囲でトラ
ンジスタ18のベースに電流が流れ、トランジスタ18
は電圧■s以上でオンとなる。
If the resistance value of the non-linear element 15 is selected so that it decreases rapidly when the voltage ■s is reached, a current flows to the base of the transistor 18 in the voltage range above ■s, and the transistor 18
turns on when the voltage is higher than ■s.

そのため、光感固体発振素子11には、ピーク値付近の
電圧が印加され、電圧がVs以下になるとトランジスタ
18はオフになり、発振素子11には電圧が印加されな
くなる。
Therefore, a voltage near the peak value is applied to the photosensitive solid-state oscillation element 11, and when the voltage becomes less than Vs, the transistor 18 is turned off and no voltage is applied to the oscillation element 11.

この状態を第5図Cに示す。図かられかるように、発振
素子11に電圧が印加されるのは、電源13の電圧がゼ
ロ付近の時だけである。
This state is shown in FIG. 5C. As can be seen from the figure, voltage is applied to the oscillation element 11 only when the voltage of the power supply 13 is near zero.

つぎに、第5図dに示すように、時刻tt3より時刻t
14の開発光ダイオード19が点灯して光が発振素子1
1に照射されると、発振素子11に電圧が印加されてい
る時のみ発振を行う。
Next, as shown in FIG. 5d, from time tt3 to time t
14 development The photodiode 19 lights up and light is emitted to the oscillation element 1
1, oscillation occurs only when voltage is applied to the oscillation element 11.

すなわち、第5図eに示すように時刻t2〜13.14
〜15、16〜t7間のみ発振が行われ、第5図fのよ
うにトライアック17は時刻t2〜t1□間導通してい
ることになる。
That is, as shown in FIG. 5e, from time t2 to 13.14
Oscillation is performed only between times 15 and 16 and t7, and the triac 17 is conductive between times t2 and t1□, as shown in FIG. 5f.

このように、発光ダイオード19が点灯していても、電
源13の電圧がゼロボルト近傍にならないかぎり、トラ
イアック17は導通しない。
In this way, even if the light emitting diode 19 is lit, the triac 17 will not conduct unless the voltage of the power supply 13 becomes near zero volts.

以上のように、この発明のゼロボルトスイッチング装置
によれば、電源電圧低下用トランスおよびサイリスク駆
動用増幅回路が不要となるため、回路構成が簡単になる
As described above, according to the zero-volt switching device of the present invention, a transformer for lowering the power supply voltage and an amplifier circuit for driving the sirisk are unnecessary, so that the circuit configuration is simplified.

また、制御が光信号で行われているので、信号伝達が一
方向性となり、出力側からのノイズを信号側に受けない
ので誤動作がなく、また信号側と出力側の絶縁抵抗およ
び耐電圧か高い。
In addition, since control is performed using optical signals, signal transmission is unidirectional, and the signal side does not receive noise from the output side, so there is no malfunction, and insulation resistance and withstand voltage between the signal side and output side are expensive.

また、サイリスク(トライアック17)の導通が必ず電
源電圧のゼロボルト近傍で行われるので、導通時の突込
電流およびノイズの発生がなく、またゼロボルト検出回
路をスイッチング素子と発振素子の簡単な回路で構成し
ている。
In addition, since the conduction of Cyrisk (TRIAC 17) always takes place near zero volts of the power supply voltage, there is no inrush current or noise generated when conduction occurs, and the zero volt detection circuit can be configured with a simple circuit consisting of a switching element and an oscillation element. ing.

さらに、発振素子に印加される電圧を高くすることがで
きるため発振出力も大きくでき、非常に大容量のサイリ
スクを駆動することもできる。
Furthermore, since the voltage applied to the oscillation element can be increased, the oscillation output can also be increased, and it is also possible to drive a very large capacitance.

さらに、サイリスクのゲート電流は発振連続パルスであ
るため、点弧ミスがない。
Furthermore, the gate current of Cyrisk is a continuous oscillation pulse, so there are no ignition errors.

また、発振素子の光応答性は非常に速いので、負荷電源
の周波数および信号の周波数が高くなっても応答するこ
とができる。
Furthermore, since the optical response of the oscillation element is very fast, it can respond even when the frequency of the load power source and the frequency of the signal become high.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明に用いられる光感固体発振素子の一例
の構造図、第2図および第3図はその動作説明のための
信号波形図、第4図はこの発明のゼロボルトスイッチン
グ装置の一実施例の回路図、第5図はその動作説明のた
めの信号波形図である。 11・・・・・・光感固体発振素子、12・・・・・・
位相遅れ回路、13・・・・・・電源、15・・・・・
・電圧非直線素子、17・・・・・・トライアック、1
8・・・・・・トランジスタ、19・・・・・・発光ダ
イオード。
FIG. 1 is a structural diagram of an example of a photosensitive solid-state oscillation device used in this invention, FIGS. 2 and 3 are signal waveform diagrams for explaining its operation, and FIG. 4 is an example of a zero-volt switching device of this invention. The circuit diagram of the embodiment, FIG. 5, is a signal waveform diagram for explaining its operation. 11...Photosensitive solid state oscillator, 12...
Phase delay circuit, 13...Power supply, 15...
・Voltage nonlinear element, 17...triac, 1
8...Transistor, 19...Light emitting diode.

Claims (1)

【特許請求の範囲】[Claims] 1 交流電圧が負荷を介してアノード・カソード間に印
加されるサイリスクと、前記交流電圧の位相を90度移
和する移相回路と、この移相回路の出力のピーク値近傍
でレベル弁別出力を発生するレベル弁別回路と、このレ
ベル弁別回路のレベル弁別出力に応答して導通するスイ
ッチング素子と、このスイッチング素子を介して前記移
相回路の出力端間に接続される光感固体発振素子と、前
記移相回路から前記光感固体発振素子へ到る経路中に1
次巻線を介挿接続するとともに前記サイリスクのゲート
・カソード間に2次巻線を接続した変圧器と、スイッチ
オン信号に応答して点灯し前記光感固体発振素子に光を
照射する光源とを備えたゼロボルトスイッチング装置。
1. A sirisk in which an AC voltage is applied between an anode and a cathode via a load, a phase shift circuit that shifts the phase of the AC voltage by 90 degrees, and a level discrimination output near the peak value of the output of this phase shift circuit. a level discrimination circuit that generates a signal, a switching element that conducts in response to the level discrimination output of this level discrimination circuit, and a photosensitive solid-state oscillation element that is connected to an output terminal of the phase shift circuit via this switching element; 1 in the path from the phase shift circuit to the photosensitive solid state oscillation element.
a transformer in which a secondary winding is inserted and connected and a secondary winding is connected between the gate and cathode of the silisk; and a light source that lights up in response to a switch-on signal and irradiates the light-sensitive solid-state oscillation element. Zero volt switching device with.
JP50052170A 1975-04-30 1975-04-30 zero volt switching device Expired JPS5855750B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50052170A JPS5855750B2 (en) 1975-04-30 1975-04-30 zero volt switching device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50052170A JPS5855750B2 (en) 1975-04-30 1975-04-30 zero volt switching device

Publications (2)

Publication Number Publication Date
JPS51128257A JPS51128257A (en) 1976-11-09
JPS5855750B2 true JPS5855750B2 (en) 1983-12-12

Family

ID=12907340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50052170A Expired JPS5855750B2 (en) 1975-04-30 1975-04-30 zero volt switching device

Country Status (1)

Country Link
JP (1) JPS5855750B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5379457A (en) * 1976-12-24 1978-07-13 Tabuchi Denki Kk Method of supplying electric power

Also Published As

Publication number Publication date
JPS51128257A (en) 1976-11-09

Similar Documents

Publication Publication Date Title
US4240088A (en) Semiconductor high-voltage switch
JPS5855750B2 (en) zero volt switching device
GB1592373A (en) Photodetector
JP2812874B2 (en) Optical coupling device
US3986195A (en) Light responsive field effect transistor having a pair of gate regions
JPS5840425B2 (en) Thyristor control
JPS5840426B2 (en) Thyristor switch
JPS6148786B2 (en)
US3466448A (en) Double injection photodetector having n+-p-p+
US3617829A (en) Radiation-insensitive voltage standard means
JPS5816809B2 (en) optical oscillation circuit
JPS6250992B2 (en)
US3711740A (en) Response time controlled light emitting devices
US3710208A (en) Semiconductor oscillating element and control circuit therefor
JPS5821183Y2 (en) Photocoupler
FR2494520A1 (en) IMPROVED STATIC INVERTER, IN PARTICULAR FOR DISCHARGE LAMPS
Bykov et al. Investigation of the physical processes in BISPIN structures in pulsation mode
Califano Frequency modulation of three-terminal Gunn devices by optical means
JPH0326667Y2 (en)
JPS606112B2 (en) Semiconductor photosensitive light emitting device
KR790000879B1 (en) Control circuit
RU124051U1 (en) THREE-ELECTRODE THRESHOLD COORDINATE-SENSITIVE PHOTO SWITCH WITH NEGATIVE DIFFERENTIAL RESISTANCE
JPS5912032B2 (en) light detection element
US3742380A (en) Pn junction semiconductor oscillator device controlled by light
JPS5477090A (en) Semiconductor photo detector