JPS58701B2 - サドウイソウフクチヨウソウチ - Google Patents

Description

【発明の詳細な説明】 この発明はディジタル情報を伝送する通信方式において
用いられる復調装置に関するものであり、特に２重に和
分変換された符号列で位相変調する高次差動位相変調通
信方式において受信信号を復調する際に用いられる差動
位相復調装置に関するものである。

ディジタル情報を搬送するときの変調方法の一つとして
、２サンプル時点間の位相差に情報を対応させたいわゆ
る差動位相変調方式があり、これに対応した復調方式と
して遅延回路を用いて２つのサンプル時点間の位相差を
検出する遅延検波方式がある。

またさらに複雑な高次の差動位相変調方式として、例え
ば２次の場合であれば、２つのサンプル時点間の位相差
からなる時系列の２つのサンプル時点間の位相差に情報
を対応させる方式がある。

この高次差動位相変調は遅延検波器を含みかつ和分変換
を行なわない中継器を用いて行なう中継伝送の際に用い
られる。

これらの通信方式で用いられる遅延検波回路は入力信号
を遅らせる遅延回路と、入力信号と遅延回路出力信号間
の位相差を検出する位相差検出回路と、位相差検出回路
の出力から送信符号を判定する識別回路とから構成され
る。

また遅延回路としては、遅延線路、共振器などが用いら
れ、入力信号がＡ／Ｄ変換されている場合にはディジタ
ルメモリなども用いられる。

この遅延検波方式は同期検波方式に比べて雑音に対する
符号誤り率特性の点では劣るものの、回路構成が極めて
簡単なこと、同期に時間を要しないためバースト通信に
用いて能率が高いこと、回線の位相変動に対して強いこ
となどの特徴を持つため、不安定な回線を用いた通信あ
るいは簡便な通信装置など応用範囲が広い。

ところが遅延検波方式には搬送波の周波数変動あるいは
遅延回路の遅延時間変動に対して弱いという大きな欠点
がある。

この欠点は送信シンボルレートに比べて搬送周波数が高
すぎる場合に特に顕著である。

例えば９．６Ｋｂ／ｓのデータを４００ＭＨｚの搬送波
に４相差動位相変調をかけて伝送する場合を考えると、
シンボルレートは４．８ＫＨｚとなり、シンボル周期に
一致する遅延回路の遅延時間は１／４．８×１０３秒と
なる。

一方４００ＭＨｚの搬送波発振器ならびに受信器の局部
発信器の周波数安定度を±１０−６とすると遅延検波器
へ加わる信号の周波数変化幅は±４００Ｈｚとなる。

従って遅延回路入出力の信号の位相差は信号周波数の変
化に伴って±４×１０２×３６０°／４．８×１０３＝
±３０°変化する。

同様の変化は遅延回路の遅延時間が±１０−６だけ変化
した場合にも生じる。

このように遅延回路入出力間の位相差が周波数変動に伴
って大きく変動すると送信データに応じて付与された０
°、９０°。

１８０°、２７０°の位相変化が大きくずれて検出され
正常な検波が行なえなくなる。

この発明の目的は高い周波数の搬送波で低いレートのデ
ィジタル情報を伝送する際の構成が簡単で、回線の変動
に強く、セットアツプ時間をほとんど必要としない復調
装置を提供することにある。

この発明によれば搬送波周波数の変動、受信局部発振周
波数の変動、遅延回路の遅延時間変化があっても検波特
性がほとんど劣化しない差動位相復調装置が得られる。

以下この発明について図面を用いて詳細に説明する。

第１図は第３図に示す本発明の実施例が対象とする搬送
周波数が４００ＭＨｚ、伝送速度が９．６Ｋｂ／ｓの４
相の高次差動位相変調信号を発生する送信装置のブロッ
ク図である。

また第２図は第１図の送信装置および第３図の装置の動
作を説明するための波形図である。

まず第１図のブロック図および第２図の波形図を用いて
高次差動位相変調について説明する。

第１図の端子１は送信符号ａｎの入力端子である。

ここでａ。は０，１，２．３の４値を取る符号であり、
添字ｎはＴを符号周期とするとき時間がｎＴにおける値
であることを示しており、ｎは整数である。

この例ではシンボルレートが４゜８にボーであるためＴ
は１／４．８Ｘ１０３秒である。

また４値を取る符号ａ１１は２進論理回路で処理される
場合２系列の２進符号で表わされる。

この入力符号ａは法４の加算を行なう加算回路２におい
て加算回路２の出力符号ｂｎを遅延回路３で一符号周期
Ｔだけ遅らせた符号すと加え合わされる。

ＭＯＤ、４ すなわちｂｎはｂｎ−ａｎ■：ｂｏ−１で表わされる４
値をとる符号である。

ここで■は法４の加算を示す。

この演算結果の一例を第２図に示す。波形９，１０はそ
れぞれａｎとｂｎを示している。

次に符号ｂｎは法４の加算を行なう加算回路４において
加算回路４の出力符号Ｃｎを遅延回路５で二符号周期２
Ｔだけ遅らせた符号Ｃｎ−２と加え合わされる。

すなわちｃｎはＣｎ＝ｂｎ■Ｃｎ−２で表わされる４値
をとる符号である。

このＣｎの入力符号ａｎとの関係はＣｎ＝ａｎ■ｂｎ−
１■Ｃｎ−２となる。

演算結果の一例を同じく第２図の波形１１で示す。

次に符号ｃｎは４相位相変調器６へ加えられ４００ＭＨ
ｚの搬送波発振器７の出力に４相位相変調をかける。

このとき変調器出力位相θ１はＣ１１が０．１，２．３
のそれぞれに対応して０°、９０°。

１８０°、２７０°の値をとる。

このような位相をとる４００ＭＨｚの送信信号が出力端
子８を経て送信される。

このようにして変調された位相θ１は、時間が２Ｔだけ
隔ったニサンプル時点間の位相差からなる系列の時間が
Ｔだけ隔った２サンプル時点間の位相差の変化量を取る
とこの位相差の変化量のＯ’、９０°、１８０°、２７
０°に送信符号ａｎの０．１，２．３がそれぞれ対応し
ていることがわかる。

例えば第２図のｎ＝６と４のθ１の差は１８０°となり
、ｎ＝７と５のθ１の差は９０゜となるが、これら１８
０°と９０°との差９０°はａ＝１に対応する。

このａ。が１であることは波形ａのｎ＝７の値が１であ
ることからも示されている。

以上第３図に述べる本発明の実施例が対象とする信号を
発生する送信装置の動作を説明した。

本発明が対象とする一般的な高次差動位相変調は次のよ
うな符号変換で行なえることは以上の説明から容易にわ
かる。

すなわち、Ｎ相位相変調の場合、−符号でｌｏｇ２Ｎビ
ットの符号伝送ができるので、ａｎ、ｂｎ、Ｃｎは共に
、Ｏ，１，２，…、Ｎ−１の値を取る符号であり、ａｎ
＝ｂｎ■ａｎ−に、ｃｎ＝ｂｎ＝ｂｎ■Ｃｎ＝１でＣｎ
は表わされ、ｃｎの０゜１．２．・・・、Ｎ−１に対応
しては０．３６０°／Ｎ。

７２０°／Ｎ、・・・、３６０°（Ｎ−１）／Ｎとなる
。

ここでｋおよびｌは１以上の整数であればよい。

第１図はこのｋおよびｌがそれぞれ１，２のときに相当
する。

この例のようにｋとｌは等しくないことが一般には望ま
しい。

その理由はに≠７であれば１符号の復調に対して異なる
４個のサンプル値が用いられることになり、それぞれの
サンプル値に含まれる雑音の大きさが独立であるためそ
の影響が電力料でしか効かない。

一方に＝７であれば１符号の復調に対して異なる３個の
サンプル値が用いられることになり、中央のサンプル値
は２重に利用され、このサンプル値に重畳する雑音の影
響は電圧和で効き電力料で効くときに比べてその影響が
大きくなる。

またｋおよびｌの値を大きくすることは長い遅延時間を
必要とするのみでなく、バースト状通信の場合その先頭
の情報伝送のできない余分のビットを増すことになり得
策でない。

つまり第１図のようなに＝１．ｌ＝２またはに＝２．ｌ
＝１が好ましい実施の仕方と首える。

第３図はこの発明になる差動位相復調装置の搬送波周波
数４００ＭＨｚ、伝送速度９．６ｋｂ／Ｓ、４相位相変
調信号の受信装置における実施例のブロック図である。

端子１９へ加わった４００ＭＨｚの受信信号は周波数変
換回路２０で２４ＫＨｚの中間周波信号に変換される。

ここで入力搬送波および周波数変換回路に含まれる局部
発振器の周波数安定度を±ｌＸ１０−６とするとこの中
間周波数は２４ＫＨｚを中心に±４００Ｈｚ程度の範囲
で変動する。

中間周波信号は２４ＫＨｚの帯域通過フィルタで雑音制
限と波形等化が行なわれスライサー２２およびタイミン
グ信号抽出回路へと導かれるスライサー２２で方形波に
変換された信号は差動位相復調装置２００の入力端子３
９へ加えられるこの入力信号の位相θ２を第２図の波形
１３で示す。

この値は同図波形１２のθ１の値に対してはもはや周波
数が異なるので相対的な意味しか持たない。

そこで仮に０１の値としてはθ２の値に３０゜を加えた
値を例として示しである。

この端子３９の入力信号は微分回路２６と６４０ビツト
のシフトレジスタ２４へ加えられる。

このシフトレジスタ２４は３．０７２ＭＨｚのクロック
信号源２５からのクロックパルスに従って入力信号を遂
次シフトＬ６４０／３．０７２×１０６秒つまり２．０
８３３×１０−４秒遅れた信号を出力する。

この２．０８３３×１０−４秒は符号周期Ｔに一致する
。

つまりこのシフトレジスタ２４は第１の遅延回路に相当
する本実施例においては第１の遅延回路の遅延時間は第
１図の送信装置における遅延回路３の遅延時間と一致す
るように設定されている。

今仮に中間周波数とクロック周波数がそれぞれ正確に２
４ＫＨｚと３．０７２ＭＨｚとするとシフトレジスタ２
４の出力波形は第２図の波形１３を正確にＴだけ遅らせ
たものとなる。

しかし中間周波数が４００Ｈｚずれている場合を考える
と２．０８３３Ｘ１０−４秒の間に位相が３０°ずれる
。

このような場合のシフトレジスタ２４の出力位相θ３の
様子を示したのが第２図の波形１４である。

シフトレジスタ２４の出力は微分回路２７へ加わる。

微分回路２６゜２７は共に入力方形波の負から正方向へ
の変化点でパルスを発生するものである。

この変化点に対応したパルスはそれぞれフリップフロッ
プ２８のセット端子、リセット端子へと加わり微分回路
２６の出力パルスが加わってから微分回路２７の出力パ
ルスが加わるまでの間その出力Ｑは高電位となる。

この出力Ｑはアンドゲート２９へ加わり３．０７２ＭＨ
ｚのクロックパルスが７ビツトのカウンタ３２へ加わる
時間を制限する。

また微分回路２６の出力はカウンタ３２をクリアするよ
うにも接続されている。

θ２とθ３の位相差がＯであればカウンタ３２へ加わる
パルスは０であり、θ２とと０３の位相差が３６０°の
ときパルス数は３．０７２ＭＨｚ／２４ＫＨｚ＝１２８
となる。

つまりパルス数はθ２と０３の位相差に比例する。

このカウンタ３２の内容はタイミング抽出回路２３の出
力パルスが設定する符号のサンプル区間内で最初に起る
微分回路２７の出力パルスに同期して７ビツトのメモリ
３３へ書き込まれる。

この際−符号周期Ｔの間に中間波数は５周期入り、微分
回路２γからは５つのパルスが出るがこのＴと中間周波
数は非同期であるため、符号のサンプル時点は常に最適
点にあるとは限らず最適点の前後に十Ｔ／１０の範囲で
変化する。

この問題を解決するには内挿法を用いればよい。

メモリ３３に蓄えられたθ２とθ３のサンプル時点にお
ける差△θ１は出力端子４０から読み出される。

ここでシフトレジスタ２４、微分回路２６，２７、フリ
ップフロップ２８．３０、アンドゲート２９，３１、カ
ウンタ３２、メモリ３３から成る回路ブロック１００は
従来からある位相差検出回路であり、本発明における第
１の位相差検出手段を構成する。

Δθ１の変化を第２図波形１５で示す。

この△θ１は端子４０から７ビツトメモリ３４，３５か
らなる二符号周期の遅延回路さ７ビツト減算回路３６へ
加わる。

メモリ３４，３５はタイミング抽出回路２３の出力パル
スに従って入力信号を書き込む動作をし、二符号周期の
遅延回路として働く。

このメモリ３４，３５から成る第２の遅延回路の遅延時
間は本実施例においては第１図の送信装置における遅延
回路５の遅延時間と一致するように設定されている。

メモリ３５の出力△θ２は△θ１を２Ｔに遅らせたもの
であり、この変化を第２図波形１６で示す。

△θ２と△θ１は減算回路３６で△θ２−△θ１の減算
が行なわれ△θ３が出力として得られる。

ここで減算回路３６は７ビツト構成でありフルスケール
が１２８であるための法１２８の減算をする。

このことは位相で言えば３６０°を法とする減算を行な
っていることになる。

これらメモＩＪ３４，３５および減算回路３６を含む回
路ブロックは本発明における第２の位相差検出手段を構
成する。

位相差変化量△θ３の変化の様子を第２図波形１７で示
す。

この△θ３は識別回路３７へ加えられる。

識別回路は△θ３の値が〔０〜４５°、３１５°〜３６
００）、（４５゜〜１３５°）、〔１３５°〜２２５°
）、［２２５゜〜３１５°〕の範囲にあるとき、つまり
減算回路３６の出力が〔０〜１６，１１２〜１２８）。

〔１６〜４８）、［４８〜８０）、（８０〜１１２〕の
範囲にあるときそれぞれ出力符号ｄｎとして０，１，２
．３を発生し復号出力端子３８へこれを出力する。

第３図において３９を入力端子、３８を出力端子とする
ブロック２００が差動位相復調装置であるこのｄｎの変
化の様子を第２図波形１８で示す。

図から明らかなようにｄはａｎと一致する。

このことは中間周波数の４００Ｈｚのずれによって遅延
回路で生じる３０°の位相誤差が識別回路における識別
に何ら影響を与えていないことを示している。

なお、ここでは周波数ずれが４００Ｈｚの場合について
示したが、このずれの大きさに対しては復調の過程では
本質的な制限はない。

帯域制限フィルタ２１の帯域幅に比べである程度以下で
あればよい。

以上第３図の実施例においては第１の遅延回路の遅延時
間と第２の遅延回路の遅延時間とをそれぞれ第１図の送
信装置の遅延回路３と遅延回路５に対応させてＴと２Ｔ
に選んでいる。

この対応関係は逆にしても復調動作は正常に行なわれる
。

また本発明の効果が得られる高次差動位相変調方式は先
述のｌとｋがそれぞれ１と２の場合のみでなく一般的に
は１以上の整数であれば良く、この時の第１の遅延回路
と第２の遅延回路の遅延時間はそれぞれｋＴとＡＴに選
ぶカーあるいはそれぞれｌＴとｋＴに選べば良い。

この理由について式を用いて次に説明する。

以下簡単化のため記号ａ。ｂ＋ｅに関する法Ｎの加減算
及び記号θに関する法３６０°の加減算を共にそれぞれ
＋と−のように略記する。

送信側符号変換は先述の記号を用いて 但しに、Ａは１以上の整数、ｐ＝３６００／Ｎと表わさ
れる。

今仮に第１の遅延回路の遅延時間をｋＴ、第２の遅延回
路の遅延時間をｌＴとし、さらに伝送路で生じる定常的
な位相誤差及び第１の遅延回路で生じる位相誤差をそれ
ぞれα、βとするとθ２゜θ３．△θ１．△θ２．△θ
３の時系列θ２．ｎ、θ３．ｎ。

△θ△θ△θはそれぞれ次のよう Ｌｎ’２＋ｎ’３＋ｎ に表わされる。

この式を順次解くと、 が得られる。

式（１のから解かることは位相誤差α。βが共に打ち消
されて△θｓ、Ｈには含まれていないことと、ｋとｌを
入れ換えても△θ３＋ｎの値が変化しないことである。

つまり本復調方式では伝送路で生じる定常的な位相誤差
及び、第１の遅延回路の遅延時間の変化または入力周波
数の変化によって第１の遅延回路で発生する位相誤差の
影響を受けない復調が可能である。

また第１及び第２の遅延回路の遅延時間はそれぞれｋＴ
とＡＴに選んでも、あるいはｌＴとｋＴに選んでも良い
ことが解る。

△θ３．Ｈから復調は次のように行なイつれる。式（１
）、（２）、（３）をａｎに関して解くと次のようにな
る。

上式に式（１２）を代入すると、 となり、△θ３．。

から送信情報を得ることができる。この際送信情報ａｎ
は離散的な値であり、△θ３，１１には一般には雑音が
重畳して連続的な値になっているため△θＬｎの値の範
囲からａｎを判定する識別が必要である。

識別回路はこの働きをするものである。

以上の説明では第１の遅延回路で生ずる位相誤差のみを
問題にして、これが除去されることを示した。

その理由は第１の遅延回路には高周波信号が通るため、
わずかの遅延時間変動があっても位相差に与える影響が
大きく無視し得ないためである。

これに対して第２の遅延回路は位相の値を示すベースバ
ンド信号が通るため、遅延時間の変動は位相の値にほと
んど影響を与えないためである。

第４図は本発明の他の実施例の構成を示すブロック図で
あり、４０は信号入力端子、４１は符号周期Ｔの遅延線
路、４２．４３は乗算回路、４５゜４６は低域通過フィ
ルタであり、乗算回路と低域通過フィルタとで乗積形の
位相差検出器を構成している。

ブロック４４は９０°の移相器である。合端子４０での
ｎ番目の符号に対応する信号の位相をθ（ｎ）で表わす
と、フィルタ４５からＣ０５（θ（ｎ）−θ（ｎ−１）
）が、フィルタ４６から５ｉｎ（θ（ｎ）−θ（ｎ−１
））が得られる。

乗積形位相比較器は余弦出力と正弦出力の両者をもって
はじめて位相差が確定できる。

ブロック３００は本発明における第１の位相差検出手段
を構成する。

フィルタ４５からの余弦出力とフィルタ４６からの正弦
出力とはそれぞれ２分され１方は遅延時間２Ｔの遅延線
路４７．４８を介して乗算器４９．５２および乗算器５
０．５１へ加えられ、他方はそれぞれ直接乗算器４９．
５１および５０．５２へと加えられる。

乗算器４９．５０の出力は加算器５３へ加えられ、この
出力は ｃｏｓ（θ（ｎ）−θ（ｎ−１））Ｘｃｏｓ（θ（ｎ−
２）−θ（ｎ−３））−＋５ｉｎ（θ（ｎ）−θ（ｎ−
１））ｘｓｉｎ（θ（ｎ−２）−θ（ｎ３））−ｃｏｓ
（（θ（ｎ）−θ（ｎ−１））−（θ（ｎ−２）−θ（
、、−３））：］となる。

これは入力信号位相系列θ（ｎ）の隣り合った符号間の
位相差からなる系列の７ニサンプル周期隔った時点の位
相差変化量の余弦を表わしており、減算器５４の出力は
同様にして５ｉｎ（（θ（ｎ）−θ（ｎ−１））−（θ
（ｎ２）−θ（ｎ−３）））となり、これは前記位相差
変化量の正弦を表わしている。

つまり加算器５３と減算器５４の出力から（θ（ｎ）−
θ（ｎ−１））−（θ（ｎ−２）−θ（ｎ−３））を知
ることができる。

このような位相差変化量から搬送周波数の変化および遅
延時間の変動に影響されない伝送符号の復号が可能なこ
とは先の実施例に関して説明したとおりである。

このブロック４００は本発明における第２の位相差検出
手段を構成している。

このブロック４００の出力の位相差は識別回路５５へ加
わり送信符号が復号され端子５６にその出力符号が得ら
れる。

第５図は第４図の一部の他の実施例の構成を示すブロッ
ク図であり、構成要素４２，４３，４４゜４５．４６は
第４図のそれと全く同じものである。

５７．５８は乗積形の変調器、５９は９０°移相器６０
は符号周期に比べて高すぎない周波数の発振器、６１は
加算合成回路である。

このブロック３００′の動作は入力端子６２．６３にお
ける信号の位相差に等しい位相を持ち、周波数が新搬送
波周波数、つまり発振器６０の発振周波数を持った信号
を発生するものである。

これは２入力信号間の位相差を新搬送波の位相の形で出
力する一種の位相差検出回路とみることができる。

このブロック３００′の出力の一部は遅延線路４００′
を介して、他の一部は直接にブロック５００′の入力と
なる。

遅延線路４００′は遅延時間が２Ｔである。

この場合発振器６０の周波数が１／２Ｔに比べてあまり
大きくない値に選ばれておれば発振器６０の周波数変動
、遅延線路４００′の遅延変動が位相誤差に大きな影響
を与えることはない。

ブロック５００′は乗積検波器６４，６５．９０°の移
相器６６、低減通過フィルタ６７．６８を含む同相−直
交検波回路である。

このブロックは端子７１．７２における２入力信号間の
位相差の余弦を端子６９へ、正弦を端子ＴＯへ出力する
働きをし、この出力信号は第４図実施例のブロック５０
０の出力信号と等価である。

つまりこのブロック５００′と遅延線路４００’とは本
発明における第２の位相差検出手段を構成する。

第６図は本発明のさらに他の実施例を示すブロック図で
あり、７３は信号入力端子、７４は信号の搬送周波数に
ほぼ等しい周波数の発振器（非同期でよい）、７５は発
振器７４の位相を基準として入力信号位相を検出する位
相検波器、７６は符号周期Ｔの遅延回路、２入力信号の
差を得る減算回路であり、これらの要素から構成される
ブロック６００は本発明の第１の位相差検出手段を構成
している。

また７８は２Ｔの遅延回路、７９は２入力信号の差を得
る減算回路であり、これら要素から構成されるブロック
７００は本発明の第２の位相差検出手段を構成している
。

ブロック７００から得られる位相差の変化量は識別回路
８０で元の符号に復号されて出力端子３１からその結果
が得られる。

この実施例の動作は前述の実施例の説明から容易に理解
される。

またこの実施例における位相検波器７５としては例えが
第３図実施例の要素２６〜３３が構成する位相差検出回
路を用いることができ、かかるディジタル手段で位相検
波を行なった場合には、遅延回路７６．７８はメモリ、
減算回路７７．７９にはディジタルな減算器を用いるこ
とができる。

第７図はこの発明のさらに他の実施例の構成を示すブロ
ック図である。

構成要素７３，７４゜７５．８０．８１は第６図のそれ
と全く同じものである。

８２，８３．８４は時間Ｔの遅延回路であり、この実施
例では４時点の入力信号の位相から加減算回路３５で一
括して位相差の変化量を算出している。

加減算回路８５において（位相検波器７５の出力）−（
遅延回路８２の出力）−（同８３の出力）＋（同８４の
出力）の演算を行なえば加減算回路８５の出力は第６図
の実施例の減算回路７９の出力と完全に対応することは
明らかである。

この実施例においてはブロック８００が第１および第２
の位相差検出手段の両機能を合せ持っていると考えるこ
とができる。

以上実施例について説明したが、ここでの実施例はＮ値
符号伝達する符号の０．１，２．……。

Ｎ−１に対して送信信号の位相の２次の差分の０゜３６
０°／Ｎ、７２０’／Ｎ、……、３６０°×（Ｎ−１）
／Ｎをそれぞれ対応させた変調方式を対象としたもので
あるが、この場合に限らず、Ｎ値の符号の０．１．２．
…、Ｎ−１に送信信号の位相の２次の差分の３６０°×
（１／２Ｎ）、３６０゜×（３／２Ｎ）、３６０°×（
−５／２Ｎ）、…、３６０°×（２ｎ−１／２Ｎ）をそ
れぞれ対応させた変調方式にも本発明は同様に適用する
ことができる。

以上述べたように本発明によれば搬送波周波数変動、遅
延回路の安定度に対して強い差動位相復調装置を得るこ
とができ、高い搬送波周波数で遅いレートの情報を位相
変調で伝送する場合に用いて有効である。

【図面の簡単な説明】

第１図は本発明の装置が対象とする高次差動位相変調信
号を発生する送信装置のブロック図、第２図は第１図の
装置および第３図の装置の動作を示す波形図であり、第
３図は本発明を適用した受信装置の一実施例のブロック
図である。 第４図は本発明の他の実施例のブロック図、第５図は第
４図実施例の構成要素の一部の他の実施例を示すブロッ
ク図、第６図、第７図も本発明のそれぞれ実施例のブロ
ック図である。 なお第３図において２００は差動位相復調装置、１００
は第１の位相差検出回路、メモリ３４゜３５および減算
器３６は第２の位相差検出回路であり、３７は識別回路
である。

Claims (1)

【特許請求の範囲】
1. １に、ｌを１以上の整数とするとき、送信信号のにシン
   ボル離れた２シンボル間の位相差からなる時系列のｌシ
   ンボル離れたシンボル間の離散的な位相差に伝送すべき
   符号を一対一対応させるごとく位相変調された高次差動
   位相変調信号を対象とし、入力信号のｌまたはにシンボ
   ル周期能れた２時点間の位相差を検出する第１の位相差
   検出手段と、この位相差のｋまたはｌシンボル周期能れ
   た２時点間の位相差変化量を検出する第２の位相差検出
   手段と、この位相差変化量から元符号を復号する識別手
   段とを含むことを特徴とする差動位相復調装置。