Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS588065B2 - program selection device - Google Patents
[go: Go Back, main page]

JPS588065B2 - program selection device - Google Patents

program selection device

Info

Publication number
JPS588065B2
JPS588065B2 JP51091645A JP9164576A JPS588065B2 JP S588065 B2 JPS588065 B2 JP S588065B2 JP 51091645 A JP51091645 A JP 51091645A JP 9164576 A JP9164576 A JP 9164576A JP S588065 B2 JPS588065 B2 JP S588065B2
Authority
JP
Japan
Prior art keywords
circuit
output
song
setting
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51091645A
Other languages
Japanese (ja)
Other versions
JPS5231706A (en
Inventor
小林功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP51091645A priority Critical patent/JPS588065B2/en
Publication of JPS5231706A publication Critical patent/JPS5231706A/en
Publication of JPS588065B2 publication Critical patent/JPS588065B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)

Description

【発明の詳細な説明】 本発明は特にテープレコーダーに好適するプログラム選
択装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a program selection device particularly suitable for tape recorders.

従来磁気テープ再生装置において録音個所の自動選択を
行なうには、磁気テープに録音されている情報が複数の
音楽であるとすれば、曲と曲との間に無録音部分いわゆ
る曲間ブランク近傍に制御用信号を曲とは別に録音して
おき、この制御用信号を再生計数することによりなされ
ていた。
In order to automatically select a recording point in a conventional magnetic tape playback device, if the information recorded on the magnetic tape is multiple pieces of music, it is necessary to automatically select an unrecorded area between songs, so-called blank area between songs. This was accomplished by recording the control signal separately from the song and counting the number of playbacks of this control signal.

このため一般に市販されているいわゆるレコーデツドテ
ープ等に対しては使用者が新たに制御用信号を録音しな
ければならず操作が煩雑であると共に、制御用信号を録
音する装置が必要となってコストアップを招いていた。
For this reason, with so-called recorded tapes that are generally available on the market, the user has to record new control signals, which is complicated to operate, and requires a device to record the control signals. This led to an increase in costs.

またかかる選択装置にあっては一度に選択し得る曲数が
単数であるため、再生の都度希望する選択曲目番号を設
定しなければならず不都合極まりないものであった。
In addition, since such a selection device can only select a single number of songs at one time, it is extremely inconvenient that the desired selection number must be set each time the player reproduces the music.

一方近時、上記した曲間ブランクを検知して所望曲の頭
部分を早送りで出して定速再生するものやこの原理を用
い予かじめ設定される連続した複数曲を定速再生する機
能を有した装置が発明されている。
On the other hand, recently, there are functions that detect the above-mentioned blanks between songs, fast-forward the beginning of the desired song, and play it at a constant speed, and a function that uses this principle to play a preset number of consecutive songs at a constant speed. A device has been invented.

而してこの場合曲間ブランクを検出する場合一般に曲中
にもピアニシモ等の信号が欠除する部分が存在している
から、これを曲間ブランクと間違えて誤動作し易く、且
つ再生信号はテープの巻取り量で変動する走行速度に伴
なって変動するため前記した複数の録音個所の自動選択
いわゆるプログラム選択をなす場合には誤動作が生じ易
く不適とされていた。
In this case, when detecting a blank between songs, there are generally parts in the song where signals such as pianissimo are missing, so it is easy to mistake this for a blank between songs and cause a malfunction. Since the amount of winding varies with the traveling speed, automatic selection of a plurality of recording locations, so-called program selection, is likely to cause malfunctions and is therefore unsuitable.

また従来一般の設定手段であっては複数の設定をなすそ
の操作が煩雑であり、且つ設定される機器で誤動作を生
じ易い欠点があった。
Furthermore, conventional setting means have the disadvantage that the operations for making a plurality of settings are complicated, and that malfunctions are likely to occur in the equipment to be set.

このため上記のような欠点を除去し得ると共にテープに
収録される曲数は一定とは限らず設定容量もこれに見合
って適宜なものとする必要があるため設定容量に比して
収録される曲数が大なる場合、および小なる場合につい
て良好な対応策が考慮される等優れた機能性を備えて良
好に作動する磁気テープ再生装置用のプログラム選択装
置が強く望まれていた。
For this reason, it is possible to eliminate the above-mentioned drawbacks, and since the number of songs recorded on a tape is not constant and the set capacity must be set appropriately, the number of songs recorded is smaller than the set capacity. There has been a strong desire for a program selection device for a magnetic tape reproducing device that operates well and has excellent functionality, such as considering good countermeasures when the number of songs is large or small.

そこで、この発明は以上のような点になされたもので、
特に記憶手段に予め設定記憶されたすべての設定内容の
プログラム選択再生が終了した状態で記憶手段の設定内
容を自動的にリセットすることにより、かかる状態を監
視して手動的にリセット操作するという煩雑さをなくし
て直ちに次の操作に備えることができるようにした磁気
テープのプログラム選択装置を提供することを目的とし
ている。
Therefore, this invention was made with the above points in mind.
In particular, by automatically resetting the setting contents of the storage means after program selection and playback of all the settings stored in advance in the storage means has been completed, it is troublesome to monitor such a state and perform a manual reset operation. It is an object of the present invention to provide a magnetic tape program selection device that eliminates the delay and can immediately prepare for the next operation.

以下図面を参照して本発明の一実施例につき詳細に説明
する。
An embodiment of the present invention will be described in detail below with reference to the drawings.

すなわち図において24は設定回路でありこの設定回路
24は、一端が共通に接地され他端が抵抗R51〜R6
2を介して5V電源ラインB1に接続されることにより
同一電位上に配列される例えば押ボタンスイッチ等の非
保持形の選択スイッチ群S1、〜S22と、接点がc,
aとにある場合前記選択スイッチ群S11〜S22は個
別的に選択操作されたスイッチのみがオンとなり、接点
c,bとにある場合スイッチ群S11〜S22を選択操
作したあるスイッチ以降のスイッチ例えばS,1を選択
操作したときこれ以降のS12〜S22が一斉にオンと
ならしめる切換スイッチS8と、この切換スイッチS8
における後者の作用を可能とするために前記選択スイッ
チ群811〜S22の各隣接スイッチ間にエミツターコ
レクタ電極が接続されるトランジスタQ11〜Q15と
、このトランジスタQ11〜Q15に各二つづつ共通に
ベースバイアスを与える抵抗R44〜R46と、前記切
換スイッチS8の後者の作用において前記各トランジス
タの残留電圧によって該作用が誤動作するのを防止する
インバータINV・11〜15およびNAND回路NA
ND21〜25とにより構成される。
That is, in the figure, 24 is a setting circuit, and this setting circuit 24 has one end commonly grounded and the other end connected to resistors R51 to R6.
A group of non-retention type selection switches S1, -S22, such as pushbutton switches, which are arranged on the same potential by being connected to the 5V power supply line B1 through 2 and a contact point c,
When the selection switch group S11 to S22 is at the point a, only the individually selected switches are turned on, and when the selection switch group S11 to S22 is at the contacts c and b, the switches after the selected switch from the switch group S11 to S22, for example, S , 1, the following S12 to S22 are turned on all at once, and this switch S8
In order to enable the latter effect, transistors Q11 to Q15 whose emitter collector electrodes are connected between adjacent switches of the selection switch group 811 to S22, and two transistors each having a base common to these transistors Q11 to Q15, Resistors R44 to R46 that provide bias, inverters INV11 to 15 and NAND circuit NA that prevent the latter function of the changeover switch S8 from malfunctioning due to the residual voltage of each transistor.
It is composed of ND21 to ND25.

而してこの設定回路24は後述するように磁気テープに
録音されている情報(ここでは該情報は複数の音楽とし
て取扱い、以下単に曲と表示する。
As will be described later, this setting circuit 24 uses information recorded on the magnetic tape (herein, the information is treated as a plurality of pieces of music, and hereinafter simply referred to as songs).

)の番号すなわちこの場合曲番号と対応される選択スイ
ッチ群S11〜S22を所望の番号のものを選択的に操
作することにより、当該番号を記憶回路23に記憶し設
定することができる。
), that is, in this case, by selectively operating the selection switch group S11 to S22 corresponding to the song number, the number can be stored and set in the storage circuit 23 by selectively operating the desired number.

ここで記憶回路23はこの場合二個一組のNAND回路
により構成されるフリツプフロツプ回路群FLIP F
LOP1〜12よりなり、図示において記憶回路23の
各入力端1〜12は前記設定回路24の各出力端1〜1
2に対応して接続されている。
Here, the memory circuit 23 is a flip-flop circuit group FLIP F constituted by a set of two NAND circuits.
In the figure, each input terminal 1 to 12 of the storage circuit 23 corresponds to each output terminal 1 to 1 of the setting circuit 24.
It is connected in accordance with 2.

すなわち設定回路24の選択スイッチ群S11〜S22
が選択的に操作される前は、各出力端より5■(論理レ
ベル″1″に相当)が出力されており記憶回路23のフ
リツプフロツプ群はこれによって全てセット状態にある
That is, the selection switch groups S11 to S22 of the setting circuit 24
Before is selectively operated, 5* (corresponding to logic level "1") is output from each output terminal, and the flip-flops of the memory circuit 23 are thereby all set.

従って該フリップフロツプ群の出力端に対応して接続さ
れる設定播号)表示用の発光ダイオード群LD21〜3
2と一端が共通に5■電源ラインB1に接続されるバイ
アス抵抗群R71〜R82とよりなる設定(番号)表示
回路25はいずれも点灯していない。
Therefore, a group of light emitting diodes LD21 to LD23 for displaying the setting signal are connected correspondingly to the output ends of the group of flip-flops.
None of the setting (number) display circuits 25 consisting of the bias resistor groups R71 to R82 whose ends are commonly connected to the power supply line B1 is lit.

而して選択スイッチ群S11〜S22が選択的に操作さ
れると、操作されたスイッチの番号に対応する出力端が
接地(論理レベル“0″に相当)に落とされるから、記
憶回路23においてもこれに対応するフリツプフロツプ
が反転し、これに対応する設定(番号)表示回路25の
発光ダイオードを順バイアスとして点灯し、どの曲番号
が設定されたかを表示する。
When the selection switch group S11 to S22 is selectively operated, the output terminal corresponding to the number of the operated switch is grounded (corresponding to logic level "0"). The flip-flop corresponding to this is inverted, and the light emitting diode of the corresponding setting (number) display circuit 25 is turned on with a forward bias, thereby displaying which song number has been set.

そしてこれと共に前記フリツプフロツプ群の出力端に対
応して一方の入力端が接続されるOR回路群OR1〜1
2よりなる比較回路22の、対応するOR回路の前記一
方の入力端電位が反転されて“0”となる。
At the same time, a group of OR circuits OR1 to 1 is connected to one input terminal corresponding to the output terminal of the flip-flop group.
The one input terminal potential of the corresponding OR circuit of the comparison circuit 22 consisting of 2 is inverted and becomes "0".

ここで前記設定回路24の切換スイッチS8が接点c,
b側に切換えられている場合は、選択スイツチ群Sll
〜S22のいずれかを選択的に操作することによりその
操作されたスイッチ以降は一斉にオンされるが、これは
例えば選択スイッチS1,を操作したとすると、このと
き各トランジスタQ11〜Q16は抵抗R44〜R45
を介してバイアス電位が与えられているから、先ずトラ
ンジスタQ11が順バイアスされてオンとなることによ
って、以下順次トランジスタQ12〜Q16がオンとさ
れて出力端1〜12の電位があたかも選択スイッチ群を
全て一斉に操作したと等価となって接地電位とされるこ
とによる。
Here, the changeover switch S8 of the setting circuit 24 is connected to the contact c,
If it is switched to the b side, select switch group Sll
By selectively operating one of the transistors Q11 to Q16, the switches after that operated switch are turned on all at once.For example, if the selection switch S1 is operated, each transistor Q11 to Q16 is connected to the resistor R44. ~R45
Since the bias potential is applied through the transistor Q11, first the transistor Q11 is forward biased and turned on, and then the transistors Q12 to Q16 are sequentially turned on, and the potential of the output terminals 1 to 12 changes as if the selection switch group were turned on. This is because if they are all operated at the same time, they are equivalent to ground potential.

一方前記比較回路22を構成するOR回路OR1〜12
の他方の入力端は、可逆カウンタCOUNTER1と、
インバータINV・4によって連結されて1個のデコー
ダとして前記カウンタのBCDの出力を10進数に戻す
デコーダDECORDER1,2とにより構成される計
数回路19のデコーダ出力端1〜12に対応して接続さ
れている。
On the other hand, OR circuits OR1 to OR12 constituting the comparison circuit 22
The other input terminal of is a reversible counter COUNTER1,
A counting circuit 19 is connected correspondingly to decoder output terminals 1 to 12 of a counting circuit 19, which is constituted by decoders DECORDER1 and DECORDER2, which are connected by an inverter INV-4 and return the output of the BCD of the counter to a decimal number as one decoder. There is.

而してこの計数回路19はカウンタのクリャ信号入力端
CLにインバータINV・3を介して、全入力端(但し
この場合四入力端以外はダイオードD20〜27を介し
てエクスパンダ入力端が使用される)が前記記憶回路2
3を構成するフリツプフロツプ群の各出力端に対応して
接続されるNAND回路NAND13の出力端に接続さ
れている(図示矢印A−A)ことによって前記のような
所望曲番号が設定されない前はクリヤーされて作動しな
い。
This counting circuit 19 connects the clear signal input terminal CL of the counter via the inverter INV.3 to all input terminals (however, in this case, except for the four input terminals, the expander input terminals are used via diodes D20 to D27). ) is the memory circuit 2
3 (arrow A-A in the figure) is connected to the output terminal of the NAND circuit NAND13 connected correspondingly to each output terminal of the flip-flop group constituting the flip-flop group composing the flip-flop group 3. is not working.

そしてこのNAND回路NAND13の分岐出力が一つ
の入力端に接続されると共に、他の一つの入力端に前記
比較回路22のOR回路群の出力端(この出力端はいず
れか一つのOR出力が“0”(接地レベル)となったと
き“0”となるように構成されているものとする。
The branch output of this NAND circuit NAND13 is connected to one input terminal, and the output terminal of the OR circuit group of the comparator circuit 22 is connected to the other input terminal (this output terminal is connected to the output terminal of the OR circuit group of the comparison circuit 22). It is assumed that the configuration is such that it becomes "0" when it becomes "0" (ground level).

)を共通接続してなる比較回路22の出力端が接続され
、さらに他の一つの入力端にテープを定速送りするとき
(すなわち再生時)および早送りするときのみ論理レベ
ル“1”が与えられる図示rPLAY (H] 」端子
が接続されるNAND回路NAND14の出力端は、該
出力端が論理レベル“0”のときのみテープを早送りし
、“1”で定速送りとする図示「F−F」端子に接続さ
れると共に、分岐されて一つが直接、他の一つが抵抗R
4oを介して後述する早送り制御回路27のNAND回
路NAND11の入力端とダイオードD17を介してN
AND回路NAND12の出力端に接続されている。
) is connected in common to the output terminal of a comparator circuit 22, and to the other input terminal a logic level "1" is given only when the tape is fed at a constant speed (that is, during playback) and when fast forwarding. The output terminal of the NAND circuit NAND14 to which the illustrated rPLAY (H) terminal is connected is connected to the output terminal of the illustrated "FF ” terminal, and are also branched so that one is connected directly and the other is connected to the resistor R.
4o to the input terminal of the NAND circuit NAND11 of the fast-forward control circuit 27, which will be described later, and NAND11 via the diode D17.
It is connected to the output end of the AND circuit NAND12.

また前記分岐されて直接導出されるNAND14の出力
は早送り制御回路27のNAND回路NAND8の入力
端および後述する遅延回路14の時定数制御端T11に
も供給されている。
Further, the output of the branched and directly derived NAND14 is also supplied to the input terminal of the NAND circuit NAND8 of the fast-forward control circuit 27 and to the time constant control terminal T11 of the delay circuit 14, which will be described later.

而して前記所望曲番号の設定は、通常設定操作を便なら
しめるために図示しない巻戻し用のスイッチをオンとし
て磁気テープを巻始めまで巻戻した後なされるが、若し
巻戻し中にあるいは巻戻し前に上記設定がなされ、設定
後に巻戻しがなされるような場合、前記計数回路19の
カウンクのクリヤーは解除されてセット状態となるが、
この場合もカウンタは加算計数を開始しない。
The setting of the desired song number is usually done after turning on a rewind switch (not shown) and rewinding the magnetic tape to the beginning of the tape in order to make the setting operation easier. Alternatively, if the above settings are made before rewinding and rewinding is performed after the settings, the clearing of the count of the counting circuit 19 is canceled and the set state is set.
In this case as well, the counter does not start counting.

すなわちこれはこのとき前記「PLAY〔H〕」端子に
与えられる論理レベル“0”であることによって、該“
0”が伝えられる後述する初期動作修正回路17を構成
するNAND回路NAND3の“1”出力となり、次段
の誤動作防止回路18の単安定マルチバイブレークMO
NO MIJLTI1 を駆動し得ずインバータINV
・1を介して前記カウンタの加算入力端UPに伝えられ
る入力信号が“1”レベルであることに基いている。
That is, this is due to the logic level "0" being applied to the "PLAY[H]" terminal at this time.
0" is transmitted, which becomes the "1" output of the NAND circuit NAND3 constituting the initial operation correction circuit 17 described later, and the monostable multi-by-break MO of the malfunction prevention circuit 18 in the next stage.
NO MIJLTI1 cannot be driven and inverter INV
- It is based on the fact that the input signal transmitted to the addition input terminal UP of the counter via 1 is at the "1" level.

(すなわちカウンタの加算計数およびモノマルチは゜“
1”から“0”への立下り時に駆動されるものとしてい
る。
(In other words, the addition count of the counter and the monomultiple are ゜“
It is assumed that the signal is driven at the falling edge from "1" to "0".

)従って計数回路19のデコーダの0出力端のみが“0
”であり他の1〜13出力端はみな“1”であるから、
この1〜12出力端と対応して接続されている前記比較
回路22のOR回路OR1〜12の他方の入力端は“1
”となり、該比較回路22の出力は上記設定によって記
憶回路23から与えられる“0”入力にかかわらず゜“
1”となり、またこのときNAND13の出力も上記設
定によって“1”となっているが、このとき「PLAY
(H)」端子は依然として“0”であるからNAND1
4は成立せず、「F・F」端子は“1”状態が保持され
てテープを早送りし得ない。
) Therefore, only the 0 output terminal of the decoder of the counting circuit 19 is “0”.
” and the other output terminals 1 to 13 are all “1”, so
The other input terminals of the OR circuits OR1-12 of the comparison circuit 22 connected correspondingly to the output terminals 1-12 are "1".
”, and the output of the comparison circuit 22 is ゜“ regardless of the “0” input given from the memory circuit 23 due to the above settings.
1", and at this time the output of NAND13 is also "1" due to the above settings, but at this time "PLAY
(H)” terminal is still “0”, so NAND1
4 is not established, and the "F.F" terminal is held in the "1" state, making it impossible to fast-forward the tape.

このようにして所望曲番号を設定した後にスイッチS7
(START)を操作して図示「PLAY」端子を“0
“にすることによりテープは再生すなわち定速送り状態
とされるが、これにより前記「PLAY(H)」端子に
は“1”レベルが与えられるためNAND14が成立し
て「F・F」端子を“0”とするテープは早送り状態と
される。
After setting the desired song number in this way, switch S7
(START) to set the “PLAY” terminal shown in the diagram to “0”.
"By setting the tape to ", the tape is played back, that is, is fed at a constant speed.As a result, the "PLAY (H)" terminal is given a "1" level, so NAND14 is established, and the "F・F" terminal is A tape set to "0" is in a fast forward state.

従ってテープはヘッドH1 , H2により高速再生さ
れるようになる。
Therefore, the tape can be played back at high speed by the heads H1 and H2.

(これは、通常の再生装置においては高速送り時は再生
ヘッドがテープ走行面より退行して再生されないが、近
時の再生装置において備えられるキューなどと称されて
高速再生していわゆるケロ音を聞いて再生したい録音個
所を探索する場合や早送り頭出し装置などと称されて所
望の録音個所以外は早送りで流してしまい次の録音個所
の頭部分が検出されて定速再生を行なうような場合など
と同様に、高速送り時にも再生ヘッドH1,H2が再生
し得る程度にテープ走行面と接触する如く構成すること
によっている。
(In normal playback devices, the playback head retracts from the tape running surface during high-speed playback and does not play, but modern playback devices are equipped with cues that play back at high speeds and produce so-called kerosene. When searching for a recording point that you want to play back by listening, or when using a device called a fast-forward cueing device, which fast-forwards all parts of the recording other than the desired one, detects the beginning of the next recording point, and performs constant-speed playback. Similarly, the reproducing heads H1 and H2 are constructed so as to be in contact with the tape running surface to the extent that reproduction can be performed even during high-speed feeding.

)ここでヘッドH1,H2として2チャンネル再生し得
るようにしているのは、ステレオ再生等を例としたため
であり、(従って単一のヘッドでも次に述べる混合器1
1および前置増幅器A1, A2を除いて同様である。
)Here, heads H1 and H2 are designed to be able to perform two-channel playback, in order to take stereo playback as an example. (Therefore, even with a single head, mixer 1 described below
1 and preamplifiers A1 and A2.

)このヘッドH1,H2(一般に一体に組込まれる)出
力は前置増幅器At ,A2を介して抵抗R1〜R3が
梯子形に接続されてなる混合器11に供給される。
) The outputs of the heads H1, H2 (generally integrated) are supplied via preamplifiers At, A2 to a mixer 11 comprising resistors R1 to R3 connected in a ladder configuration.

すなわちこの混合器11は今、前記したように2チャン
ネル再生を行なう場合としているから磁気テープのL,
R両チャンネル双方に同時に信号が存在する場合と、い
ずれか一方のチャンネルのみに信号が存在する場合とが
あるため、当該混合器11にて両チャンネル出力を混合
することにより上記いずれの場合にも信号が得られるよ
うにすると共に以下の各部の構成を一系統で済むように
している。
In other words, since this mixer 11 is currently used for two-channel playback as described above,
There are cases in which a signal exists in both R channels at the same time, and cases in which a signal exists only in one of the channels, so by mixing the outputs of both channels in the mixer 11, it is possible to solve both of the above cases. In addition to making it possible to obtain signals, the following parts can be configured in one system.

そしてこの混合器11を構成する各抵抗値の比率を適宜
なものとして両チャンネル間でのクロストークおよびセ
パレーションを例えば4 0 dB以上にとって混合に
より何んらの問題を生じないようにしている。
The ratio of the resistance values constituting this mixer 11 is set appropriately to ensure crosstalk and separation between both channels, for example, 40 dB or more, so that no problem will arise due to mixing.

而して混合器11の出力信号は例えば演算増幅器A3お
よびこれに外付けされる抵抗やコンデンサによって構成
される飽和増幅器12に供給されて飽和点まで増幅され
た後、ダイオードD1,D2よりなる整流回路13に供
給されて整流される。
The output signal of the mixer 11 is supplied to the saturation amplifier 12, which is composed of, for example, an operational amplifier A3 and a resistor and a capacitor externally connected thereto, and is amplified to the saturation point, and then rectified by diodes D1 and D2. It is supplied to a circuit 13 and rectified.

この整流回路13よりの整流出力信号は遅延回路14に
供給されて通常主として抵抗vR1およびコンデンサC
5で決まる時定数が付加されてトランジスタQ1を介し
てシュミット回路15に供給される。
The rectified output signal from this rectifier circuit 13 is supplied to a delay circuit 14, and usually mainly consists of a resistor vR1 and a capacitor C.
A time constant determined by 5 is added to the signal and the signal is supplied to the Schmitt circuit 15 via the transistor Q1.

ここで前記整流出力信号に付加される時定数は、遅延回
路14の出力信号の立上り(すなわちこの場合第1曲目
の頭部分に相当する。
Here, the time constant added to the rectified output signal corresponds to the rise of the output signal of the delay circuit 14 (ie, in this case, the beginning of the first song).

)が前記「PLAY(H)」端子に与えられる”1”レ
ベルの立上りより若干時間的に遅れるように設定されて
いるためシュミット回路15は若干遅延して動作する。
) is set to be slightly delayed in time from the rise of the "1" level applied to the "PLAY (H)" terminal, so the Schmitt circuit 15 operates with a slight delay.

すなわちこの場合シュミット回路15はNAND1 ,
2によって構成されており、前段のNAND1の出力は
初期動作修正回路17のNAND3の一方の入力端に接
続されているが前記遅延回路14によって、シュミット
入力がNAND3の他方の入力端に供給される「PLA
Y(H)」端子よりの”1”レベルの立上りより若干遅
れて入力されるから、この遅れている時間だけNAND
1の出力は”1”が保持された後゛0”となる。
That is, in this case, the Schmitt circuit 15 is NAND1,
The output of NAND1 in the previous stage is connected to one input terminal of NAND3 of the initial operation correction circuit 17, and the Schmitt input is supplied to the other input terminal of NAND3 by the delay circuit 14. “P.L.A.
Since the input is slightly delayed from the rise of the "1" level from the "Y(H)" terminal, the NAND is applied for this delayed time.
The output of 1 becomes ``0'' after being held as ``1''.

従って初期動作修正回路17のNAND3は前記遅れて
いる時間に相当する幅のパルスを出力し、このパルスの
立下りでMONO MULTI1が駆動され、後述する
パルス幅を有した出力がINV・1を介して計数回路1
9のカウンクの加算入力端UPに供給されることにより
、カウンタはこれを加算計数しデコーダの出力端1を“
0”とする。
Therefore, NAND3 of the initial operation correction circuit 17 outputs a pulse with a width corresponding to the delay time, and MONO MULTI1 is driven at the falling edge of this pulse, and an output with a pulse width to be described later is sent via INV.1. Counting circuit 1
By being supplied to the addition input terminal UP of the count 9, the counter adds and counts this and outputs the output terminal 1 of the decoder as "
0”.

ここで前記所望曲番号の設定の際第1曲目を設定してい
ないとすれば、すなわち比較回路22のORIの出力は
“1”となり他のOR2〜12も出力は全て“1”であ
るから該比較回路22の出力は“1”であるから、NA
ND14の入力はこのとき全て“1”となってNAND
が成立しており、該NAND14の出力は“0“となっ
て「F・F」端子を”0”に保持し、早送りが継続され
る。
Here, if the first song is not set when setting the desired song number, that is, the output of the ORI of the comparison circuit 22 is "1", and the outputs of the other ORs 2 to 12 are all "1". Since the output of the comparison circuit 22 is "1", NA
At this time, all inputs of ND14 become “1” and NAND
is established, the output of the NAND 14 becomes "0", the "FF" terminal is held at "0", and fast forwarding continues.

以下設定された所望曲番号に対応する比較回路22の一
方の入力端が“0”となっているOR回路に計数回路1
9のデコーダの“0”が出合う迄このような早送り状態
が継続される。
The counting circuit 1 is connected to the OR circuit whose one input terminal of the comparison circuit 22 corresponding to the set desired music number is "0"
This fast-forwarding state continues until "0" of the decoder No. 9 is encountered.

而してこの間計数回路19のデコーダの各出力端1〜1
2に対応して接続される発光ダイオード群LD11〜L
D22およびこれにバイアスB1を与える抵抗群R21
〜R32とによりなる通過する曲番号(位置)の表示用
回路21は、前記デコーダの出力端1〜12がカウンク
の計数に従って順次“0”となるのに対応して発光ダイ
オード群LD11〜LD22が対応的に順次に色灯して
通過する曲番号を表示する。
During this time, each output terminal 1 to 1 of the decoder of the counting circuit 19
The light emitting diode groups LD11 to LD11 to L connected corresponding to 2
D22 and a resistor group R21 that applies bias B1 to it
The circuit 21 for displaying the passing song number (position) consisting of R32 has light emitting diode groups LD11 to LD22 in response to the output terminals 1 to 12 of the decoder sequentially becoming "0" according to the counting count. The number of the song being passed is displayed by correspondingly colored lights in sequence.

従ってこの通過する曲番号移行状態の表示と前記設定表
示回路25において設定されることにより点灯表示して
いるものとが合致したとき所望の曲番号を選択したこと
になる。
Therefore, when the display of the passing song number transition state matches the one lit and displayed by setting in the setting display circuit 25, it means that the desired song number has been selected.

すなわちこの間前記したようにシュミット回路15のN
AND1よりの出力は、再生ヘッドが磁気テープにおけ
る各曲の曲間ブランク(無録音部)を通過する毎に遅延
回路14で付加される所定の時定数遅れて立上って“1
”になるすなわち各曲を通過するたび毎に”0”、各曲
間ブランクで“1”になるようになされているから(曲
間ブランク部分の雑音信号部は通常曲の録音再生信号と
比して2 0 dB以上降下しており以上の検出は容易
になされる。
That is, during this time, as mentioned above, the N of the Schmitt circuit 15
The output from AND1 rises with a delay of a predetermined time constant added by the delay circuit 14 every time the playback head passes a blank (unrecorded part) between each song on the magnetic tape, and becomes "1".
”, that is, it becomes “0” each time it passes through each song, and “1” at each blank between songs (the noise signal part of the blank part between songs is normally compared to the recording and playback signal of the song. It is easy to detect the drop of 20 dB or more.

)、このNAND1の出力が供給されるNAND3より
は前記したようなパルスが早送りを継続している間中発
生されることになり、これによりMONO MULTI
1を駆動せしめINV・1を介して計数回路19のカウ
ンクに供給して、これを加算計数せしめ前記のようにデ
コーダ出力端が順次“1”より“0”に反転され表示回
路21の発光ダイオード群を順次点灯表示するものであ
る。
), NAND3, to which the output of NAND1 is supplied, will generate pulses as described above while fast forwarding continues, and as a result, MONO MULTI
1 is driven and supplied to the counter of the counting circuit 19 via INV.1, and this is added and counted, and the decoder output terminal is sequentially inverted from "1" to "0" as described above, and the light emitting diode of the display circuit 21 is driven. The groups are displayed by lighting up in sequence.

かくして比較回路22のOR回路群において一方は記憶
回路23より他方は計数回路19のデコーダよりの両入
力が””0”となって一致したとき、該OR回路の出力
は“0”(接地レベル)となるため、比較回路22の出
力は“0”となり、NAND14を反転して“1”レベ
ルとする。
Thus, in the OR circuit group of the comparator circuit 22, when both inputs, one from the memory circuit 23 and the other from the decoder of the counting circuit 19, become "0" and match, the output of the OR circuit is "0" (ground level). ), the output of the comparator circuit 22 becomes "0", and the NAND 14 is inverted to the "1" level.

従ってこのNAND14より“1”レベルが供給される
「F・F」端子は“1”となるためテープは早送りが解
除され定速送りすなわち再生状態とされ、図示しない主
増幅器を介してスピーカを奏鳴せしめる。
Therefore, the "F/F" terminal to which the "1" level is supplied from the NAND 14 becomes "1", so the fast forwarding of the tape is canceled and the tape is set to constant speed forwarding, that is, the playback state, and the speaker is played through the main amplifier (not shown). Make it ring.

一方これと同時にこの定数送りすなわち再生時において
は前記NAND14より”1”レベルが直接的に遅延回
路15の時定数制御端子Titに伝えられることにより
、これ迄オンしていたダイオードD9,D10をオフと
して、前記早送り時と同様にヘッドH1,H2より整流
回路13を経て遅延回路14に導出される再生出力信号
により、制御されるトランジスタQ2のエミツタ電圧が
それ迄ダイオードD10により短絡されていたコンデン
サ6に充電されることにより、前記したようにこれ迄主
として抵抗■R1およびコンデンサC5で決定されてい
た整流出力信号に付加する時定数をさらに大きくして、
再生中曲に存在するピアニシモ等によって再生信号が途
切れることによって生ずる計数回路19の誤動作を防止
している。
On the other hand, at the same time, during this constant transmission, that is, during reproduction, the "1" level is directly transmitted from the NAND 14 to the time constant control terminal Tit of the delay circuit 15, thereby turning off the diodes D9 and D10, which have been on until now. As in the case of fast forwarding, the emitter voltage of the transistor Q2 controlled by the reproduced output signal derived from the heads H1 and H2 to the delay circuit 14 via the rectifier circuit 13 changes to the capacitor 6, which had been short-circuited by the diode D10. By being charged to , the time constant added to the rectified output signal, which had been mainly determined by the resistor R1 and the capacitor C5, as described above, is further increased.
This prevents the counting circuit 19 from malfunctioning due to interruptions in the reproduction signal due to pianissimo etc. present in the music being reproduced.

すなわちこれは前記したように再生中は遅延回路14の
時定数を早送り時よりもさらに大きくすることによって
、曲中に存在するピアニシモ等によって再生信号が途切
れてもこの間シュミット回路15のNAND1出力を“
0”に保持するようにして達成するものである。
That is, as mentioned above, by making the time constant of the delay circuit 14 even larger during playback than during fast forwarding, even if the playback signal is interrupted due to pianissimo etc. present in the song, the NAND1 output of the Schmitt circuit 15 is
This is achieved by keeping the value at 0''.

而してこれとても無制限に時定数を大きくすなわち曲間
ブランクに相当する以上に長くすることは当然できない
から、曲中に存在するピアニシモ等によって生ずる再生
信号の途切れが曲間ブランクに相当する以上になった場
合に対して起る計数回路のエラーは次に説明するエラー
修正回路20によって修正する。
Of course, it is impossible to increase the time constant indefinitely, that is, to make it longer than the inter-song blank, so the interruption of the playback signal caused by pianissimo etc. that exists in the song is longer than the inter-song blank. Errors in the counting circuit that occur in this case are corrected by an error correction circuit 20, which will be described next.

すなわちエラー修正回路20は、上記エラーが計数回路
19のカウンタが所定値以上に加算計数することによっ
て生じるもので所望設定曲番号前で再生状態となること
であるから、これが生じたときに逆にカウンタを減算計
数せしめようとするものである。
In other words, the error correction circuit 20 corrects the error when the above error occurs because the counter of the counting circuit 19 adds up to a predetermined value or more and enters the playback state before the desired set song number. This is intended to cause the counter to perform a subtraction count.

そしてこの場合エラー修正回路20は修正用のスイッチ
S1とNAND4によりなり、前記スイッチS1を操作
して計数回路19のカウンタの減算入力端DOWNに減
算パルスを与えて所望設定曲番号がでてくる迄早送り状
態として所望設定曲番号で再生状態とするものである。
In this case, the error correction circuit 20 consists of a correction switch S1 and a NAND4, and by operating the switch S1, a subtraction pulse is applied to the subtraction input terminal DOWN of the counter of the counting circuit 19 until the desired set song number appears. This is a fast-forwarding state in which a desired set song number is played.

かくしてすべての所望設定曲番号の再生すなわち任意の
複数曲のプログラム選択再生がなされると、先ず磁気テ
ープに収録された曲数が設定し得る容量(この場合12
)に比して小なるときはすべての選択再生終了後に計数
回路19のデコーダ出力端1〜12はすべて”1”とな
るから比較回路22の出力は”1”となり、従ってNA
NDI 4の出力は”0”となって「F・F」端子も”
O nとなり、テープは巻終り迄早送りされる。
In this way, when all the desired set song numbers are played back, that is, any program selection of multiple songs is played back, the number of songs recorded on the magnetic tape first reaches the settable capacity (12 in this case).
), the decoder output terminals 1 to 12 of the counting circuit 19 will all be "1" after all selected reproductions have been completed, and the output of the comparator circuit 22 will be "1".
The output of NDI 4 is "0" and the "F・F" terminal is also "0".
On, the tape is fast-forwarded to the end of the tape.

そして巻終り迄くると図示「sTOP (H)」端子に
図示しない終端検出手段によりリセットパルスが与えら
れることによりリセット回路26のNAND7を反転し
てトランジスタQ6をオンとする。
When the end of the winding is reached, a reset pulse is applied to the terminal "sTOP (H)" by an end detection means (not shown), thereby inverting NAND7 of the reset circuit 26 and turning on the transistor Q6.

従って記憶回路23の各フリツプフロツプの共通に接続
されたリセット入力端を”0”として、各フリツプフロ
ツプをリセットし、すなわち設定された記憶内容がリセ
ットされる。
Therefore, the commonly connected reset input terminals of the flip-flops of the memory circuit 23 are set to "0" to reset each flip-flop, that is, the set storage contents are reset.

そしてこれと同時にNAND13の出力が”1”となっ
て計数回路19もリセットされると共に設定表示回路2
5において設定により表示点灯していた発光ダイオード
が消灯される。
At the same time, the output of the NAND 13 becomes "1", the counting circuit 19 is also reset, and the setting display circuit 2
In step 5, the light-emitting diode that was turned on for display is turned off according to the settings.

従ってかかるプログラム選択装置は最初の状態に復され
、テープ裏面再生操作に備える状態となる。
The program selection device is therefore returned to its initial state and is ready for a tape backside playback operation.

また磁気テープに収録された曲数が設定し得る容量(こ
の場合12)に比して大なる場合は、すべての選択再生
終了後上記と同様にしてテープは早送りとされ計数回路
19のデコーダ出力端13が”0”となる迄、上記した
ような計数状態を継続し(従ってこの場合例えば第12
曲目を設定したとすれば、次の曲の頭部分がくるまでの
間となる。
If the number of songs recorded on the magnetic tape is larger than the settable capacity (12 in this case), the tape is fast-forwarded in the same manner as above after all selected playbacks are completed, and the decoder output from the counting circuit 19 The counting state as described above continues until the end 13 becomes "0" (therefore, in this case, for example, the 12th
If the song number is set, this will be the period until the beginning of the next song.

)、すなわちこの場合等12曲目の曲終了後遅延回路1
4で定まる時間経過後デコーダの出力端13が“0”と
なり、リセット回路26のNAND5,6を反転しトラ
ンジスタQ5をオンとして前記と同様に記憶回路23の
設定内容をリセットすると共に計数回路19をリセット
し、さらに表示点灯されている発光ダイオードを消灯す
る。
), that is, in this case, the delay circuit 1 after the end of the 12th song.
After the time determined by 4 has passed, the output terminal 13 of the decoder becomes "0", the NANDs 5 and 6 of the reset circuit 26 are inverted, the transistor Q5 is turned on, and the setting contents of the memory circuit 23 are reset in the same manner as described above, and the counting circuit 19 is also turned on. Reset and also turn off the light emitting diode that was lit on the display.

そしてこの場合、NAND14出力は”1”であるから
「F・F」端子も“1”となって早送りが解除され第1
3曲目以下が再生状態となる。
In this case, since the NAND14 output is "1", the "F・F" terminal also becomes "1", and fast forwarding is canceled and the first
The third and subsequent songs are in the playback state.

(このとき計数回路19は上記したようにリセット状態
が保持されるから動作しない。
(At this time, the counting circuit 19 is held in the reset state as described above, so it does not operate.

)なおこの第13曲目以下においてプログラム選択再生
をなしたい場合は第13曲目を仮に第1曲目と仮定する
如く以下順次に第2曲目、第3曲目と仮定して、上記と
同様所望曲番号を設定すればよい。
) If you want to perform program selection playback for the 13th track and below, assume that the 13th track is the first track, and then the second and third tracks in turn, and enter the desired track number in the same way as above. Just set it.

以上において誤動作防止回路18は、テープ収録曲中に
存在するピアニシモ等による信号欠除部分が曲間ブラン
クより長い場合計数回路19が誤計数することを防止す
るものであり、この場合該防止回路18は単安定マルチ
バイブレークMONOMULTI1にて構成されており
、前記したように再生中、再生出力は遅延回路14を経
由してシュミット回路15のNAND1および初期動作
修正回路17のNAND3より与えられて、MONOM
ULTI1の出力パルス幅を4秒程度に設定しておくこ
とによって、高速再生中再生出力が曲間ブランクより長
い時間途切れたとしても計数回路19での誤計数を防止
することができる。
In the above, the malfunction prevention circuit 18 prevents the counting circuit 19 from making a false count when the signal deletion part due to pianissimo etc. that exists in the tape recorded music is longer than the blank between songs. In this case, the malfunction prevention circuit 18 is composed of a monostable multi-bibreak MONOMULTI1, and as mentioned above, during playback, the playback output is given from NAND1 of the Schmitt circuit 15 and NAND3 of the initial operation correction circuit 17 via the delay circuit 14, and the MONOMULTI is
By setting the output pulse width of the ULTI 1 to about 4 seconds, it is possible to prevent erroneous counting in the counting circuit 19 even if the playback output is interrupted for a longer time than the inter-track blank during high-speed playback.

すなわちこれは通常特殊な音楽等を除きテープに収録さ
れている一曲当りの所要演奏すなわち再生時間は2〜3
分であり、一方高速再生時のテープ速度は定速(再生)
送り時の30倍程度であるから、一曲に要する高速再生
時間は4〜6秒程度となり、従って前記したようにMo
NoMULTI1の出力パルス幅を4秒に設定しておく
ことによって演奏時間3分程度の音楽の場合その殆んど
をカバーすることができるので若し曲中に曲間ブランク
以上に長い信号欠除部分があったとしても、トリガーさ
れた後4秒間は再トリガーされないから計数回路19の
誤計数を防止することができるものである。
In other words, except for special music, the required performance or playback time for each song recorded on the tape is usually 2 to 3 minutes.
minutes, while the tape speed during high-speed playback is constant (playback)
Since it is about 30 times the time of forwarding, the high-speed playback time required for one song is about 4 to 6 seconds, and therefore, as mentioned above, the
By setting the output pulse width of NoMULTI1 to 4 seconds, it is possible to cover most of the music with a playing time of about 3 minutes. Even if there is a trigger, the trigger will not be re-triggered for 4 seconds after being triggered, which can prevent the counting circuit 19 from erroneously counting.

なおかかる誤動作防止回路18でカバーし切れない場合
初めて前記したエラー修正回路20を使用してそのエラ
ーを修正することができる。
Note that if the error cannot be covered by the malfunction prevention circuit 18, the above-mentioned error correction circuit 20 can be used to correct the error.

なお一般にテープの早送り走行速度は巻取り量によって
変動するから、当然曲間ブランクの再生時間が変動する
ことが予想される。
In general, the fast-forward running speed of the tape varies depending on the winding amount, so it is naturally expected that the playback time of blanks between songs will vary.

そこでこのテープ走行速度の変動を図示入力端IN1、
に図示しないテープ速度検出手段によって図のような特
性で変動するテープ速度検出信号を印加せしめ、(この
場合のテープ速度検出信号はテープの速度に対応した周
波数特性を有する信号とする。
Therefore, the fluctuation of this tape running speed is shown at the input terminal IN1,
A tape speed detection signal, which fluctuates with the characteristics shown in the figure, is applied by a tape speed detection means (not shown) (in this case, the tape speed detection signal is a signal having frequency characteristics corresponding to the speed of the tape).

)テープ速度変動にかつて再生出力信号の変動を補正す
る機能を有する補償回路16に祖給する。
) A compensation circuit 16 having a function of correcting fluctuations in the playback output signal due to tape speed fluctuations is provided.

すなわち補償回路16はコンデンサC8および抵抗R1
2よりなる時定数回路で一定以上に変動した周波数入力
(すなわちテープ速度が一定以上に変動したことによる
信号)のみを通過せしめて、トランジスタQ3に供給し
て増幅した後ダイオードD11,D12で整流しトラン
ジスタQ4でさらに増幅し、最終的にトランジスタQ3
をオンすることにより、前記遅延回路14の時定数にコ
ンデンサC7による充電時間に相当する時定数を付加せ
しめ、ヘッドH1,H2を介して変動して再生させる曲
間ブランク時間に対して補正を与え、シュミット回路1
5を前記したように遅延して動作せしめる出力が常時安
定に得られることを補償するものである。
That is, the compensation circuit 16 includes a capacitor C8 and a resistor R1.
A time constant circuit consisting of 2 allows only the frequency input that fluctuates above a certain level (i.e., a signal caused by the tape speed to fluctuate above a certain level) to pass through, supplies it to transistor Q3, amplifies it, and then rectifies it with diodes D11 and D12. Further amplification is performed by transistor Q4, and finally transistor Q3
By turning on the delay circuit 14, a time constant corresponding to the charging time of the capacitor C7 is added to the time constant of the delay circuit 14, and a correction is made to the inter-track blank time fluctuated through the heads H1 and H2 for reproduction. , Schmitt circuit 1
This is to ensure that the output that causes 5 to operate with a delay as described above is always stably obtained.

またテープ走行が定速から高速にすなわち早送りおよび
巻戻しに移行する瞬間において、テープはヘッドに対し
て振動するような状態を呈するため、テープはヘッドか
ら瞬時的に浮いた状態となったり接触したりする状態と
なってすなわち一時的な無信号状態が断続的に繰り返さ
れることによって誤動作することがある。
In addition, at the moment when the tape moves from constant speed to high speed, ie, fast forwarding and rewinding, the tape vibrates relative to the head, so the tape momentarily floats away from the head or comes into contact with it. In other words, temporary no-signal states may be repeated intermittently, leading to malfunctions.

そこでかかる誤動作を防止するための回路27のNAN
D8に前記シュミット回路15の後段NAND2出力お
よびNAND14出力(すなわち「F・F」端子と同電
位)を与えて該NAND8を反転させると共に、この反
転出力を分岐し一方を直接的に他方をINV・6および
抵抗R38とコンデンサC17よりなる時定数回路を介
してNAND9の入力に与える。
Therefore, the NAN of the circuit 27 to prevent such malfunctions
The latter-stage NAND2 output and NAND14 output (that is, the same potential as the "FF" terminal) of the Schmitt circuit 15 are applied to D8 to invert the NAND8, and this inverted output is branched to directly connect one to the other to INV. 6, a resistor R38, and a capacitor C17.

そしてこのNAND9の他の入力にはNAND10によ
りトリガーされるMONO MULTI2の出力パルス
が与えられ、ここでNAND10は一方の入力端にダイ
オードD14を介して前記NAND14の出力が加えら
れると共にNAND15,16よりなるフリツプフロツ
プ回路の出力が加えられ、且つ他方の入力端にはNAN
D11,12よりなるフリツプフロツプ回路の出力が加
えられているから、早送りおよび巻戻しとなるときNA
ND10によってMONO MTJLTI2がトリガー
されて結局この出力パルスによって前記NAND9の出
力は前記断続的に繰返される無信号状態が生じても“1
”を保持し、反転したNANDI11,12、またはN
AND15,16によるフリツプフロツプ回路を保持し
誤動作を防止することができる。
The output pulse of MONO MULTI2 triggered by NAND10 is given to the other input of NAND9, and NAND10 has the output of NAND14 added to one input terminal via diode D14, and consists of NAND15 and NAND16. The output of the flip-flop circuit is added, and the other input terminal is NAN
Since the output of the flip-flop circuit consisting of D11 and D12 is added, the NA is
MONO MTJLTI2 is triggered by ND10, and this output pulse causes the output of NAND9 to remain "1" even if the intermittently repeated no-signal state occurs.
” and inverted NANDI11, 12, or N
The flip-flop circuit formed by ANDs 15 and 16 can be maintained and malfunctions can be prevented.

また所定曲の再生中スイッチS4,S5(REPEAT
)を同時に操作(連動スイッチとしてもよい)すること
により、所定曲を繰返し再生することができる。
Also, during playback of a predetermined song, switches S4 and S5 (REPEAT
) at the same time (may be used as an interlocking switch), a predetermined song can be played repeatedly.

すなわち所定曲再生中前記NAND14の出力は“1”
であるからNAND8の出力が前記シュミット回路15
のNAND2の出力が所定曲再生終了後前記遅延回路1
4にて付加される時定数経過後“0”となることにより
“1”となり、NAND9の出力にC17,R33から
定まる時定数の“0”レベルのパルスが発生し、これを
前記スイッチ操作によりセットしたFLIPFLOP1
3およびNAND15,16からなるフリツプフロツプ
に加えることにより前記FLIPFLOPI3の出力ζ
を“0”とすると共に、前記NAND15 , 16か
らなるフリツプフロツプが反転し、図示[REwI端子
を“0”として巻戻し状態とし、巻戻し表示用発光ダイ
オードLD2oを点灯せしめる。
In other words, the output of the NAND 14 is "1" while playing a predetermined song.
Therefore, the output of NAND8 is the Schmitt circuit 15.
After the output of the NAND 2 of
After the time constant added in step 4 has elapsed, it becomes "0" and becomes "1", and a "0" level pulse with a time constant determined from C17 and R33 is generated at the output of NAND9, which is generated by the above switch operation. FLIPFLOP1 set
The output ζ of said FLIPFLOPI3 is
is set to "0", the flip-flop consisting of the NANDs 15 and 16 is inverted, and the REwI terminal shown in the figure is set to "0" to enter the rewind state, and the rewind display light emitting diode LD2o is turned on.

そして所定曲の頭部分にある曲間ブランクにより前記シ
ュミット回路15のNAND2の出力が“0”となるこ
とにより前記と同様にしてNAND9の出力に”0”レ
ベルのパルスが発生し、これによりFLIPFLOP1
3の出力ζを“0”とすると共に前記NAND15,1
6からなるフリツプフロツプをリセットし、図示1−R
EWJ端子を“1”として定速再生することによって繰
返し再生が可能となるものである。
Then, due to the inter-musical blank at the beginning of the predetermined song, the output of the NAND2 of the Schmitt circuit 15 becomes "0", and a pulse of the "0" level is generated at the output of the NAND9 in the same manner as described above, thereby causing FLIPFLOP1
The output ζ of 3 is set to "0" and the NAND 15, 1
Reset the flip-flop consisting of 6 and
Repeated reproduction is possible by setting the EWJ terminal to "1" and performing constant speed reproduction.

なお前記スイッチS4, S5は操作したとき断になる
ものとする。
It is assumed that the switches S4 and S5 are turned off when operated.

さらに前記スイッチS4,S5を非操作とし、スイッチ
S6を操作して図示「RES■および[F − FJ端
子に接続されたスイッチ(図示せず)を操作すればその
曲の頭部分または次の曲の頭部分を出すことができる。
Furthermore, if the switches S4 and S5 are not operated, and the switch S6 is operated and the switches (not shown) connected to the RES■ and [F-FJ terminals are operated, the beginning of the song or the next song The head part can be exposed.

なお前記スイッチS4は操作したとき断になるものとす
る。
It is assumed that the switch S4 is turned off when operated.

また比較回路22の出力端をスイッチS2を介して前記
INV・1の他方の入力端に接続するようにしておき(
図示C−C)、このスイッチS2およびスイッチS3を
前記REPEAT用のスイッチS4,S5と連動関係と
しておけば、前記所望曲番設定によるプログラム選択再
生中、前記スイッチを操作することによりその間計数回
路19のカウンタは加算計数せず、また記憶回路23の
設定内容もリセットされず該曲目を繰返し再生すること
ができる。
Further, the output terminal of the comparator circuit 22 is connected to the other input terminal of the INV.1 via the switch S2 (
(C-C), if the switch S2 and the switch S3 are set in an interlocking relationship with the REPEAT switches S4 and S5, the counting circuit 19 can be operated by operating the switch during program selection playback based on the desired song number setting. The counter does not add and count, and the settings in the storage circuit 23 are not reset either, so the song can be played repeatedly.

なお前記リセット回路26のNAND5,6の作用によ
ってかかるプログラム選択装置に電源が投入された際記
憶回路23に対してリセットパルスを与えることができ
る。
By the action of NANDs 5 and 6 of the reset circuit 26, a reset pulse can be applied to the memory circuit 23 when the program selection device is powered on.

また前記した初期動作修正回路17は前記した遅延回路
14で再生信号に付加される時定数により、該再生信号
の立上り部分が遅延されるためシュミット回路15のN
AND1の出力を遅延された時間だけ”1”状態を保持
する結果、前記した誤動作防止回路18を介して計数回
路19に与える加算入力を前記遅延された時間だけ遅ら
せて入力せしめるようにしている。
In addition, the above-mentioned initial operation correction circuit 17 uses the Schmitt circuit 15 because the rising edge of the playback signal is delayed by the time constant added to the playback signal by the delay circuit 14.
As a result of holding the output of AND1 in the "1" state for the delayed time, the addition input given to the counting circuit 19 via the malfunction prevention circuit 18 is delayed by the delayed time and then input.

そしてこの動作は前記したように曲中に存在する無録音
部分に相当する時間よりも短かい信号の欠除部分をマス
クして誤動作を防止する一方、計数回路19における初
期動作を修正する作用をも兼ねている。
As described above, this operation prevents malfunction by masking the signal deletion portion that is shorter than the time corresponding to the unrecorded portion existing in the song, and also has the effect of correcting the initial operation in the counting circuit 19. It also serves as

すなわち前記所望曲番号の設定後スイッチS7(STA
RT)を操作する迄は磁気テープは非走行の状態である
から計数回路19の加算入力は入力されずデコーダ出力
端0が“0”となる。
That is, after setting the desired song number, the switch S7 (STA
Since the magnetic tape is in a non-running state until the operation of RT) is performed, the addition input of the counting circuit 19 is not input and the decoder output terminal 0 becomes "0".

従って前記発光ダイオードLD11〜LD22は点灯し
ない。
Therefore, the light emitting diodes LD11 to LD22 do not light up.

そしてスイッチS7(START)を操作することによ
り磁器テープが走行して第1番目の曲が再生されるが、
前記したように計数回路19は曲の終了後前記遅延回路
14で付加される時定数経過後発生するパルスにより計
数されるから、第1番目の曲の終了後デコーダ出力端1
が“0”となり設定内容の番号と一致されなくなる不都
合が生じる。
Then, by operating switch S7 (START), the magnetic tape runs and the first song is played.
As described above, since the counting circuit 19 counts by the pulses generated after the time constant added by the delay circuit 14 has elapsed after the end of the song, the decoder output terminal 1 after the end of the first song.
This causes an inconvenience that the number becomes "0" and does not match the number of the setting contents.

そこでスイッチS7(START)を操作することによ
り発生1−PLAY(H〕」端子の“1”レベルと前記
遅延回路14とによって発生するシュミット回路15の
NAND1の出力“1”でもって初期動作修正回路17
のNAND3よりパルスを発生せしめてこれを防止する
Therefore, by operating the switch S7 (START), the "1" level of the "1-PLAY (H)" terminal is generated and the output "1" of the NAND1 of the Schmitt circuit 15 generated by the delay circuit 14 is used to generate the initial operation correction circuit. 17
This is prevented by generating a pulse from NAND3.

すなわち初期動作を修正することができるものである。In other words, it is possible to modify the initial operation.

なお図においてスイッチ(RESET)S2は記憶回路
23のリセット用スイッチであり、所望曲番号の設定内
容を修正または解除する場合等に使用される。
In the figure, switch (RESET) S2 is a switch for resetting the memory circuit 23, and is used when modifying or canceling the settings of the desired song number.

従って、以上詳述したようにこの発明によれば、特に記
憶手段に予め設定記憶されたすべての設定内容のプログ
ラム選択再生が終了した状態で記憶手段の設定内容を自
動的にリセットすることにより、かかる状態を監視して
手動的にリセット操作するという煩雑さをなくして直ち
に次の操作に備えることができるようにした磁気テープ
のプログラム選択装置を提供することが可能となる。
Therefore, as described in detail above, according to the present invention, in particular, by automatically resetting the setting contents of the storage means in a state where the program selection reproduction of all the setting contents preset and stored in the storage means has been completed, It is possible to provide a magnetic tape program selection device that eliminates the trouble of monitoring such a state and manually performing a reset operation, and can immediately prepare for the next operation.

【図面の簡単な説明】[Brief explanation of drawings]

図ハ本発明磁気テープのプログラム選択装置に係る一実
施例を示す回路結線図である。 H,,H2……ヘッド、A1,A2……前置増幅器、1
1……混合回路、12……飽和増幅器、13……整流回
路、14……遅延回路、15……シュミット回路、16
……補償回路、17……初期動作修正回路、18……誤
動作防止回路、19……計数回路、20……エラー修正
回路、21……テープ走行位置表示回路、22……比較
回路、23……記憶回路、24……設定回路、25……
設定表示回路、26……リセット回路、27……誤動作
防止回路。
FIG. 3 is a circuit diagram showing an embodiment of the magnetic tape program selection device of the present invention. H,, H2...head, A1, A2...preamplifier, 1
1... Mixing circuit, 12... Saturation amplifier, 13... Rectifier circuit, 14... Delay circuit, 15... Schmitt circuit, 16
... Compensation circuit, 17 ... Initial operation correction circuit, 18 ... Malfunction prevention circuit, 19 ... Counting circuit, 20 ... Error correction circuit, 21 ... Tape running position display circuit, 22 ... Comparison circuit, 23 ... ...Memory circuit, 24...Setting circuit, 25...
Setting display circuit, 26... Reset circuit, 27... Malfunction prevention circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 複数の設定手段により設定される内容を記憶する手
段と、複数の情報が収録された磁気テープの再生信号か
ら前記各情報に対応する制御信号部を検出して計数する
手段と、この計数手段出力および前記記憶手段の設定内
容を比較する手段と、この比較手段により一致信号が抽
出されたとき前記磁気テープを高速再生から定速再生に
切換える手段と、前記磁気テープの終端検出信号により
動作設定される設定回路と、この設定回路の出力信号に
よって前記記憶手段の設定内容をリセットする手段とを
具備することを特徴とする磁気テープのプログラム選択
装置。
1. A means for storing the contents set by a plurality of setting means, a means for detecting and counting control signal portions corresponding to each of the pieces of information from a reproduction signal of a magnetic tape on which a plurality of pieces of information are recorded, and this counting means. means for comparing the output and the setting contents of the storage means; means for switching the magnetic tape from high-speed playback to constant-speed playback when a matching signal is extracted by the comparison means; and operation setting based on an end detection signal of the magnetic tape. 1. A program selection device for a magnetic tape, comprising: a setting circuit for resetting the setting contents of the storage means using an output signal of the setting circuit.
JP51091645A 1976-07-31 1976-07-31 program selection device Expired JPS588065B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51091645A JPS588065B2 (en) 1976-07-31 1976-07-31 program selection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51091645A JPS588065B2 (en) 1976-07-31 1976-07-31 program selection device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP8616673A Division JPS5329088B2 (en) 1973-07-31 1973-07-31

Publications (2)

Publication Number Publication Date
JPS5231706A JPS5231706A (en) 1977-03-10
JPS588065B2 true JPS588065B2 (en) 1983-02-14

Family

ID=14032249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51091645A Expired JPS588065B2 (en) 1976-07-31 1976-07-31 program selection device

Country Status (1)

Country Link
JP (1) JPS588065B2 (en)

Also Published As

Publication number Publication date
JPS5231706A (en) 1977-03-10

Similar Documents

Publication Publication Date Title
JPS6239486B2 (en)
US4228471A (en) Apparatus for searching a piece of information recorded on a magnetic tape
KR910001209B1 (en) Synchronous recording circuit
US4442464A (en) Device for detecting a space between adjacent blocks of data recorded in a recording medium
JPS588065B2 (en) program selection device
EP0155153A2 (en) Tape reproducing apparatus of automatic reversing type
US4396957A (en) Tape control system for use in an automatic program locating system for tape player
JPS6234Y2 (en)
JPH0333945Y2 (en)
US4574320A (en) Dictating machine having a revising function
JPS596522Y2 (en) tape recorder circuit
JP2840299B2 (en) Operation control circuit of tape recorder
JPS6235Y2 (en)
JPS5817557A (en) Tape player
KR860001256B1 (en) Double deck cassette
JPS624913Y2 (en)
KR910002496B1 (en) Magnetic tape automatic selection circuit
JPS6034119Y2 (en) Tape recorder control circuit
JPS593383Y2 (en) tape recorder
JPH0115003Y2 (en)
JPS5921109B2 (en) Automatic cue device for tape recorder
JPS5817556A (en) Tape player
JPH0248973Y2 (en)
JPS5935101B2 (en) tape recorder
JPS5914914Y2 (en) No-signal portion detection device for tape recorder