Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS588129B2 - 放射感応層をx線に露出する方法 - Google Patents
[go: Go Back, main page]

JPS588129B2 - 放射感応層をx線に露出する方法 - Google Patents

放射感応層をx線に露出する方法

Info

Publication number
JPS588129B2
JPS588129B2 JP54015119A JP1511979A JPS588129B2 JP S588129 B2 JPS588129 B2 JP S588129B2 JP 54015119 A JP54015119 A JP 54015119A JP 1511979 A JP1511979 A JP 1511979A JP S588129 B2 JPS588129 B2 JP S588129B2
Authority
JP
Japan
Prior art keywords
ray
layer
resist layer
electron beam
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54015119A
Other languages
English (en)
Other versions
JPS54118175A (en
Inventor
ハラルド・ベーレン
ベルナー・クルツケ
ペーター・ネーミツツ
ヨハン・グレツシユナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS54118175A publication Critical patent/JPS54118175A/ja
Publication of JPS588129B2 publication Critical patent/JPS588129B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H10P76/2045Electron beam lithography processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H10P76/2047X-ray beam lithography processes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/167X-ray
    • Y10S430/168X-ray exposure process

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 この発明は放射感応層をX線に露出する方法に関する。
集積半導体回路を製造する際、各々の工程で処理すべき
半導体ウエーハの区域がフォトレジスト層によって限定
される。
フォトレジストは夫々の場合に希望するパターンで露出
され、その後で現像される。
ミニエイチャ化が進んだ結果、0.3乃至0.7ミクロ
ンの範囲の波長の放射を用いて従来もっぱら使われてい
た方法の、2ミクロンの最高の分解能に達し、場合によ
ってはそれを越えることさえある為、最近は、電子ビー
ム又はX線によって露出を行なう方法を使う傾向が出て
来た。
然し、電子ビーム又はX線に露出する場合、分解能は非
常に高く、理論的には0.1ミクロン及びそれ以下の幅
を持つ線を転写することが出来るが、電子ビームもX線
も集積回路の工業的な生産に使うには、多数の不利な制
約がある。
電子ビームを使う場合の主な欠点は、電子が放射感応層
内で散乱され、この為、特に幅の狭い構造の場合、露出
区域のかなりの拡がりが起ることである。
この現象は個々の露出区域の間の距離が非常に小さい時
特に致命的である。
即ち、正確に限定されていない望ましくない拡がりが起
ると、隣合った構造の間で接触が生じ、こうして完成さ
れた集積回路が使いものにならなくなる惧れがあるから
である。
大掛りな計算によるパターンや露出線量を使わなければ
、現像後に所望の寸法のパターンが実際に得られない。
フォトレジスト層と一番小さい線幅との比が1の値を越
えることが出来ないことも、電子の散乱によるものであ
る。
露出並びに現像に続く食刻又は注入工程で、少なくとも
1ミクロンの厚さを持つフォトレジスト層を使うことが
不可欠であるから、実際的には1ミクロン未満の写真製
版に電子ビームを使うことは出来ない。
X線に露出する場合、線幅とフォトレジスト層の厚さと
の比は1:10より小さくすることが出来るから、フォ
トレジスト層を露出する為にX線を使う時、上に述べた
様な欠点はない。
然し、X線は集束することが出来ず、利用し得る様なX
線源は立体角が約60°のX線コーンを発生する。
その結果、X線源から大体平行な放射しか存在しない様
な距離の所では、強度が非常に低く、何時間或いは何日
もの露出時間が必要になる。
この様に露出時間が長くなるのは、3ミクロン又はそれ
未満の厚さでも、X線の50%以上を通過させるマスク
基板がないからである。
この為、集積半導体回路を製造する際、小さな区域、例
えばチップの区域だけをX線に露出することが出来ない
露出を比較的経済的なものにする為には、X線源のX線
コーン全体を利用することが必要である。
即ち、数百涸の半導体ウエーハ、即ち20000個乃至
100000個のチップを同時に露出することが必要で
ある。
半導体ウエーハのごく小さい区域、例えば1個又は数個
のチップ程度の大きさを持つ区域を露出することは、そ
れ自体望ましいことであるが、何回も非常に正確な整合
を必要とする為、並びにX線コーンの利用効率がよくな
い為、経済的には受入れることが出来ない。
避けることの出来ないウエーハの反りの結果、ウエーハ
全体をX線に同時に露出するには、マスクとウエーハと
の間に少なくとも30乃至50ミクロンの距離を必要と
するので、実際には露出不良の個数が非常に大きく、1
ミクロン未満の構造を持つ集積半導体回路を工業的に生
産するのに、数百個の半導体ウエーハを同時に露出する
ことは出来ない。
斜めに入射するビームによって転写されるマスク像が横
方向に変位し、これは発散性の強いビームの場合、場所
によって相当違うが、これはマスクの製造時の適当な手
段によって補償することは出来るが、局部的の距離の変
化によって生じ、数ミクロンにも達する様なマスク及び
/又は半導体ウエーハの可逆的又は非可逆的な局部的な
長さの変化又は局部的な整合誤差が起ることを見過ごし
てはならない。
この為、フォトレジスト層の厚さの1/10未満の幅を
持ち、垂直な滑らかな壁を持つ溝路を、X線に露出した
フォトレジスト層の現像の際に作ることが出来るけれど
も、従来公知のX線露出方法は、1ミクロン未満の線要
素を持つ集積半導体回路の工業的な大量生産に使うこと
は出来ない。
1ミクロン未満の写真製版の精度条件に合う様なX線写
真製版用の整合方法はこれ迄知られていない。
この発明の目的は、電子ビーム及びX線に対する露出の
全ての利点を活かしながら、その欠点を除去した、光感
応層を露出する方法を提供することである。
一番上の薄層を電子ビームに露出し、現像工程によって
、その下に配置された金属層を露出し、その後食刻する
ことにより、電子ビームによって発生された露出パター
ンの正確な像を持ち且つその後のX線露出に適した非常
に微細な構造のマスクが作られる。
一番上側の層は非常に薄くてよい。0.3ミクロン及び
それ以下のフォトレジスト層でも、金属層を食刻するの
に十分である。
この為、上に述べた様に厚いフォトレジスト層に於ける
散乱電子の為に起る線の無制御の拡がりは生じない。
これは特に、例えば相補型マスクを用いた電子ビームに
よるシャドウ・ブリンテイングの場合の様に、加速度の
小さい電子によって露出する場合に云えることである。
更に、後で説明する様な比較的簡単な手段により、チッ
プの内、作製しようとする区域だけに金属層を形成し、
両方のフォトレジスト層を除去することによって、回路
が入っていない中間に介在する半導体区域を露出するこ
とが出来、この為、従来公知の装置並びに方法によって
電子ビームで整合させる為にこれらの区域に適用された
マークを使って、極めて正確な自動的な整合を達成する
ことが出来る。
こうして電子ビーム露出装置は、電子ビームを使うこと
によって得られる極めて高い精度で、小さな区域に整合
させることが出来る。
この様にして高速で、高い分解能で且つ極めて高い整合
精度で作製されたマスクは、フォトレジスト層によって
半導体ウエーハに接続される。
フォトレジスト層の厚さは、後続の工程の条件に応じて
、1乃至3ミクロンであって、数パーセントの違いを別
にすれば、公知の手段によって一定に保つことが出来る
こうすることにより、比較的発散性の強いX線束で、こ
の後のX線露出を行なうことが出来る。
つまり、半導体ウエーハの区域に高い放射強度を発生す
る為のX線通路は、従来公知のX線露出方法で可能なよ
りも、大幅に距離を短縮することが出来る。
マスクと半導体ウエーハとの間の距離が非常に短く、そ
れが高い精度で一定に保たれ、マスクとフォトレジスト
層との間の距離が実際上ゼロであるから、従来必要とさ
れていた点形の、従って非常に弱いX線源の代りに、面
積が大きく、従って非常に強度の強いX線源を使うこと
が出来る。
前に述べた様に、発散角が大きくなりすぎるのを避ける
為に、光源と半導体ウエーハとの間の距離を一般的に1
乃至3mにしなければならなかった従来公知のX線露出
方法と較べて、この発明の方法はかなりの利点を有する
2つのフォトレジスト層の間に配置された金属層から、
電子ビームに対する露出、その後の現像及び食刻によっ
て作られたX線マスクが、X線感応性フォトレジストに
よって半導体ウエーハに永久的に接続されているので、
マスク及び/又は半導体ウエーハの横方向の寸法が異な
ることによる問題もなくなる。
従って、この発明の方法は、従来公知の電子ビーム及び
X線露出方法の欠点を持たずに、その利点を組合せただ
けでなく、露出に利用し得る放射強度が少なくとも10
倍増加するという点で、公知のX線露出方法を改善する
ものである。
次にこの発明を図面について説明する。
第1図及び第2A乃至第20の図は、X線レジスト層、
X線マスク層及び電子ビーム・レジスト層が各々順次形
成された基板に、電子ビームへの露出と現像、X線マス
クの食刻、並びにX線への露出と現像を順次行なって、
高分解能の描画パターンを形成するステップを示すもの
であるが、これらのステップは、本発明のプロセスにお
いては、後述する第5A乃至第5Dの図に示されたステ
ップに続いて行なわれ、そして、各残留区域8で、整合
マーク9の使用により高精度の描画を達成するばかりで
なく、高分解能の描画をも達成するために適用されるも
のである。
まず、第1図では、半導体ウエーハ1の上に、それ自体
公知の方法により、例えば適当な量のフォトレジストを
回転塗布することにより、厚さ1乃至3ミクロンのX線
感応フォトレジスト層2が沈積されている。
フォトレジスト層の局部的な厚さは5%乃至最大10%
変化する。
好ましくは金で構成されていて約0.1乃至0.5ミク
ロンの厚さを持つ重金属層3が例えば蒸気沈積により、
この層に形成されている。
この層は電子ビーム吸収性及びX線遮蔽性を有する。
重金属層に続いて大体同じ厚さの層4を設けている。
層4は電子ビーム感応フォトレジストで構成される。
次に加速度の小さい電子ビームにより、それ自体公知の
方法を使って、一番上側の層4を半導体ウエーハ1に転
写しようとするパターンで露出し、その後現像する。
この為、第2A図に示す様に、重金属層3の区域5が露
出する。
この後、例えば乾式食刻によって、重金属層3の区域5
を除去し、第2B図の区域6でX線感応層2を露出する
次に層2を、この段階でマスクとして作用する重金属層
3を介してX線に露出し、現像する。
この間、第2C図の断面図に示す様に垂直な溝路7が形
成される。
その壁は、殆んど完全に平面であって、半導体ウエーハ
1の表面に対して垂直に伸びるが、マスクとして作用す
る重金属層3に設けられた凹部6の正確な像を表わす。
半導体ウエーハ1の露出区域をこの後で処理する為に、
重金属層3の残留区域を除去して、重金属層3によって
半導体層1が汚染されるのを避けるのが一番よい。
他の場合には、層2の上に重金属層3の残量区域を残し
ておくのもよいことがある。
第3図は、動作回路を収容する区域(チップ)8と、中
間区域に配置された整合マーク9とを持つ半導体ウエー
ハ1の表面を示す。
第4図は第3図に示した半導体ワエーハを線4−4で切
った断面図である。
整合マーク9を適用することによって調製された半導体
ウエーハの上に厚さ約1乃至3ミクロンのX線感応フォ
トレジスト層2を第5図に示す様に形成し、第1図及び
第2図に示した工程を実施する。
第5B図に示した次の工程で、対応する開孔11を備え
た第6図に示すマスク10を使って、半導体ウエーハ1
の表面に設けられた整合マーク9がその間に来る様な重
金属層3の適当な形の区域を、半導体回路を設けようと
する区域8に蒸気沈積する。
この後、全体を電子ビーム感応フォトレジスト層4で被
覆する。
そして、整合マーク9に電子ビームを照射して行なう位
置合せの方法の実施のために、整合マーク9の上にある
X線感応フォトレジスト層2及び電子ビーム感応フォト
レジスト層4の部分を、開孔21を備えた第7図に示す
マスク20を介して、食刻除去する。
この食刻において、マスク20は、整合マーク9が開孔
21内に位置するように第3図の半導体ウエーハ1に対
して重ね合わされる。
また、マスク20は、第6図のマスク10とは、開孔2
1で囲まれた矩形領域が開孔11と重なるような位置関
係にされる。
この結果、整合マーク9を有する半導体ウエーハ1の表
面が露出される。
従って、残された区域8(以下、残留区域とする。
)の電子ビーム感応フォトレジスト層を処理する際に使
用されるマスクの整合は、整合マーク9と図示していな
い電子ビームで作用する整合手段とを用いることにより
、電子ビーム露出の分解能に相当する精度で達成され得
る。
これは層2,3及び4の残留区域8の位置の精度につい
て厳しい条件を充たさなくてもよいということである。
これは、整合マーク9が凹部16によって限定された区
域の一部分しか占めず、大体その中心に配置されていれ
ば良いからである。
従って、層2,3及び4より成る残留区域が充たさなけ
ればならない、半導体ウエーハ1上での位置についての
条件は、軽減され、その位置の許容誤差は、大体±30
ミクロンになる。
図面では、見易くする為、個々の層並びに中間の区域1
6及び整合マーク9の厚さをかなり拡大してあることを
承知されたい。
整合マーク9を用いて極めて正確に整合させた後、電子
ビーム感応フォトレジスト層4の残留区域(第5D図)
を従来公知の方法により、高い精度で涸別に露出するこ
とが出来る。
露出ずみの層4を現像し、その後の食刻工程の後にX線
マスクとなる重金属層3の区域8が、厚さ僅か1乃至3
ミクロンのX線感応層2を介して半導体ウエーハ1に永
久的に接続されているから、マスクとして作用する重金
属層3と半導体ウエーハ1の表面との間の距離並びに横
方向の相対的な位置の変化が、X線露出装置に半導体ウ
エーハを導入する際並びに露出の間、起らない。
層3と半導体ウエーハ1との間の間隔が非常に少さく且
つ一定である為、並びに両方の層の相対位置が不変であ
る為、前に述べた様に、露出しようとする層から比較的
短い距離の所に大きな面積で、従ってエネルギの大きい
X線源を配置することが出来るので、半導体ウエーハの
区域で利用し得るX線強度は従来公知のX線露出装置に
較べて10の何乗倍にもなるから、この発明の方法は、
夫々数百個のチップを持つ非常に多数の半導体ウエーハ
を数分以内に露出することが出来る。
電子ビーム感応層4の残留区域の露出並びに区域8に適
用されるパターンの整合は、精度の高い且つ効率のよい
公知の整合方法を用いて行なうことが出来、何万個もの
チップを同時に露出するこの後の工程が、数分間しか必
要としないから、予定数のチップを露出するのに必要な
時間は、この発明の方法では著しく短縮される。
更に重要なことは、上に述べた方法が、従来公知の電子
ビーム及びX線露出方法では達成することの出来なかっ
た極めて微細な構造の極めて正確に整合したパターンを
転写することが出来ることである。
従来公知のX線露出方法は単一層の写真製版、例えば磁
気バブル貯蔵装置を製造する場合にしか使うことが出来
なかったが、これに較べて、この発明の方法は、不規則
な数のパターンを重ねても、重なり誤差を生ずることな
く、1ミクロン未満の範囲の集積半導体回路を製造する
為に使うことが出来る。
【図面の簡単な説明】
第1図はこの発明の方法を実施する為に被覆された半導
体ウエーハの断面図、第2図は方法の個個の工程を示す
断面図、第3図は集積回路を設けようとする区域並びに
整合マークを含む中間の半導体ウエーハの区域の分布を
示す略図、第4図は第3図の線4−4で切った断面図、
第5図はこの発明の方法の特に有利な実施例を示す断面
図、第6図及び第7図はこの発明の方法を実施する為に
使うマスクを示す平面図である。 1・・・・・・基板、2・・・・・・X線感応フォトレ
ジスト層、3・・・・・・重金属層、4・・・・・・電
子ビーム感応フォトレジスト層。

Claims (1)

    【特許請求の範囲】
  1. 1 集積半導体回路を製造する際にX線レジスト層をX
    線に露出する方法において、X線レジスト層を前記集積
    半導体回路が形成されるべき各表面領域の間に位置合せ
    マークが設けられた基板上に形成し、前記各表面領域の
    上にのみ前記X線レジスト層より十分薄い電子ビーム吸
    収性及びX線遮蔽性の金属層を形成し、前記X線レジス
    ト層及び前記金属層の上に前記X線レジスト層より十分
    薄い電子ビーム・レジスト層を形成し、前記位置合せマ
    ークを露出するために前記位置合せマーク上の前記電子
    ビーム・レジスト層及び前記X線レジスト層の部分を食
    刻除去し、露出した前記位置合せマークを用いて前記各
    表面領域の位置合せをした後に、前記電子ビーム・レジ
    スト層を、X線に露出すべき前記X線レジスト層の区域
    を画成するパターンで電子ビームに露出して現像し、そ
    の結果露呈する前記金属層の区域を食刻除去し、前記金
    属層をマスクとして前記X線レジスト層をX線に露出す
    ることから成る方法。
JP54015119A 1978-02-22 1979-02-14 放射感応層をx線に露出する方法 Expired JPS588129B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19782807478 DE2807478A1 (de) 1978-02-22 1978-02-22 Belichtungsverfahren

Publications (2)

Publication Number Publication Date
JPS54118175A JPS54118175A (en) 1979-09-13
JPS588129B2 true JPS588129B2 (ja) 1983-02-14

Family

ID=6032590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54015119A Expired JPS588129B2 (ja) 1978-02-22 1979-02-14 放射感応層をx線に露出する方法

Country Status (4)

Country Link
US (1) US4267259A (ja)
EP (1) EP0003759B1 (ja)
JP (1) JPS588129B2 (ja)
DE (2) DE2807478A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2927824A1 (de) * 1978-07-12 1980-01-31 Vlsi Technology Res Ass Halbleitervorrichtungen und ihre herstellung
US4323638A (en) * 1980-08-18 1982-04-06 Bell Telephone Laboratories, Incorporated Reducing charging effects in charged-particle-beam lithography
US4362809A (en) * 1981-03-30 1982-12-07 Hewlett-Packard Company Multilayer photoresist process utilizing an absorbant dye
FR2519157B1 (fr) * 1981-12-30 1987-07-31 Labo Electronique Physique Procede pour la realisation de motifs submicroniques et motifs ainsi obtenus
JPS58124230A (ja) * 1982-01-20 1983-07-23 Matsushita Electric Ind Co Ltd 微細パタ−ン形成方法
US4612275A (en) * 1985-04-26 1986-09-16 International Business Machines Corporation Multilayer resists with improved sensitivity and reduced proximity effect

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1328803A (en) * 1969-12-17 1973-09-05 Mullard Ltd Methods of manufacturing semiconductor devices
US3849136A (en) * 1973-07-31 1974-11-19 Ibm Masking of deposited thin films by use of a masking layer photoresist composite
JPS5819127B2 (ja) * 1976-03-31 1983-04-16 富士通株式会社 微細パタ−ン形成方法
US4165395A (en) * 1977-06-30 1979-08-21 International Business Machines Corporation Process for forming a high aspect ratio structure by successive exposures with electron beam and actinic radiation

Also Published As

Publication number Publication date
EP0003759B1 (de) 1982-05-05
US4267259A (en) 1981-05-12
JPS54118175A (en) 1979-09-13
DE2807478A1 (de) 1979-08-23
DE2962661D1 (en) 1982-06-24
EP0003759A1 (de) 1979-09-05

Similar Documents

Publication Publication Date Title
JP2803999B2 (ja) 半導体装置の微細パターン製造法
JPS6323657B2 (ja)
JP3512945B2 (ja) パターン形成方法及びパターン形成装置
JPS6318858B2 (ja)
US4610948A (en) Electron beam peripheral patterning of integrated circuits
JPS588129B2 (ja) 放射感応層をx線に露出する方法
JP3311302B2 (ja) 露光方法
US4349621A (en) Process for X-ray microlithography using thin film eutectic masks
US6630408B1 (en) Self alignment process to fabricate attenuated shifting mask with chrome border
JP3387834B2 (ja) X線露光方法およびデバイス製造方法
JP3332872B2 (ja) 露光方法
EP1548806A1 (en) Alignment method, alignment substrate, production method for alignment substrate, exposure method, exposure system and mask producing method
TWI488002B (zh) 藉由蝕刻遮罩多側之半導體設備解析度增強
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
JPH0544169B2 (ja)
JP2598054B2 (ja) 半導体装置製造方法
US20030143496A1 (en) Device manufacturing method
JP3004240B2 (ja) 貫通孔および埋め込みパターンの形成方法、ビーム調整方法、ならびに荷電ビーム露光方法
JPH03179444A (ja) レジストパターン形成方法
KR920007188B1 (ko) 전자 빔 리소그래피 공정
JPS5848919A (ja) 半導体装置の製造方法
JPS6373102A (ja) 微細パタ−ンの位置合わせ方法
JPH05165195A (ja) ガラスマスク並びに該ガラスマスクを使用した半導体装置の製造方法
JPH01296620A (ja) パターン形成方法
JPS5825234A (ja) レジストパタ−ンの形成方法