Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5910081B2 - voltage controlled oscillation circuit - Google Patents
[go: Go Back, main page]

JPS5910081B2 - voltage controlled oscillation circuit - Google Patents

voltage controlled oscillation circuit

Info

Publication number
JPS5910081B2
JPS5910081B2 JP51039391A JP3939176A JPS5910081B2 JP S5910081 B2 JPS5910081 B2 JP S5910081B2 JP 51039391 A JP51039391 A JP 51039391A JP 3939176 A JP3939176 A JP 3939176A JP S5910081 B2 JPS5910081 B2 JP S5910081B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
input terminal
differential amplifier
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51039391A
Other languages
Japanese (ja)
Other versions
JPS52123155A (en
Inventor
雅幸 片倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP51039391A priority Critical patent/JPS5910081B2/en
Publication of JPS52123155A publication Critical patent/JPS52123155A/en
Publication of JPS5910081B2 publication Critical patent/JPS5910081B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Description

【発明の詳細な説明】 本発明は電圧制御発振回路に関する。[Detailed description of the invention] The present invention relates to a voltage controlled oscillation circuit.

電圧制御発振回路は、電気的に発振周波数を変化し得る
回路装置であり、PLL回路(フエーズロツクト・ルー
プ回路)には必ず用いられる。
A voltage controlled oscillation circuit is a circuit device that can electrically change the oscillation frequency, and is always used in PLL circuits (phase locked loop circuits).

民生機械でPLLを応用した回路としては、テレビ受像
機の水平同期回路部のAFC(自動周波数制御)回路や
、色副搬送波再生回路部のAPC(自動位相制御9回路
、あるいは又VTR(ビデオテープレコーダ)の色再生
回路などがある。
Examples of circuits that apply PLL in consumer machines include the AFC (automatic frequency control) circuit in the horizontal synchronization circuit of television receivers, the APC (automatic phase control 9 circuit) in the color subcarrier regeneration circuit, and the VTR (video tape) circuit. This includes color reproduction circuits for recorders).

これらの回路部は近年漸次IC(集積回路)化の方向に
ある。
In recent years, these circuit sections are gradually becoming integrated circuits (ICs).

その場合、電圧制御発振回路をいかに安定度良く集積化
するかという技術的問題がある。
In that case, there is a technical problem of how to integrate the voltage controlled oscillation circuit with good stability.

即ちテレビ受像機においてもVTRにおいても静止した
比較信号を基準としているためそれ程の引込範囲を必要
とせず、むしろ安定度の方が重要となる。
That is, since both television receivers and VTRs use a stationary comparison signal as a reference, they do not require that much of a pull-in range, and rather stability is more important.

そこで従来から種々の提案がなされている。第1図はそ
の一例を示すもので、トランジスタQ1,Q2の差動接
続からなる可変移相回路10をL,,C2からなる直列
共振回路11とともにトランジスタQ3 ,Q4からな
る増幅器12の帰還回路に設けたものである。
Therefore, various proposals have been made in the past. FIG. 1 shows an example of this, in which a variable phase shift circuit 10 consisting of a differential connection of transistors Q1 and Q2 is connected to a feedback circuit of an amplifier 12 consisting of transistors Q3 and Q4 together with a series resonant circuit 11 consisting of L, , C2. It was established.

この発振器は移送回路10の制御電圧Vcを変化させる
ことにより発振周波数を制御する。
This oscillator controls the oscillation frequency by changing the control voltage Vc of the transfer circuit 10.

即ち制御電圧V(,=Oのときは共振回路11の一端1
3に対して、他端であるところの移相回路10の出力端
14の電圧位相が等しいので、回路は共振回路11のL
1、C2の直列共振周波数f−f o =” /2πJ
『ロで発振するが、V(,>Oの場合には、端子14に
は端子13に対して位相の進んだ電圧が生じるので共振
回路11が誘導性となる周波数f>foで発振する。
That is, when the control voltage V(, = O, one end 1 of the resonant circuit 11
3, the voltage phase of the output terminal 14 of the phase shift circuit 10, which is the other terminal, is the same, so the circuit is connected to the L of the resonant circuit 11.
1. Series resonant frequency of C2 f−f o =”/2πJ
However, in the case of V(,>O, a voltage whose phase is advanced with respect to the terminal 13 is generated at the terminal 14, so that the resonant circuit 11 oscillates at a frequency f>fo at which the resonant circuit 11 becomes inductive.

又、逆にV。Also, on the contrary, V.

〈0の場合には、端子14には端子13に対して位相の
遅れた電圧が生じるので、共振回路11が容量性となる
周波数f<foで発振する。
In the case of <0, a voltage whose phase is delayed with respect to the terminal 13 is generated at the terminal 14, so that the resonant circuit 11 oscillates at a frequency f<fo at which it becomes capacitive.

しかしこの回路には次のような問題点がある。However, this circuit has the following problems.

即ちこの回路においてはR3 j Lm ) C2が移
相回路10の負荷とならないようにするためにR1,R
2はR3の数分の1に設計される。
That is, in this circuit, in order to prevent R3 j Lm ) C2 from becoming a load on the phase shift circuit 10,
2 is designed to be a fraction of R3.

従ってQ1,Q2の負荷が小さいため、電流源■1を大
きくしてQ3,Q4の差動増幅器12の相互コンダクタ
ンスを大きくしないと充分な開ループ利得が得られない
Therefore, since the load on Q1 and Q2 is small, a sufficient open loop gain cannot be obtained unless the current source 1 is increased to increase the mutual conductance of the differential amplifier 12 of Q3 and Q4.

つまり充分な開ループ利得を得るためには大きな電流消
費を余儀なくされる。
In other words, large current consumption is inevitable in order to obtain sufficient open loop gain.

この電流消費を小さく抑えるためには、R3を大きくす
る必要がある。
In order to keep this current consumption low, it is necessary to increase R3.

ところがこの回路は直列共振を用いているため回路の直
列抵抗成分R3のQ倍(但しQは制御範囲で決まる回路
のQ(=2πfoL1/Ra)である。
However, since this circuit uses series resonance, the series resistance component R3 of the circuit is multiplied by Q (where Q is the Q of the circuit determined by the control range (=2πfoL1/Ra).

)のインピーダンスを得るようなインダクタンスのイン
ダクタL1が必要である。
) is required.

従ってR3を大きくすると例えば数10mH以上もの大
きなインダクタンスのインダクタが必要である。
Therefore, if R3 is increased, an inductor with a large inductance of, for example, several tens of mH or more is required.

このような大きなインダクタンスのインダクタは一般に
高価である上に、それ自身のインピーダンスが高いため
、浮遊容量や誘導で安定度も劣る。
Inductors with such large inductance are generally expensive, and their own high impedance results in poor stability due to stray capacitance and induction.

またこのインダクタL1は素子のバラツキを補償するた
めに一般に可変にされるが,上記のような数10mH以
上のインダクタを可変にする場合、非常に高価になり、
製造も困難である。
In addition, this inductor L1 is generally made variable to compensate for variations in the elements, but making an inductor of several tens of mH or more variable as described above becomes extremely expensive.
It is also difficult to manufacture.

従って大きな1′ンダクタを製造することには限定があ
るため、当然更に大きなインダクタを用いて発振器の発
振周波数の下限を拡げることはできない。
Therefore, since there are limitations in manufacturing large 1' inductors, it is naturally not possible to extend the lower limit of the oscillation frequency of the oscillator by using even larger inductors.

即ちこのような回路では発振周波数の下限が抑えられて
しまう。
That is, in such a circuit, the lower limit of the oscillation frequency is suppressed.

一方発振周波数がIMHz以上の高周波になるとこのよ
うな大きなインダクタンスのインダクタでは自己共振(
インダクタ自身のインダクタンスと分布容量による並列
共振)が無視できず、中心周波数f。
On the other hand, when the oscillation frequency becomes higher than IMHz, self-resonance (
Parallel resonance due to the inductance of the inductor itself and distributed capacitance) cannot be ignored, and the center frequency f.

を中心として非対称な制御電圧一周波数特性となる。The control voltage has an asymmetrical frequency characteristic centered around .

したがってこのような理由から、発振周波数の上限も制
限されてしまう。
Therefore, for this reason, the upper limit of the oscillation frequency is also limited.

インダクタの自己共振の影響を避けるために、インダク
タのインピーダンスを下げればよいが、その場合R3や
Rl + R2が小さくなり、同じ開ループ利得を保つ
ためには、大きな電流を必要とする。
In order to avoid the influence of self-resonance of the inductor, it is possible to lower the impedance of the inductor, but in this case R3 and Rl + R2 become small, and a large current is required to maintain the same open loop gain.

最近はリニアICも集積度がかなり向上しているが、こ
のように一部の回路で大きな電力を消費することは集積
度向上の大きな妨げとなる。
Recently, the degree of integration of linear ICs has improved considerably, but the fact that some circuits consume a large amount of power is a major impediment to the improvement of the degree of integration.

?ってこの電圧制御発振回路の実用容易な周波数範囲は
制御電圧によっても異なるが、10KHzから数1 0
0 KHz程度である。
? The practical frequency range of this voltage controlled oscillator circuit varies depending on the control voltage, but it ranges from 10 KHz to several 10 KHz.
It is about 0 KHz.

一方従来第2図のような回路も提案されている。On the other hand, a circuit as shown in FIG. 2 has also been proposed.

この回路が第1図の回路と相違する点は、21,22に
示す十〇の移相回路が増幅器の入力側に入れられている
点である。
This circuit differs from the circuit shown in FIG. 1 in that ten phase shift circuits shown at 21 and 22 are placed on the input side of the amplifier.

この場合増幅器の入力インピーダンスは主に移相回路で
定まり負荷抵抗R1が入力インピーダンスより特に低く
なければならないという制約はないので、第1図の回路
より小さな電流でも開ループ利得は確保できる。
In this case, the input impedance of the amplifier is mainly determined by the phase shift circuit, and there is no restriction that the load resistance R1 must be particularly lower than the input impedance, so open loop gain can be secured even with a smaller current than in the circuit of FIG.

しかし直列共振を用いることは同様なので、実現し得る
発振周波数領域は改善されない。
However, since the use of series resonance is the same, the achievable oscillation frequency range is not improved.

また他の問題点として、点23から移相回路を見たイン
ピーダンスは抵抗性でなければならないので、移相回路
にインダクタを必要とする。
Another problem is that the impedance seen from point 23 in the phase shift circuit must be resistive, which requires an inductor in the phase shift circuit.

これはコストの点からもあまり好ましくない。This is not very desirable from the point of view of cost.

従ってこの回路も消費電流以外は第1図の回路より特に
優れたものではない。
Therefore, this circuit is not particularly superior to the circuit shown in FIG. 1 except for current consumption.

本発明は上記の点に鑑みてなされたもので、小さな電流
で大きな開ループゲインが確保でき、且つ発振周波数領
域の改善された電圧制御発振回路を提供することを目的
とするものである。
The present invention has been made in view of the above points, and it is an object of the present invention to provide a voltage controlled oscillation circuit that can secure a large open loop gain with a small current and has an improved oscillation frequency region.

すなわち本発明は直流制御電圧により相互コンダクタン
スが差動的に変化する2つの増幅器を設け、その2つの
増幅器の出力の和で並列共振回路を励振し、そしてその
並列共振回路の電圧又はそれを分割してなる電圧を適当
な移相回路によって位相の異なる2つの成分に分割し、
前記2つの増幅器に帰還することによって上記目的を達
成する電圧制御発振回路を提供するものである。
That is, the present invention provides two amplifiers whose mutual conductance changes differentially with a DC control voltage, excites a parallel resonant circuit with the sum of the outputs of the two amplifiers, and then excites the voltage of the parallel resonant circuit or divides it. The resulting voltage is divided into two components with different phases by an appropriate phase shift circuit,
The present invention provides a voltage controlled oscillation circuit that achieves the above object by feeding back to the two amplifiers.

以下、本発明を図面の実施例を参照して詳細に説明する
Hereinafter, the present invention will be explained in detail with reference to embodiments of the drawings.

第3図は集積化された本発明の一実施例を示す。FIG. 3 shows an integrated embodiment of the invention.

図中の破線30内はIC回路内部を示し、その他は外部
回路を示す。
The area within the broken line 30 in the figure indicates the inside of the IC circuit, and the other areas indicate external circuits.

トランジスタQ3.t Q3は差動増幅器を構成し、そ
のエミツタは共通に接続され、/Mアス電流入力端子と
して電流源31,端子32を介して接地されている。
Transistor Q3. tQ3 constitutes a differential amplifier, the emitters of which are connected in common, and grounded via a current source 31 and a terminal 32 as /Mass current input terminals.

またこれらトランジスタQ31,Q32のベースはそれ
ぞれ制御端子33,34に接続されている。
Further, the bases of these transistors Q31 and Q32 are connected to control terminals 33 and 34, respectively.

この制御端子3334間には回路の発振周波数制御のた
めの直流電圧Voが加えられる。
A DC voltage Vo is applied between the control terminals 3334 for controlling the oscillation frequency of the circuit.

一方トランジスタQ33,Q34及びトランジスタQ3
5 t Q36はそれぞれ差動?幅器35及び36を構
成し、それぞれのエミツクは共通に接続され、それぞれ
バイアス電流入力端子として前記トランジスタQs1t
Qaのコレクタに接続されている。
On the other hand, transistors Q33, Q34 and transistor Q3
5 t Q36 are each differential? The transistors Qs1t constitute width amplifiers 35 and 36, their respective emits are connected in common, and each serves as a bias current input terminal.
Connected to the collector of Qa.

トランジスタQ33のベースはバイアス端子37に接続
されている。
The base of transistor Q33 is connected to bias terminal 37.

同様にトランジスタQ34 ,Q35のベースは共通に
接続され抵抗38を介して上記バイアス端子37に接続
されている。
Similarly, the bases of transistors Q34 and Q35 are connected in common and connected to the bias terminal 37 via a resistor 38.

このバイアス端子37にはバイアス電圧vBが印加され
ている。
A bias voltage vB is applied to this bias terminal 37.

また共通接続されたトランジスタQ34 ,Q35のベ
ースは端子39に接続され、又トランジスタQ3aのベ
ースは端子40に接続されている。
The bases of commonly connected transistors Q34 and Q35 are connected to terminal 39, and the base of transistor Q3a is connected to terminal 40.

更にまたトランジスタQ33とQ35のコレクタは共通
に接続されて端子41に接続され、又トランジスタQ3
4とQaaのコレクタは共通に接続されて端子42に接
続されている。
Furthermore, the collectors of transistors Q33 and Q35 are commonly connected to terminal 41, and the collectors of transistors Q33 and Q35 are connected in common to terminal 41.
The collectors of Q4 and Qaa are commonly connected to a terminal 42.

一方外部回路においては前記端子42に端子43より電
源電圧■が印加され、端子42と41にはインダクタ4
4と容量45の並列共振回路46が接続されている。
On the other hand, in the external circuit, the power supply voltage ■ is applied to the terminal 42 from the terminal 43, and the inductor 4 is applied to the terminals 42 and 41.
4 and a parallel resonant circuit 46 having a capacitor 45 are connected.

また前記端子41と40間には直流阻止用容量47が、
又端子40と39間には抵抗48が更に端子39と端子
32間には容量49が接続されている。
Further, a DC blocking capacitor 47 is provided between the terminals 41 and 40.
Further, a resistor 48 is connected between the terminals 40 and 39, and a capacitor 49 is connected between the terminals 39 and 32.

次に上記回路の動作を説明するために、第4図にその等
価回路を示す。
Next, in order to explain the operation of the above circuit, an equivalent circuit thereof is shown in FIG.

抵抗38はIC内部のバイアス抵抗であるが交流的には
容量49に並列に入る。
The resistor 38 is a bias resistor inside the IC, but it is connected in parallel to the capacitor 49 in terms of AC.

一般的な設計として抵抗38と容量49の並列インピー
ダンスの絶対値は抵抗48と等しくとる。
As a general design, the absolute value of the parallel impedance of the resistor 38 and capacitor 49 is set to be equal to that of the resistor 48.

従って抵抗48の両端の電圧島と容量49の両端の電圧
す。
Therefore, the voltage island across the resistor 48 and the voltage across the capacitor 49 are the same.

のベクトルは大きさが等しく位相のみが異なる。The vectors have the same magnitude and differ only in phase.

第3図の端子41と32間の電圧M3のベクトルはM1
とM2の和であるから、各電圧のベクトルは第5図のよ
うになる。
The vector of voltage M3 between terminals 41 and 32 in FIG.
and M2, the vectors of each voltage are as shown in FIG.

一方電流II j I2はトランジスタQ33 t Q
34及びQ3,,Q36から成る差動増幅器35及び3
6の出力の交流成分であり、11は電圧M1と差動増幅
器36の相互コンダクタンスとの積で、又12は電圧窒
2と差動増幅器35の相互コンダクタンスとの積として
それぞれ与えられる。
On the other hand, the current II j I2 is the transistor Q33 t Q
Differential amplifiers 35 and 3 consisting of 34 and Q3, , Q36
11 is the product of the voltage M1 and the mutual conductance of the differential amplifier 36, and 12 is the product of the voltage M1 and the mutual conductance of the differential amplifier 35.

差動増幅器の相互コンダクタンスは共通エミツタ電極に
接続された電流源の電流に比例する。
The transconductance of a differential amplifier is proportional to the current of the current source connected to the common emitter electrode.

従ってv(3=oの場合、差動増幅器35と36の相互
コンダクタンスが等しく、II−11=II21であり
、又Vc〉0では差動増幅器35の相互コンダクタンス
の方が太き< +i1+〈1121となる。
Therefore, when v(3=o, the mutual conductances of the differential amplifiers 35 and 36 are equal, II-11=II21, and when Vc>0, the mutual conductance of the differential amplifier 35 is thicker<+i1+<1121 becomes.

一方Vo<Oでは差動増幅器36の相互コンダクタンス
の方が大きく1111〉1121となる。
On the other hand, when Vo<O, the mutual conductance of the differential amplifier 36 is larger, 1111>1121.

この3種の状態のII ,I2 ,v,のベクトル図を
第6図に示す。
A vector diagram of II, I2, and v in these three states is shown in FIG.

前述のように11はM1と差動増幅器36の相互コンダ
クタンスとの積として与えられるからベクトル方向はM
1と等しい。
As mentioned above, 11 is given as the product of M1 and the mutual conductance of the differential amplifier 36, so the vector direction is M
Equals 1.

又同様に12のベクトル方向はM2と等しい。Similarly, 12 vector directions are equal to M2.

図から明らかのようにVC,=OのときはM3と11+
12の位相が等しい。
As is clear from the figure, when VC,=O, M3 and 11+
12 phases are equal.

従って回路は並列共振周波数で発振する。The circuit therefore oscillates at the parallel resonant frequency.

VC>Oのときは遅れ電流であるので回路は誘導性で、
並列共振周波数より低い周波数で発振条件を満す。
When VC>O, there is a lagging current, so the circuit is inductive.
The oscillation condition is satisfied at a frequency lower than the parallel resonance frequency.

又■c〈0のときは逆に進み電流であるので回路は容量
性で、並列共振周波数より高い周波数で発振する。
Also, when c<0, the current advances in the opposite direction, so the circuit is capacitive and oscillates at a frequency higher than the parallel resonance frequency.

従って制御特性は第7図に示すようになる。Therefore, the control characteristics are as shown in FIG.

第5図のベクトル図に示すV1とV2の位相差θは抵抗
38の値を変化することによりO〜900まで任意にと
れるが、大きい方が回路の安定度が増す。
The phase difference θ between V1 and V2 shown in the vector diagram of FIG. 5 can be arbitrarily set from 0 to 900 by changing the value of the resistor 38, but the larger the value, the more stable the circuit becomes.

しかし抵抗38をあまり大きくすると回路のバランスが
くずれるので60〜80°が適当であろう。
However, if the resistor 38 is made too large, the balance of the circuit will be lost, so a range of 60 to 80 degrees is probably appropriate.

本発明によると従来の発振回路に比べて次のような利点
がある。
The present invention has the following advantages over conventional oscillation circuits.

第1に消費電流が減少する。即ち本発明の回路において
はトランジスタQ33 t Q35の負荷抵抗になるの
は、バイアス抵抗38と48である。
First, current consumption is reduced. That is, in the circuit of the present invention, bias resistors 38 and 48 serve as load resistances for transistors Q33 t Q35.

これに対して第1図の従来回路では、これらのバイアス
抵抗より数分の1の抵抗が移相回路として負荷に入るた
め、同じ開ループ利得では、本発明の実施例の必要電流
は数分の1で済む。
In contrast, in the conventional circuit shown in FIG. 1, a resistor that is a fraction of these bias resistors enters the load as a phase shift circuit, so for the same open-loop gain, the required current of the embodiment of the present invention is a fraction of that of these bias resistors. 1 will suffice.

第2に必要なインダクタのインダクタンスが小さくて済
む。
Second, the inductance of the required inductor can be small.

即ち第1図、第2図に示す従来の回路ではいずれも直列
共振を用いているため回路の直列抵抗成分のQ倍のイン
ピーダンスを得るようなインダクタが必要であった。
That is, since the conventional circuits shown in FIGS. 1 and 2 both use series resonance, an inductor is required to obtain an impedance that is Q times the series resistance component of the circuit.

しかし本発明によれば、並列抵抗成分の1/Q倍のイン
ピーダンスを得るようなインダクタンスのインダクタと
なるため、例えばQ=10とすると約2桁近く小さいイ
ンダクタンスのインダクタで済む。
However, according to the present invention, the inductance is such that the impedance is 1/Q times that of the parallel resistance component, so if Q=10, for example, an inductor with an inductance that is about two orders of magnitude smaller can be used.

従って大きなインダクタンスを得るための製造上の余裕
度が上がるため、発振周波数の下限が広がり、コストも
低下する。
Therefore, the manufacturing margin for obtaining a large inductance increases, which widens the lower limit of the oscillation frequency and reduces costs.

一方高い周波数では自己共振が問題とならないので、小
さな電流でも更に高い発振周波数まで得ることのできる
ような設計が可能となる。
On the other hand, since self-resonance is not a problem at high frequencies, it is possible to design a device that can obtain even higher oscillation frequencies even with a small current.

即ち本発明では、中心周波数の数係の制御範囲を有する
電圧制御発振回路であれば、従来の回路より約1桁低い
周波数から1桁高い周波数まで同等の難易度で実現し得
る。
That is, in the present invention, as long as the voltage controlled oscillation circuit has a control range of the numerical coefficient of the center frequency, it is possible to realize a frequency from about one order of magnitude lower to one order of magnitude higher than the conventional circuit with the same degree of difficulty.

またその他の利点として、回路の移相量が最大±45°
(実用上は±40°位)とれ、第1図の従来回路の±2
2.5°より広く、回路のQが高いので安定度が向上す
る。
Another advantage is that the phase shift of the circuit can be up to ±45°.
(In practice, it is about ±40°), which is ±2 of the conventional circuit shown in Figure 1.
It is wider than 2.5 degrees and the Q of the circuit is high, improving stability.

また本発明の回路においてはトランジスタQ33 5
Q35の出力容量は並列共振回路46の容量45に並列
に入るのみであり、影響はないが、第1図の従来回路で
は、位相を遅らせ、周波数限界を低下させる。
Further, in the circuit of the present invention, the transistor Q33 5
The output capacitance of Q35 is only connected in parallel to the capacitor 45 of the parallel resonant circuit 46 and has no effect, but in the conventional circuit of FIG. 1, it delays the phase and lowers the frequency limit.

また第1図の回路では、制御電圧による開ループ利得の
変化は周波数の上昇する方向で一方的に減少するのに対
し、本発明ではほとんど変化しない。
Further, in the circuit shown in FIG. 1, the change in open loop gain due to the control voltage decreases unilaterally as the frequency increases, whereas in the present invention there is almost no change.

尚、第3図に示す実施例においては、端子40と39間
に抵抗48が、又端子39と32間に容量49が接続さ
れていたが、容量49を抵抗48に並列に接続しても良
い。
In the embodiment shown in FIG. 3, a resistor 48 is connected between the terminals 40 and 39, and a capacitor 49 is connected between the terminals 39 and 32, but even if the capacitor 49 is connected in parallel to the resistor 48, good.

但しその場合抵抗48と抵抗38との大きさを逆にする
必要がある。
However, in that case, the sizes of the resistor 48 and the resistor 38 need to be reversed.

要するに端子40,39と端子39 .32間に大きさ
がほぼ等しく位相が異なるインピーダンスを接続すれば
良い。
In short, terminals 40, 39 and terminal 39. Impedances having approximately the same size and different phases may be connected between the 32 and 32.

また直流阻止用の容量47は端子41に接続されている
が、これは並列共振回路46のインダクタ44あるいは
容量45にタップを設けそれに接続しても良い。
Further, the DC blocking capacitor 47 is connected to the terminal 41, but it may be connected to the inductor 44 or capacitor 45 of the parallel resonant circuit 46 by providing a tap thereon.

第8図は本発明の他の実施例を示す。FIG. 8 shows another embodiment of the invention.

上記第3図に示す実施例においては、差動増幅器の共通
エミツタに接続された電流源を制御電圧によって変える
ことにより相互コンダクタンスを制御しているが、本実
施例では差動回路81,82を構成するトランジスタの
コレクタに差動回路83,84を構成するトランジスタ
の共通エミツタ(バイアス電流入力端子)を接続し、前
記コレクタに発生する電流を、この差動増幅回路83,
84のトランジスタのベースに加えられる制御電圧Vo
でいわゆる電流分割することにより見かけ上の相互コン
ダクタンスを変化させるようにしたものである。
In the embodiment shown in FIG. 3 above, the mutual conductance is controlled by changing the current source connected to the common emitter of the differential amplifier by the control voltage, but in this embodiment, the differential circuits 81 and 82 are The common emitters (bias current input terminals) of the transistors that make up the differential circuits 83 and 84 are connected to the collectors of the transistors that make up the differential amplifier circuits 83 and 84, and the current generated in the collectors is passed through the differential amplifier circuits 83 and 84.
The control voltage Vo applied to the base of the transistor 84
The apparent mutual conductance is changed by so-called current division.

その他外部回路構成及び動作については全く同じである
ので、第3図と同一符号を付すことによってその説明は
省略する。
Since the other external circuit configurations and operations are completely the same, the same reference numerals as in FIG. 3 are used to omit the explanation.

この回路はさく内の素子数は増加するが、゛端子85,
86に加えられる制御電圧Voの中心のバイアス値が第
3図の回路より高くすることができるのが特徴で、位相
比較器の構成が容易になる場合がある。
Although the number of elements in this circuit increases, terminal 85,
A feature is that the center bias value of the control voltage Vo applied to the circuit 86 can be made higher than that of the circuit shown in FIG. 3, which may facilitate the construction of the phase comparator.

またこの回路及び第3図の回路ではトランジスタQ33
+ Q35が直接並列共振回路46を駆動しているが
、トランジスタQ33 ,Q3Hに負荷抵抗を設け、エ
ミツタフオロアを介して端子41に出力を取り出して並
列共振回路46を駆動しても良い。
In addition, in this circuit and the circuit in FIG. 3, the transistor Q33
+ Q35 directly drives the parallel resonant circuit 46, however, the parallel resonant circuit 46 may also be driven by providing a load resistor to the transistors Q33 and Q3H and taking out the output to the terminal 41 via an emitter follower.

これは特にICにピンを増設することなしに低いインピ
ーダンスの出力を外部に取り出せることが特長である。
A special feature of this is that low impedance output can be taken out without adding pins to the IC.

但し高い周波数には適さない。以上述べた実施例は、い
ずれも集積化した場合電源電圧及び接地端子の他に3つ
の外部接続端子を必要とする。
However, it is not suitable for high frequencies. All of the embodiments described above require three external connection terminals in addition to the power supply voltage and ground terminals when integrated.

これは電圧制御発振器として標準的なものであるが、特
に必要なら2つの端子でも可能である。
This is standard for voltage controlled oscillators, but two terminals are also possible if specifically required.

これは従来の回路では見られない特長である。This is a feature not found in conventional circuits.

第9図にその実施例を示す。この回路が第3図のものと
相違する点は、端子42とトランジスタQ33のベース
間及び端子41とトランジスタQ36のベース間にそれ
ぞれPN素子91,92を接続するとともに、これらト
ランジスタのベースを電流源100,101に接続する
ことによって直流阻止容量を省略し、ICの端子数をひ
とつ減少させた点である。
An example is shown in FIG. This circuit is different from the one in FIG. 3 in that PN elements 91 and 92 are connected between terminal 42 and the base of transistor Q33 and between terminal 41 and the base of transistor Q36, respectively, and the bases of these transistors are connected to a current source. 100 and 101, the DC blocking capacitor is omitted and the number of IC terminals is reduced by one.

またPN素子91,92は電源電圧Vをレベルシフトし
てトランジスタQ33〜Q36のベース加えている。
Further, PN elements 91 and 92 level shift the power supply voltage V and apply it to the bases of transistors Q33 to Q36.

即ちトランジスタQ3a〜Q36のベース・コレクタ間
にある程度の電位差を与え、ベース・コレクタ間がオン
するのを防止する働きをしている。
That is, it provides a certain level of potential difference between the bases and collectors of the transistors Q3a to Q36 to prevent the bases and collectors from turning on.

通常PN素子91.92は1〜2個で充分な開ループ利
得が得られる。
Usually, one or two PN elements 91 and 92 provide sufficient open loop gain.

以上の説明から明らかなように、本発明による電圧制御
発振回路は従来の電圧制御発振回路に比較して、小さな
電流で大きな開ループゲインが確保でき、必要なインダ
クタも小さなインダクタンスで済み、インダクタンスの
制限からくる低い周波数の限界や、自己共振からくる高
い周波数の限界を大きく拡大し得るものである。
As is clear from the above explanation, the voltage controlled oscillator circuit according to the present invention can secure a large open loop gain with a small current compared to the conventional voltage controlled oscillator circuit, and requires only a small inductance. This can greatly expand the low frequency limit due to limitations and the high frequency limit due to self-resonance.

【図面の簡単な説明】[Brief explanation of drawings]

第1図及び第2図は従来の電圧制御発振回路の回路図、
第3図は本発明の一実施例の電圧制御発振回路の回路図
、第4図はその動作を説明するための等価回路図、第5
図は2つのインピーダンス素子を接続して成る移相回路
の電圧ベクトル図、第6図は第3図の回路の発振周波数
が制御される状態を説明するための各部信号のベクトル
図、第7図は本発明回路の制御電圧対発振周波数の関係
を示す図、第8図及び第9図は本発明の他の実施例を示
す回路図である。 35 ,36 .81〜84・・・・・・差動増幅回路
、46・・・・・・並列共振回路、48・・・・・・抵
抗、49・・・・・・容量、47・・・・・一直流阻止
用容量。
Figures 1 and 2 are circuit diagrams of conventional voltage controlled oscillation circuits,
FIG. 3 is a circuit diagram of a voltage controlled oscillation circuit according to an embodiment of the present invention, FIG. 4 is an equivalent circuit diagram for explaining its operation, and FIG.
The figure is a voltage vector diagram of a phase shift circuit formed by connecting two impedance elements, Figure 6 is a vector diagram of signals of each part to explain the state in which the oscillation frequency of the circuit of Figure 3 is controlled, and Figure 7 is a diagram showing the relationship between control voltage and oscillation frequency of the circuit of the present invention, and FIGS. 8 and 9 are circuit diagrams showing other embodiments of the present invention. 35, 36. 81-84... Differential amplifier circuit, 46... Parallel resonant circuit, 48... Resistor, 49... Capacity, 47... Single line Capacity for flow prevention.

Claims (1)

【特許請求の範囲】 1 第1、第2の入力端子、第1、第2の出力端子およ
びバイアス電流入力端子をそれぞれ有する第1および第
2の差動増幅器を備え、これら第1および第2の差動増
幅器のそれぞれの第1の入力端子が共通接続されるとと
もに前記第1の差動増幅器の第2の入力端子にバイアス
電圧が印加され、かつ前記第1および第2の差動増幅器
のそれぞれ第2および第1の出力端子が共通接続される
とともに前記第1および第2の差動増幅器のそれぞれ第
1および第2の出力端子が共通接続されて電源に接続さ
れるよう構成された第1の回路部と、第1、第2の入力
端子、第1、第2の出力端子およびバイアス電流入力端
子を有する第3の差動増幅器を備え、この第3の差動増
幅器のバイアス電流入力端子が電流源に接続されるとと
もに第1および第2の出力端子が前記第1および第2の
差動増幅器のそれぞれのバイアス電流入力端子に接続さ
れ、さらに第1および第2の入力端子間に直流制御電圧
が印加されるよう構成された第2の回路部と、前記第1
および第2の差動増幅器の共通接続された第2および第
1の出力端子に一端が接続され、他端が定電位に接続さ
れた並列共振回路と、この並列共振回路の電圧又はそれ
をレベルシフトしてなる電圧より位相角の異なる2つの
電圧成分を発生するよう前記並列共振回路に直列に接続
された2つのインピーダンス素子の直列回路と、この直
列回路によって得られた2つの電圧成分の一方を前記第
2の差動増幅器の第2の入力端子に、他の一方を前記第
1および第2の差動増幅器の共通接続されたそれぞれ第
1の入力端子に帰還する手段とを備えることを特徴とす
る電圧制御発振回路。 2 第1、第2の入力端子、第1、第2の出力端子およ
びバイアス電流入力端子をそれぞれ有する第1および第
2の差動増幅器を備え、前記第1および第2の差動増幅
器のそれぞれの第1の人力端子が共通に接続されるとと
もに前記第1の差動増幅器の第2の入力端子にバイアス
電圧が印加され、かつ前記第1および第2の差動増幅器
のそれぞれ第1および第2の出力端子が共通接続されて
電源に接続されるとともに前記第1および第2の差動増
幅器のそれぞれのバイアス電流入力端子がそれぞれ電流
源に接続されるよう構成された第1の回路部と、第1、
第2の入力端子、第1、第2の出力端子およびバイアス
電流入力端子をそれぞれ有する第3および第4の差動増
幅器を備え、前記第3の差動増幅器の第1および第2の
入力端子間に直流制御電圧が印加されるとともにこの第
1および第2の入力端子と前記第4の差動増幅器のそれ
ぞれ第1および第2の入力端子とが共通接続され、さら
に前記第3および第4の差動増幅器のそれぞれ第1およ
び第2の出力端子が共通接続されるとともに前記第3お
よび第4の差動増幅器のそれぞれ第2および第1の出力
端子が共通接続されて電源に接続されるよう構成された
第2の回路部と、前記第3および第4の差動増幅器の共
通接続された第1および第2の出力端子に一端が接続さ
れ、他端が定電位に接続された並列共振回路と、この並
列共振回路の電圧又はそれをレベルシフトしてなる電圧
より位相角の異なる2つの電圧成分を発生するよう前記
並列共振回路に直列に接続された2つのインピーダンス
素子の直列回路と、この直列回路によって得られた2つ
の電圧成分の一方を前記第2の差動増幅器の第2の入力
端子に、他の一方を前記第1および第2の差動増幅器の
共通接続されたそれぞれ第1の入力端子に帰還する手段
とを備えることを特徴とする電圧制御発振回路。
[Scope of Claims] 1. First and second differential amplifiers each having a first and a second input terminal, a first and a second output terminal, and a bias current input terminal; A first input terminal of each of the differential amplifiers is commonly connected, a bias voltage is applied to a second input terminal of the first differential amplifier, and a bias voltage is applied to a second input terminal of the first differential amplifier. A second differential amplifier configured such that second and first output terminals are commonly connected, and first and second output terminals of the first and second differential amplifiers are commonly connected and connected to a power supply. a third differential amplifier having a first and second input terminal, a first and second output terminal, and a bias current input terminal, the third differential amplifier having a bias current input terminal; terminal is connected to a current source, first and second output terminals are connected to respective bias current input terminals of the first and second differential amplifiers, and further between the first and second input terminals a second circuit section configured to apply a DC control voltage; and a second circuit section configured to apply a DC control voltage;
and a parallel resonant circuit whose one end is connected to the commonly connected second and first output terminals of the second differential amplifier and whose other end is connected to a constant potential, and the voltage of this parallel resonant circuit or its level. A series circuit of two impedance elements connected in series to the parallel resonant circuit to generate two voltage components with different phase angles than the shifted voltage, and one of the two voltage components obtained by this series circuit. to a second input terminal of the second differential amplifier, and means for feeding back the other one to the commonly connected first input terminals of the first and second differential amplifiers. Features a voltage controlled oscillation circuit. 2 comprising first and second differential amplifiers each having a first and second input terminal, a first and second output terminal, and a bias current input terminal, each of the first and second differential amplifiers a first input terminal of the first differential amplifier is connected in common and a bias voltage is applied to a second input terminal of the first differential amplifier; a first circuit section configured such that the two output terminals are commonly connected to a power supply, and the bias current input terminals of the first and second differential amplifiers are respectively connected to a current source; , first,
third and fourth differential amplifiers each having a second input terminal, first and second output terminals, and a bias current input terminal, the first and second input terminals of the third differential amplifier; A DC control voltage is applied between the first and second input terminals, and the first and second input terminals of the fourth differential amplifier are commonly connected, and the third and fourth differential amplifiers are connected in common. The first and second output terminals of the differential amplifiers are commonly connected, and the second and first output terminals of the third and fourth differential amplifiers are commonly connected and connected to a power supply. A parallel circuit in which one end is connected to the commonly connected first and second output terminals of the third and fourth differential amplifiers and the other end is connected to a constant potential. a series circuit of a resonant circuit and two impedance elements connected in series to the parallel resonant circuit so as to generate two voltage components having different phase angles than the voltage of the parallel resonant circuit or a voltage obtained by level-shifting the voltage of the parallel resonant circuit; , one of the two voltage components obtained by this series circuit is connected to the second input terminal of the second differential amplifier, and the other one is connected to the common connection of the first and second differential amplifiers. A voltage controlled oscillator circuit comprising means for feeding back to a first input terminal.
JP51039391A 1976-04-09 1976-04-09 voltage controlled oscillation circuit Expired JPS5910081B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51039391A JPS5910081B2 (en) 1976-04-09 1976-04-09 voltage controlled oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51039391A JPS5910081B2 (en) 1976-04-09 1976-04-09 voltage controlled oscillation circuit

Publications (2)

Publication Number Publication Date
JPS52123155A JPS52123155A (en) 1977-10-17
JPS5910081B2 true JPS5910081B2 (en) 1984-03-07

Family

ID=12551693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51039391A Expired JPS5910081B2 (en) 1976-04-09 1976-04-09 voltage controlled oscillation circuit

Country Status (1)

Country Link
JP (1) JPS5910081B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5787210A (en) * 1980-11-18 1982-05-31 Nec Corp Voltage control oscillating circuit
GB2147753A (en) * 1983-10-07 1985-05-15 Philips Electronic Associated Voltage controlled oscillator

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5438460B2 (en) * 1972-01-28 1979-11-21
JPS5097262A (en) * 1973-12-25 1975-08-02

Also Published As

Publication number Publication date
JPS52123155A (en) 1977-10-17

Similar Documents

Publication Publication Date Title
US6943637B2 (en) Voltage controlled oscillator circuit for a low power electronic device
US6946924B2 (en) Low noise voltage controlled oscillator
US5929716A (en) High performance voltage controlled oscillator that is cost efficient
US6091309A (en) Tunable low noise oscillator using delay lines and ring mode trap filter
JPH0376316A (en) Voltage control variable oscillator especially for phase synchronizing loop
KR970004620B1 (en) Reactance circuit
JPS5910081B2 (en) voltage controlled oscillation circuit
US5561479A (en) Automatic fine tuning circuit for processing an image intermediate frequency signal
US4595887A (en) Voltage controlled oscillator suited for being formed in an integrated circuit
US5343170A (en) Voltage controlled oscillator provided with negative feedback biasing
US5444422A (en) Low phase noise high frequency integrated oscillator with minimum pins
EP0957584B1 (en) Phase locked loop circuit and control method thereof
US6788160B2 (en) Oscillator circuit connected to a voltage source providing a substantially constant supply voltage
US4136289A (en) Phase control circuit and oscillator circuit using it
US3832656A (en) Tuning circuit wherein variation of transistor base bias causes variation of resonance frequency
JPS62145902A (en) Variable frequency oscillation circuit
JPS61267403A (en) One terminal type oscillator circuit
JPS5921528Y2 (en) variable frequency oscillator
JPS6238322Y2 (en)
KR0138363B1 (en) Voltage controlling oscillator
JP2602327B2 (en) Oscillation circuit
JPH0117603B2 (en)
JPH0222903A (en) Vco
JPH0631771Y2 (en) Voltage controlled oscillator
JPH0117604B2 (en)