JPS5910618B2 - oscillation circuit - Google Patents
oscillation circuitInfo
- Publication number
- JPS5910618B2 JPS5910618B2 JP50089551A JP8955175A JPS5910618B2 JP S5910618 B2 JPS5910618 B2 JP S5910618B2 JP 50089551 A JP50089551 A JP 50089551A JP 8955175 A JP8955175 A JP 8955175A JP S5910618 B2 JPS5910618 B2 JP S5910618B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- detection circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 title claims description 30
- 238000001514 detection method Methods 0.000 claims description 22
- 238000006073 displacement reaction Methods 0.000 claims description 18
- 230000007935 neutral effect Effects 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【発明の詳細な説明】
本発明は、中立位置を基点として正負の何れかの方向に
変位させることによってその変位量に応じて電圧又は電
流を可変する可変素子全用い、該素子の変位量に応じて
発振周波数を変化させると共に、変位の方向を検出して
出力するようにした新規な発振回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention utilizes all variable elements that vary the voltage or current according to the amount of displacement by displacing them in either positive or negative directions from a neutral position, and The present invention relates to a novel oscillation circuit that changes the oscillation frequency accordingly and detects and outputs the direction of displacement.
従来、位相拘束ループを用いた周波数シンセサイザにお
ける可変分局器の分周数の変化は、一般に各桁毎に設け
らnたスイッチを操作する手段により行なわれているが
、こnによると、分局数の桁が多くなるにつれて構造が
複雑となり、操作もし難くなるといった欠点がある。Conventionally, the frequency division number of a variable division divider in a frequency synthesizer using a phase-locked loop has generally been changed by operating a switch provided for each digit. As the number of digits increases, the structure becomes more complex and operation becomes difficult.
本発明は、前記従来の欠点に鑑みなされたもので、一つ
の摘子の操作によって発振周波数の可変と摘子の正負何
れかの変位方向の検出信号の出力との両機能を具備する
ようにし、例えば、アツプダウンカウンタを介して位相
拘束ループの可変分周器に接続することにより、簡易な
構成で分周数を容易に変化でき、上記従来の欠点を解消
できるだけでなく各種用途に広範囲に用いることが可能
な発振回路の提供を目的とするものである。The present invention has been made in view of the above-mentioned drawbacks of the conventional art, and has the functions of varying the oscillation frequency and outputting a detection signal in either the positive or negative displacement direction of the knob by operating one knob. For example, by connecting to a variable frequency divider of a phase-locked loop via an up-down counter, the frequency division number can be easily changed with a simple configuration, which not only eliminates the above conventional drawbacks but also can be used in a wide range of applications. The purpose of this invention is to provide an oscillation circuit that can be used.
以下、本発明の実施例を図面に基づいて詳説する。Hereinafter, embodiments of the present invention will be explained in detail based on the drawings.
第1図において、1は可変素子を示し、例えば可変抵抗
器であり、その出力側0,0′にはそれぞれ同一抵抗値
の抵抗Rl ,R2’Th介して基準電圧Eが印加され
、中立位置を基点として正負(例えば、下方向全正とす
れば上方向は負となる)両方向への一部変位によって電
圧又は電流を可変する。In FIG. 1, numeral 1 indicates a variable element, for example a variable resistor, and a reference voltage E is applied to its output sides 0 and 0' through resistors Rl and R2'Th of the same resistance value, respectively, and the neutral position The voltage or current is varied by partial displacement in both positive and negative directions (for example, if the downward direction is fully positive, the upward direction is negative) from the base point.
2は第2図に示すように任意の閾値STh有する比較回
路であり、正負各方向の変位に対する比較用トシて二つ
のコンパレータCP1 ,CP2が設けられ、この両コ
ンパレータcpi ,CP2 の各一側入力端子には閾
値設定用電源VRが印加されていると共に、両コンパレ
ータCP1,CP2の十側入力端子にはそれぞれ可変素
子1の出力側0,0′が接続され、この両コンパレータ
CP1,CP2の各出力端子が第1オアゲートのOR1
の両入力端子に接続さn1第1オアゲートOR1からは
、可変素子1の正又は負の何れかの方向への変位による
電圧が閾値設定用電源VRの閾値電圧を越えた時に第1
オアゲートOR1力・らノ・イレベル信号が出力される
。2 is a comparison circuit having an arbitrary threshold value STh as shown in FIG. 2, and is provided with two comparators CP1 and CP2 for comparison with respect to displacements in positive and negative directions, and one side input of each of these comparators cpi and CP2 The threshold value setting power supply VR is applied to the terminal, and the output sides 0 and 0' of the variable element 1 are connected to the input terminals of the two comparators CP1 and CP2, respectively. OR1 whose output terminal is the first OR gate
When the voltage due to the displacement of variable element 1 in either the positive or negative direction exceeds the threshold voltage of the threshold setting power supply VR, the first
An OR gate OR1 power/Rano/I level signal is output.
3は電圧制御発振回路であり、第1アンドゲートA1の
両人力端子に、第1オアゲートOR1の出力端子及び電
圧制御発振用集積回路VCIの出力端子が接続され、第
1オアゲー}OR1からノ・イレベル信号が入力された
時に動作状態となって上記集積回路VCIの出力信号が
出力される。3 is a voltage controlled oscillation circuit, in which the output terminal of the first OR gate OR1 and the output terminal of the voltage controlled oscillation integrated circuit VCI are connected to both terminals of the first AND gate A1. When the blank level signal is input, it becomes operational and the output signal of the integrated circuit VCI is output.
尚、Cはタイミングコンデンサを示す。Note that C indicates a timing capacitor.
4は信号量検出回路であり、可変素子1の両出力側0,
0′の各電圧がそれぞれダイオードD1 ,D2および
第3抵抗R3を介して、何れかの高い方の電圧がオペア
ンプOPO十側入力端子に入力さn、該入力電圧が、オ
ペアンブOPで第4、第5抵抗R4,R5により決定さ
わるゲインにより増幅されて出力される。4 is a signal amount detection circuit, and both output sides of variable element 1 are 0,
0' is input to the fourth input terminal of the operational amplifier OPO through the diodes D1 and D2 and the third resistor R3, respectively. The signal is amplified by a gain determined by the fifth resistors R4 and R5 and output.
尚図中のC′は両ダイオードDI,D2の各カソードの
接続点とアース間に介挿接続されたコンデンサを示す。Note that C' in the figure represents a capacitor inserted and connected between the connection point of each cathode of both diodes DI and D2 and the ground.
5は方向検出回路であり、並設された二つのアンドゲー
トA2,A3の各一方の入力端子にそれぞれ第1オアゲ
ートOR1の出力端子が接続されると共に、両アンドゲ
ー}A2,A3の各他方の人力端子に、そnぞれ可変素
子1の両出力側が接続さn、可変素子1の何れかの方向
への変位による何tかの出力側O又は0′の電圧が閾値
電圧を越えた時に出力される第1オアゲートOR10ノ
・イレベル信号が両アンドゲー}A2,A3人力された
場合に、閾値以上の電圧が発生している出力側0又はO
′に接続されている何れか〒方のアンドゲ−}A2又は
A3からのみノ・イレベル信号が出力される。5 is a direction detection circuit, in which the output terminal of the first OR gate OR1 is connected to the input terminal of each one of the two AND gates A2 and A3 arranged in parallel, and the output terminal of the first OR gate OR1 is connected to the input terminal of each of the two AND gates A2 and A3 arranged in parallel; Both output sides of the variable element 1 are connected to the human power terminal, and when the voltage on the output side O or 0' of some t due to displacement of the variable element 1 in either direction exceeds the threshold voltage. When the output first OR gate OR10 level signal is manually applied to both AND gates A2 and A3, the output side 0 or O where a voltage higher than the threshold is generated is output.
A no-level signal is output only from whichever AND game A2 or A3 is connected to the gate A2 or A3.
そして、第2アンドゲートA2が直接に、且つ第3アン
ドゲー}A3がインバータINVを介して第2オアゲー
}OR2の両入力端子に接続されていることにより、第
2アンドゲートA2からハイレベル信号が出力された時
は第2オアゲー}OR2からハイレベル信号が出力され
、一方、第3アンドゲー}A3からノ・イレベル信号が
出力された時には第2オアゲー}OR2からローレベル
信号が出力され、また、両アンドゲー}A2,A3から
共にローレベル信号が出力された場合には第2オアゲー
}OR2からハイレベル信号が出力されるようになって
いる。Since the second AND gate A2 is directly connected and the third AND gate A3 is connected to both input terminals of the second OR gate OR2 via the inverter INV, a high level signal is output from the second AND gate A2. When the signal is output, a high level signal is output from the second OR game OR2, and on the other hand, when a NO/Y level signal is output from the third AND game A3, a low level signal is output from the second OR game OR2. When low level signals are output from both AND games A2 and A3, a high level signal is output from the second OR game OR2.
7はアツプダウンカウンタであり、クロツク入力端子C
Kが第1アンドゲートA1の出力端子に、且つアップダ
ウン制御端子UDCが第2オアゲートOR2にそれぞれ
接続され、アンプダウ4u御端子UDCにハイレベル信
号が入力された場合にはクロツク入力端子CKに入力さ
れるクロツク信号をアップカウントしてカウント値を出
力し、且つローレベル信号が入力された場合にはダウン
カウントしてカウント値を出力するようになっており、
この出力側が、例えば周波数シンセサイザにおける位相
拘束ループの可変分局器(図示せず)に接続される。7 is an up-down counter, and the clock input terminal C
K is connected to the output terminal of the first AND gate A1, and the up/down control terminal UDC is connected to the second OR gate OR2, and when a high level signal is input to the amplifier down 4u control terminal UDC, it is input to the clock input terminal CK. When a low level signal is input, it counts down and outputs a count value when a low level signal is input.
This output side is connected, for example, to a variable splitter (not shown) of a phase-locked loop in a frequency synthesizer.
上記構成とした実施例の発振回路を、位相拘束ループを
用いた周波数シンセサイザにおける可変分周器の分周数
可変の手段として用いた場合について説明すると、いま
、可変素子1が中点位置にあると、比較回路2の出力信
号がローレベルであるから、電圧制御発振回路3からア
ツプダウンカウンタ1にクロツク信号が入力されなく、
この時、アップダウンカウンタ7はそのアップダウン制
御端子UDCにハイレベル信号が入力されてアップカウ
ントモードになっているが、カウントすべきクロック信
号が人力されないのでカウント動作は行なわnない。To explain the case where the oscillation circuit of the embodiment having the above configuration is used as a means for varying the frequency division number of a variable frequency divider in a frequency synthesizer using a phase-locked loop, the variable element 1 is now at the midpoint position. Since the output signal of the comparator circuit 2 is at low level, no clock signal is input from the voltage controlled oscillation circuit 3 to the up-down counter 1.
At this time, the up-down counter 7 is in up-count mode with a high-level signal input to its up-down control terminal UDC, but does not perform a counting operation because the clock signal to be counted is not input manually.
従って、可変分局器の分局数も変化しない。Therefore, the number of divisions of the variable division divider does not change either.
この状態は、可変素子1が中央位置にある場合だけでな
く、可変素子1の変位部をその中立位置から正又は負方
向に変位させても、その変位量が比較的小さくて可変素
子1の何れかの出力側0又はO′の出力が次段比較回路
2の閾値Sに満たない場合には、電圧制御発振回路3は
上記同様にやはりオフの状態を保持する。This state occurs not only when the variable element 1 is at the center position, but also when the displacement part of the variable element 1 is displaced from its neutral position in the positive or negative direction, the amount of displacement is relatively small and the variable element 1 is When the output of either output side 0 or O' is less than the threshold value S of the next-stage comparison circuit 2, the voltage controlled oscillation circuit 3 also maintains the off state as described above.
即ち、可変素子1の中立位置付近における変位部操作は
正負両側で比較回路2の出力において閾値分の不感帯を
有する。That is, when the displacement part is operated near the neutral position of the variable element 1, there is a dead zone equal to the threshold value in the output of the comparator circuit 2 on both the positive and negative sides.
そして、周波数シンセサイザの発振周波数を可変する場
合、例えば、アマチュア無線機において、145MHZ
から148MHZに可変したい場合、可変素子1の変位
部をその出力側O′の電圧が閾値S’t越えるよう正側
に変位させると、比較回路2の第1コンパレータCP1
及び第1オアゲートOR1からハイレベル信号が出力さ
n,これが第1アンドゲー}AIの一方の入力徴に入力
されることにより、第1アンドゲートA1は集積回路V
CIの発振周波数を出力する状態、即ち電圧制御発振回
路3がオン状態となる。When changing the oscillation frequency of a frequency synthesizer, for example, in amateur radio equipment, 145MHz
When you want to change the frequency from
A high level signal is output from the first OR gate OR1, and this is input to one input signal of the first AND gate AI, so that the first AND gate A1 outputs the integrated circuit V.
The state in which the oscillation frequency of CI is output, that is, the voltage controlled oscillation circuit 3 is in the on state.
そして、方向検出回路5において、第2アンドゲートA
2の出力がハイレベルとなるから、アツプダウンカウン
タ7のアップダウン制御端子UDCに、第4図に示すよ
うにハイレベル信号が入力され、アツプダウンカウンタ
7が電圧制御発振回路3からのクロツク信号全アップカ
ウントし、可変分局器の分局数が可変される。Then, in the direction detection circuit 5, the second AND gate A
2 becomes high level, a high level signal is input to the up/down control terminal UDC of the up/down counter 7 as shown in FIG. The total number of stations is counted up, and the number of stations of the variable divider is varied.
一方、信号量検出回路4からは、第3図に示すように可
変量に応じた電圧が出力さわるから、可変素子1の正方
向への変位量を大きくすると、集積回路VCIの発振周
波数が高くなり、そnがアツプダウンカウンタ7のクロ
ック人力端子CKに人力さn、周波数シンセサイザの発
振周波数が145MHZから高速で可変さnてい〈3そ
して、その周波数が目的の148MHZに近づいた時に
、可変素子1の変位部を中立位置の近傍まで戻すと、信
号量検出回路4の出力電圧が低くなって電圧制御発振回
路3の出力周波数も低くなり、そnにつnてシンセサイ
ザの発振周波数の変化も低速となるから、148MHZ
に容易に合わせられる。On the other hand, the signal amount detection circuit 4 outputs a voltage according to the variable amount as shown in FIG. Then, the oscillation frequency of the frequency synthesizer is changed from 145 MHZ at high speed by applying manual power to the clock input terminal CK of the up-down counter 7. Then, when the frequency approaches the target 148 MHz, the variable element When the displaced part 1 is returned to the vicinity of the neutral position, the output voltage of the signal amount detection circuit 4 becomes low, and the output frequency of the voltage controlled oscillation circuit 3 also becomes low, and accordingly, the oscillation frequency of the synthesizer also changes. 148MHZ because it is low speed
easily adapted to.
また、可変素子1の変位部全その他方の出力側Oの電圧
が閾値Sを越えるよう負側に変位させると、比較回路2
の第2コンパレータCP2及び第1オアゲートOR1か
らハイレベル信号が出力されて電圧制御発振回路3がオ
ン状態となり、方向検出回路5において、第3アンドゲ
ー}A3からハイレベル信号が出力されるが、インバー
タINVで反転さわることによって、第2オアゲー}O
Rからは第4図に示すようにローレベル信号が出力さt
1このローレベル信号がアップダウン制御端子UDCに
入力さわることによりアツプダウンカウンタ7が電圧制
御発振回路3力・らのクロック信号全ガウンカウントす
る。Moreover, when all the displacement parts of the variable element 1 are displaced to the negative side so that the voltage on the other output side O exceeds the threshold value S, the comparator circuit 2
A high level signal is output from the second comparator CP2 and the first OR gate OR1, turning on the voltage controlled oscillation circuit 3, and in the direction detection circuit 5, a high level signal is output from the third AND gate A3. By touching INV, the second OR game
A low level signal is output from R as shown in Figure 4.
1. When this low level signal is input to the up/down control terminal UDC, the up/down counter 7 counts all the clock signals from the voltage controlled oscillation circuit 3.
この場合も、信号量検出回路4からは第3図に示すよう
に負方向への可変量に応じた電圧が出力さわるから、可
変素子1の負方向へΩ変位量を大きくするに従って集積
回路VCIの発振周波数が高くなり、周波数シンセサイ
′ザの発振周波数が高速で低い周波数に可変されていく
。In this case as well, the signal amount detection circuit 4 outputs a voltage corresponding to the variable amount in the negative direction as shown in FIG. The oscillation frequency of the frequency synthesizer increases, and the oscillation frequency of the frequency synthesizer is rapidly varied to a lower frequency.
尚、前記実施例は位相拘束ループを用いた周波数シンセ
サイザにおける可変分局器の分局数変化に適用した例に
ついて説明しているけれど、前記実施例に限らず広範囲
に利用できるものであり、例えば、マイコンゲーム機に
適用すわば、操作体全中心から左右何tかの方向に移動
さすことによって、ディスプレイの表示を、操作方向に
応じてその移動量に対応する速度で変化させることがで
きる。Although the above embodiment describes an example applied to changing the number of divisions of a variable splitter in a frequency synthesizer using a phase-locked loop, the application is not limited to the above embodiment and can be used in a wide range of applications, such as microcontrollers. When applied to a game machine, by moving the operating body from the center of the operating body in several directions to the left and right, the display on the display can be changed at a speed corresponding to the amount of movement according to the operating direction.
以上説明したように、本発明の発振回路によると、可変
素子を中立位置を基点として正負何nかの方向に変位さ
せることによって、その変位量に応じて電圧制御発振回
路からの出力周波数を変化できると共に、前記可変素子
の変位部の正又は負方向の検出信号を取出せるといった
極めて顕著な効果を有するものであり、特に位相拘束ル
ープ金用いた周波数シンセサイザにおける可変分局器の
分周数変化に適用して多大の実用的効果を奏するもので
ある。As explained above, according to the oscillation circuit of the present invention, by displacing the variable element in positive and negative directions from the neutral position, the output frequency from the voltage controlled oscillation circuit is changed according to the amount of displacement. In addition, it has an extremely remarkable effect of being able to extract a detection signal in the positive or negative direction of the displacement part of the variable element, and is particularly useful for changing the frequency division number of the variable divider in a frequency synthesizer using a phase-locked loop metal. It has great practical effects when applied.
図面は本発明の発振回路の一実施例全示し、第1図は結
線図、第2図乃至第4図はそれぞれ比較回路 信号量検
出回路及び方向検出回路の各出力特性図である。
1・・・・・・可変素子、2・・・・・・比較回路、3
・・・・・・電圧制御発振回路、4・・・・・・信号量
検出回路、5・・・・・・方向検出回路。
一80−The drawings show an entire embodiment of the oscillation circuit of the present invention, FIG. 1 is a wiring diagram, and FIGS. 2 to 4 are output characteristic diagrams of a comparison circuit, a signal amount detection circuit, and a direction detection circuit, respectively. 1... Variable element, 2... Comparison circuit, 3
. . . Voltage controlled oscillation circuit, 4 . . . Signal amount detection circuit, 5 . . . Direction detection circuit. 180-
Claims (1)
方向への変位に応じて電圧又は電流を可変する可変素子
の出力側に、閾値を有する比較回路、前記素子の正又は
負方向の変化量を検出する信号量検出回路及び前記素子
の正又は負の変位方向全検出する方向検出回路の各人力
側をそれぞれ接続し、前記比較回路の出力側を電圧制御
発振回路の一方の人力側及び前記方向検出回路の他の入
力側に接続し、また前記信号量検出回路の出力側は前記
電圧制御発振回路の周波数制御用の他の人力側に接続し
て成り、前記素子の二部変位によって比較回路に閾値以
上の信号か人力された場合に、該比較回路から出力され
て電圧制御発振回路がオン状態になると共に、信号量検
出回路から出力されるところの前記素子の一部変位の方
向に拘わらず中立位置からの変位量に応じた電圧信号に
より電圧制御発振回路が作動し、且つ方向検出回路から
正又は負方向の検出信号を出力するようにしたことを特
徴とする発振回路。1. A comparator circuit having a threshold value is installed on the output side of a variable element to which a reference voltage is applied and which varies the voltage or current according to displacement in both positive and negative directions with the neutral position as the reference point. The human power sides of the signal amount detection circuit to be detected and the direction detection circuit to detect all positive or negative displacement directions of the element are connected respectively, and the output side of the comparison circuit is connected to the human power side of one of the voltage controlled oscillation circuits and the direction detection circuit. The output side of the signal quantity detection circuit is connected to the other input side of the detection circuit, and the output side of the signal amount detection circuit is connected to the other input side for frequency control of the voltage controlled oscillation circuit, and the comparator circuit is connected by two-part displacement of the element. When a signal exceeding a threshold value is manually applied to the comparator circuit, the voltage-controlled oscillation circuit is turned on, and the voltage-controlled oscillation circuit is turned on, regardless of the direction of partial displacement of the element output from the signal amount detection circuit. An oscillation circuit characterized in that a voltage controlled oscillation circuit is operated by a voltage signal corresponding to an amount of displacement from a neutral position, and a direction detection circuit outputs a detection signal in a positive or negative direction.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50089551A JPS5910618B2 (en) | 1975-07-21 | 1975-07-21 | oscillation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50089551A JPS5910618B2 (en) | 1975-07-21 | 1975-07-21 | oscillation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5212547A JPS5212547A (en) | 1977-01-31 |
| JPS5910618B2 true JPS5910618B2 (en) | 1984-03-10 |
Family
ID=13973946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50089551A Expired JPS5910618B2 (en) | 1975-07-21 | 1975-07-21 | oscillation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5910618B2 (en) |
-
1975
- 1975-07-21 JP JP50089551A patent/JPS5910618B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5212547A (en) | 1977-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4736118A (en) | Circuit arrangement to generate squarewave signals with constant duty cycle | |
| JPH07143002A (en) | PLL frequency synthesizer circuit | |
| US4410812A (en) | Voltage-frequency converter | |
| US3678500A (en) | Analog digital converter | |
| EP0779711A2 (en) | A timer circuit | |
| JPS5910618B2 (en) | oscillation circuit | |
| JPH03206722A (en) | Voltage control oscillator | |
| US3363187A (en) | Pulse center detector | |
| US3688202A (en) | Signal comparator system | |
| US5384554A (en) | Voltage controlled oscillator circuit employing integrated circuit component ratios | |
| JPS62251674A (en) | Frequency abnormality detecting circuit | |
| US4064461A (en) | Receiver including a station finding circuit | |
| JP2005233626A (en) | Wheel speed detecting apparatus | |
| US3566301A (en) | Multivibrator with linearly variable voltage controlled duty cycle | |
| US3986003A (en) | Multi position solid state touch switch | |
| US3715604A (en) | Integrated circuit frequency divider having low power consumption | |
| US3665216A (en) | Pulse width modulation detector | |
| JPS60201724A (en) | Digital voltage controlled oscillator | |
| JPS625681Y2 (en) | ||
| JPS5915411B2 (en) | Keisu Cairo | |
| JPH0612502B2 (en) | Timing circuit | |
| JPH0241954Y2 (en) | ||
| JPH0628834Y2 (en) | Frequency synthesizer | |
| JPS5832343Y2 (en) | Automatic frequency adjustment release device | |
| US3988687A (en) | Step-servoed tone detector |