JPS59106B2 - CRT display device - Google Patents
CRT display deviceInfo
- Publication number
- JPS59106B2 JPS59106B2 JP52075269A JP7526977A JPS59106B2 JP S59106 B2 JPS59106 B2 JP S59106B2 JP 52075269 A JP52075269 A JP 52075269A JP 7526977 A JP7526977 A JP 7526977A JP S59106 B2 JPS59106 B2 JP S59106B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- crt
- information
- character
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明はCRT(陰極線管)に文字、数字、図形等を表
示するCRT表示装置に関し、特に画面上に消さずに残
したいデーターがある場合プロテクトをかけて有効にラ
インアップできるCRT表示装置に係るものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a CRT (cathode ray tube) display device that displays characters, numbers, figures, etc., and in particular, when there is data that you want to leave on the screen without erasing it, you can protect it and effectively line it up. This relates to a CRT display device that can be uploaded.
一般にCRT表示装置は計算機等の出力のモニター用及
びコンソール用として広く使用されている。In general, CRT display devices are widely used for monitoring the output of computers and the like and for consoles.
これはCRT表示装置が表示文字数に比し比較的安価で
あり、高速且つ無騒音であることによる所が大きい。し
かしこのCRT表示装置では表示できる文字数がブラウ
ン管の大きさ等で決つてしまい何文字でも表示できると
いう訳にはいかない。This is largely due to the fact that CRT display devices are relatively inexpensive compared to the number of characters they display, and are fast and noiseless. However, with this CRT display device, the number of characters that can be displayed is determined by the size of the cathode ray tube, and it is not possible to display any number of characters.
これに対しタイプライターではデータを紙に印字するこ
とでその機能を満足しているため、データが記録として
残り、文字数に制限がない利点がある。本発明は、CR
T表示装置においてもこのタイプライターに近い機能を
持たせようとしたものである。一般にCRT表示装置は
通常のノーマルモードとタイプライターモード(ライン
アツプモード)で動作し、そのモードはスイツチまたは
計算機からのコマンドによつて切換えられる。On the other hand, a typewriter fulfills its function by printing data on paper, so it has the advantage that the data remains as a record and there is no limit to the number of characters. The present invention is based on CR
The T display device was also intended to have functions similar to those of this typewriter. Generally, a CRT display device operates in a normal mode and a typewriter mode (line-up mode), and the modes are changed by a switch or a command from a computer.
いまCRT表示装置がノーマルモードからタイプライタ
ーモードに切換つたときには、カーソルは第1図に示す
ように最下行の先頭ポジシヨンに移動する。When the CRT display device is switched from the normal mode to the typewriter mode, the cursor moves to the top position of the bottom line as shown in FIG.
次に転送されて来るデータはカーソルのポジシヨンに表
示され、順次右に1ポジシヨンずつ移動して表示される
。このようにして転送されて来るデータをCRT画面上
に順次表示して行くが、1ライン分の文字数を越える場
合や転送データ中にCR(キヤリツジリターン)コード
やNL(ニユーライン)コードがあつた場合にはCRT
画面の表示データは第2図A,bのように1行ずつライ
ンアツプを行ない、最上行の表示データは順次消滅する
。以上のようにラインアツプ機能を持たせることにより
CRTに次々と新しい情報を表示して行くことができる
。The next data to be transferred is displayed at the cursor position, and is sequentially moved to the right one position at a time. The data transferred in this way is displayed one after another on the CRT screen, but if the number of characters exceeds one line, or if there is a CR (carriage return) code or NL (new line) code in the transferred data. CRT if
The display data on the screen is lined up line by line as shown in FIGS. 2A and 2B, and the display data on the top line disappears one by one. By providing the line-up function as described above, new information can be displayed one after another on the CRT.
この場合ラインアツプされ消滅して行くデータの中には
残しておきたい情報もある。ところが従来一般のCRT
表示装置では全画面を対象にラインアツプを行なうため
、残しておきたい必要な情報をもラインアツブし消滅さ
せる欠点があつた。本発明はこのような欠点に鑑みなさ
れたものであり、各ラインごとにプロテクトする機能を
持たせ、所望の行の表示内容を任意に画面上に残してお
くことができるCRT表示装置を提供するものである。In this case, among the data that is lined up and disappears, there is also information that should be preserved. However, conventional CRTs
Since the display device performs line up for the entire screen, it has the disadvantage that necessary information that should be kept is also lined up and disappears. The present invention has been made in view of these drawbacks, and provides a CRT display device that has a function of protecting each line and allows the display contents of a desired line to remain on the screen as desired. It is something.
以下図面に示す実施例に従つて本発明を説明する。The present invention will be described below with reference to embodiments shown in the drawings.
第3図は本発明の1実施例を示すものでありここで1は
表示しようとするデータをコード信号で記憶し、少くと
も1画面以上の記憶容量を有するキヤラクタメモリであ
り、該キヤラクタメモリ1には各行をプロテクトするか
否かを記憶するフロセクションメモリ2を有し、該メモ
リ2が各行ごとに付加されている。該キヤラクタメモリ
1は行及び列のアドレスレジスタによりCRT2Oの走
査に同期してアドレスされ、該メモリ1からデータが順
次読み出されキャラクタジェネレータ13に供給され、
ここでコード信号がCRTによる表示のためのドツト信
号に変換される。こうして変換された信号はシリアル・
パラレル変換回路14に供給され、シリアル・パラレル
変換された後、CRT2Oにおいて順次表示される。デ
ータを表示するときは同一行を画素の縦のドツト数分繰
返し読み出される。また上記キヤラクタメモリ1にデー
タを読み出しまたは書き込するときも行、列のアドレス
回路でアドレスされ、1行分の記憶容量を有するバツフ
アメモリ12を介して読み出しまたは書込みされる。キ
ヤラクタメモリ1のフロセクションメモリ2の情報は、
アドレスされるとフロセクション検出回路11に読み出
され、フロセクションの検出があれば゜“1゛゜を出力
し、なければ“゜0゛を出力する。FIG. 3 shows one embodiment of the present invention, in which 1 is a character memory that stores data to be displayed as a code signal and has a storage capacity of at least one screen; The memory 1 has a flow section memory 2 for storing whether or not each row is protected, and the memory 2 is added for each row. The character memory 1 is addressed by row and column address registers in synchronization with the scanning of the CRT 2O, and data is sequentially read from the memory 1 and supplied to the character generator 13.
Here, the code signal is converted into a dot signal for display on a CRT. The signal converted in this way is serial
The signals are supplied to the parallel conversion circuit 14, subjected to serial/parallel conversion, and then sequentially displayed on the CRT 2O. When displaying data, the same row is read out repeatedly for the number of vertical dots of pixels. Also, when reading or writing data to the character memory 1, the data is addressed by the row and column address circuits, and the data is read or written via the buffer memory 12, which has a storage capacity for one row. The information in the flow section memory 2 of the character memory 1 is
When addressed, it is read out to the flow section detection circuit 11, and if a flow section is detected, it outputs ゜"1゛゜, otherwise it outputs "゜0゛.
7は列のアドレスレジスタであり、キヤラクタメモリ1
にデータを読み出しまたは書込みするときに使用される
。7 is a column address register, character memory 1
Used when reading or writing data to.
アンドゲート21の出力により順次カウントアツプされ
、1行分のアドレスが行なわれる。3はキヤラクタメモ
リ1のデータを表示するときにCRT2Oの走査に同期
してカウントアツプされるアドレスカウンタである。The count is sequentially counted up based on the output of the AND gate 21, and addressing for one row is performed. Reference numeral 3 designates an address counter which is counted up in synchronization with the scanning of the CRT 2O when displaying the data in the character memory 1.
5は上記の列アドレスレジスタ7か列アドレスカウンタ
3の出力をデータの読出し書込みか或いは表示かを制御
部25からの信号dによつて切換える切換回路であり、
キヤラクタメモリ1に列のアドレス信号として供給する
。Reference numeral 5 denotes a switching circuit that switches the output of the column address register 7 or the column address counter 3 to read, write, or display data in accordance with a signal d from the control unit 25;
It is supplied to the character memory 1 as a column address signal.
8はラインアツプするときラインアツプ前の行をアドレ
スするための行のソースアドレスレジスタであり、初期
状態に出力される信号aによつて最初は1画面の上から
2行目をアドレスしている。Reference numeral 8 denotes a row source address register for addressing the row before line-up when line-up is performed, and the second row from the top of one screen is initially addressed by the signal a output in the initial state.
またアンドゲート15が開かれるとソースアドレスレジ
スタ8は1カウントアツプされ、次の行をアドレスする
。9はラインアツプ時に次に転送する行をアドレスする
デイステイネーシヨンレジスタであり、初期状態時に出
力される信号aによつて1画面の先頭の行をアドレスす
る。Furthermore, when the AND gate 15 is opened, the source address register 8 is counted up by one, and the next row is addressed. Reference numeral 9 denotes a destination register for addressing the next row to be transferred at the time of line up, and addresses the first row of one screen by the signal a output in the initial state.
またアンドゲート18が開くと上記デイステイネーシヨ
ンレジスタ9は1カウントアツプされ、次の行をアドレ
スする。10は上記のソースアドレスレジスタ8とデイ
ステイネーシヨンレジスタ9との出力を制御部25から
の信号bによつて切換える切換回路である。When the AND gate 18 is opened, the destination register 9 is incremented by 1 and the next row is addressed. Reference numeral 10 denotes a switching circuit that switches the outputs of the source address register 8 and destination register 9 in response to a signal b from the control section 25.
また4は表示するときにキヤラクタメモリ1をアドレス
するための行のアドレスカウンタであり、列アドレスカ
ウンタ3でドツト数分の表示を行なつてから1行カウン
トアツダするように動作する。6は上記切換回路10と
アドレスカウンタ4とを制御部25からの信号dによつ
て切換える切換回路である。A row address counter 4 is used to address the character memory 1 during display, and operates to count up one row after the column address counter 3 displays the number of dots. Reference numeral 6 denotes a switching circuit that switches between the switching circuit 10 and the address counter 4 in response to a signal d from the control section 25.
次に第4図に示す制御部のフローチヤートに従つて第3
図の実施例の動作を詳細に説明する。Next, according to the flowchart of the control section shown in FIG.
The operation of the illustrated embodiment will be described in detail.
但しいま画面に表示されている行を先頭行から順にA,
B,C,D・・・・・・・・・とし、ここではB行のみ
がプロテクトされているものとして以下説明する。初期
状態では制御部25からの信号aによりデイステイネー
シヨンレジスタ9が先頭行のA行をアドレスしており、
ソースレジスタ8は次のB行をアドレスしている。ここ
で制御部25においてまずデイステイネーシヨンプロテ
クシヨン検出(第4図50で示す)が制御され、このと
き制御部25からの信号bによつてデイステイネーシヨ
ンレジスタ9のアドレス信号が選択され、さらに切換回
路6はこのときデータの読出し書込み中であるので信号
dによつて切換回路10のアドレス信号を有効と・して
キャラクタメモリ1に該アドレス信号を供給する。この
ときフロセクションメモリ2の情報がフロセクション検
出回路11に読み出され、ここではA行はプロテクトさ
れていないため、該検出回路11より“0”が出力され
る。次に制御部25はソースフロセクション検出(第4
図51で示す)の制御を行なう。このとき切換回路10
は信号bによつてソースレジスタ8側に切換えられ、ソ
ースレジスタ8はキヤラクタメモリ1のB行をアドレス
しており、フロセクションメモリ2の情報“B”が読み
出され、フロセクション検出回路11に供給される。こ
こではB行はプロテクトされているため2信号が制御部
25より出力される。一方上記フロセクション検出回路
11より゜“1゛が出力され、アンドゲート23に入力
される。このとき2信号がオアゲート22より出力され
ているため、アンドゲート23が開き、オアゲート19
を介してアンドゲート15に入力され、ソースレジスタ
8が1カウントアツブする(第4図63で示す)。従つ
てソースレジスタ8は次のC行をアドレスする。上記ソ
ースレジスタ8の1カウントアツプに伴つてコンデイシ
ヨナルフリツプフロツプがセツトされ(第4図64で示
す)、続いて再びソースフロセクション検出(第4図5
1で示す)に進行する。However, the lines currently displayed on the screen are A,
The following description will be made assuming that only line B is protected. In the initial state, the destination register 9 addresses the first row A by the signal a from the control unit 25.
Source register 8 addresses the next B row. Here, the control section 25 first controls destination protection detection (shown in FIG. 4, 50), and at this time, the address signal of the destination register 9 is selected by the signal b from the control section 25. Furthermore, since the switching circuit 6 is in the process of reading and writing data at this time, the address signal of the switching circuit 10 is made valid by the signal d, and the address signal is supplied to the character memory 1. At this time, the information in the flow section memory 2 is read out to the flow section detection circuit 11, and since the A row is not protected here, the detection circuit 11 outputs "0". Next, the control unit 25 detects the source flow section (the fourth
(shown in FIG. 51). At this time, the switching circuit 10
is switched to the source register 8 side by the signal b, the source register 8 addresses the B row of the character memory 1, information “B” of the flow section memory 2 is read out, and the flow section detection circuit 11 supplied to Here, since row B is protected, two signals are output from the control section 25. On the other hand, the flow section detection circuit 11 outputs "1" and inputs it to the AND gate 23. At this time, since the 2 signal is output from the OR gate 22, the AND gate 23 opens and the OR gate 19
The signal is input to the AND gate 15 via the gate 15, and the source register 8 increases by one count (as shown in FIG. 4, 63). Source register 8 therefore addresses the next C row. As the source register 8 counts up by 1, the conditional flip-flop is set (as shown in FIG. 4, 64), and then the source flow section is detected again (see FIG. 4, 5).
1).
これによつてC行のフロセクション検出が行なわれ、こ
こではC行のプロテクト無しであるため、ソースレジス
タ8でアドレスされたC行のデータC1が読み出され(
第4図52で示す)、バツフアメモリ12に記憶される
。続いてデイステイネーシヨンレジスタ9でアドレスさ
れているA行のa1の位置にバツフアメモI川2のデー
タC1が記憶される(第4図53で示す)。続いて列ア
ドレスレジスタ7のカウントアツプを実行する(第4図
54で示す)。As a result, the flow section detection of the C row is performed, and since the C row is not protected here, the data C1 of the C row addressed by the source register 8 is read out (
4) is stored in the buffer memory 12. Subsequently, the data C1 of the buffer memory I river 2 is stored in the position a1 of the A row addressed by the destination register 9 (as shown in FIG. 4, 53). Subsequently, the column address register 7 is counted up (as shown in FIG. 4, 54).
即ちこのとき制御部25からの6信号の出力によりアン
ドゲート21が開き、列アドレスレジスタ7を1カウン
トアツプする。ここで列の終了であるか否かを検出する
(第4図55で示す)。いま終了していない場合には再
びソースレジスタ8によつてC行の情報が読み出され(
第4図52)、ソースレジスタ8、列アドレスレジスタ
7によつてデータC2がバツフアメモリ12に読み出さ
れ、デイステイネーシヨンレジスタ9と列アドレスレジ
スタ7によりバツフアメモl月2に記憶したデータC2
がA行のA2の位置に記憶される。その後列アドレスレ
ジスタ7をカウントアツプする(第4図55で示す)。
このようにしてC行のデータがA行に移され即ちライン
アツプされ、列の最後に達すると第4図56に進行する
。このときコンデイシヨナルフリツプフロツプがセツト
しているため、第4図59に進み制御部25から3信号
を出力する。このときソースレジスタ8の情報をアンド
ゲート17を介してデイステイネーシヨンレジスタ9に
転送する(第4図59で示す)。従つてデイステイネー
シヨンレジスタ9はC行のアドレスとなる。続いてソー
スアドレスレジスタ8は4信号を出力することによつて
カウントアツプされ(第4図60で示す)、次のD行を
アドレスする。このときコンデイシヨナルフリツプフロ
ツプをりセツトして(第4図61で示す)、1画面分の
キヤラクタメモリ1のラインアツプの終了を検出する(
第4図58で示す)。このラインアツプの検出はソース
レジスタ8が最下位行から先頭の行に戻つたときに終了
する。これが終了しない場合には再びデイステイネーシ
ヨンレジスタ9によつてアドレスされ、C行のプロテク
トを検出し(第4図56で示す)、プロテクトされてい
なければ既述したと同様に第4図51〜55の動作を実
行してD行のデータがC行に移される。こうして第4図
56で示す動作に進み、このときA−1でないため制御
部25から5信号を出力する。従つてアンドゲート15
,18が開き、これによつてソースレジスタ8及びデイ
ステイネーシヨンレジスタ9が次の行をアドレスされ、
第4図58に示す動作に戻る。このようにしてキヤラク
タメモリ1をラインアツプした後に切換回路5,6に制
御部25より信号dを供給して列アドレスカウンタ3、
行アドレスカウンタ4に切換えラィンアップした状態で
CRT2Oで表示される。That is, at this time, the AND gate 21 is opened by the output of the 6 signals from the control section 25, and the column address register 7 is counted up by one. Here, it is detected whether or not the line has ended (as shown in FIG. 4, 55). If it has not finished, the information in line C is read out again by the source register 8 (
52), data C2 is read into the buffer memory 12 by the source register 8 and column address register 7, and data C2 stored in the buffer memory 12 by the destination register 9 and column address register 7.
is stored in the A2 position of the A row. Thereafter, the column address register 7 is counted up (as shown in FIG. 4, 55).
In this way, the data in row C is moved or lined up to row A, and when the end of the column is reached, the process proceeds to FIG. 4, 56. At this time, since the conditional flip-flop is set, the process advances to FIG. 4, 59, and three signals are output from the control section 25. At this time, the information in the source register 8 is transferred to the destination register 9 via the AND gate 17 (as shown at 59 in FIG. 4). Therefore, the destination register 9 becomes the address of the C row. Subsequently, the source address register 8 is counted up by outputting a 4 signal (as shown at 60 in FIG. 4) to address the next D row. At this time, the conditional flip-flop is reset (as shown in FIG. 4, 61), and the end of the line-up of the character memory 1 for one screen is detected (
(shown in FIG. 458). This line-up detection ends when the source register 8 returns from the lowest row to the first row. If this is not completed, the destination register 9 is used again to detect the protection of the C line (as shown in FIG. 4, 56). The data in the D row is moved to the C row by executing the operations .about.55. In this way, the operation proceeds to the operation shown in FIG. 456, and since it is not A-1 at this time, the control section 25 outputs the 5 signal. Therefore, and gate 15
, 18 are opened, which causes source register 8 and destination register 9 to be addressed to the next row,
Returning to the operation shown in FIG. 458. After character memory 1 is lined up in this way, signal d is supplied from control section 25 to switching circuits 5 and 6, and column address counter 3,
The row address counter 4 is switched and the lineup is displayed on the CRT2O.
また最下位行にはバツフアメモリ12を介して新しいデ
ータを記憶し表示することができる。本発明のCRT表
示装置によれば、上記のようにキャラクタ情報を記憶す
るキャラクタメモリ1に各行ごとにプロテクトメモリ2
を付加してプロテクト機能を持たせ、ラインアツプを行
なう際にプロテクトがあるか否かを検出し特にプロテク
トがある場合にそのラインを飛び越してラインアツプす
るようにしているため、表示画面中に残したいデータが
ある場合でもこの必要なデータを表示画面から消すこと
なく有効にラインアツプすることができる。Also, new data can be stored and displayed in the lowest row via the buffer memory 12. According to the CRT display device of the present invention, as described above, the character memory 1 for storing character information has a protect memory 2 for each row.
is added to provide a protection function, and when performing line up, it is detected whether or not there is protection, and if there is protection, the line is skipped over that line and the line up is performed, so the data that you want to leave on the display screen. Even if there is such data, it is possible to effectively line up the necessary data without erasing it from the display screen.
第1図及び第2図はともに一般的なCRT表示装置の動
作を説明するための説明図、第3図は本発明の1実施例
のプロツクダイヤグラム、第4図は同実施例における制
御部の動作を表わすフローチヤートである。
1・・・・・・キャラクタメモリ、2・・・・・・プロ
テクトメモリ、3・・・・・・列アドレスカウンタ、4
・・・・・・行アドレスカウンタ、5,6,10・・・
・・・切換回路、7・・・・・・列アドレスレジスタ、
8・・・・・・ソースアドレスレジスタ、9・・・・・
・デイステイネーシヨンレジスタ、11・・・・・・フ
ロセクション検出回路、12・・・・・・バツフアメモ
リ、13・・・・・・キャラクタジェネレータ、14・
・・・・・パラレル・シリアル変換器、20・・・・・
・CRT、25・・・・・・制御部。1 and 2 are explanatory diagrams for explaining the operation of a general CRT display device, FIG. 3 is a program diagram of one embodiment of the present invention, and FIG. 4 is a control unit in the same embodiment. This is a flowchart showing the operation. 1...Character memory, 2...Protect memory, 3...Column address counter, 4
・・・・・・Row address counter, 5, 6, 10...
...Switching circuit, 7...Column address register,
8... Source address register, 9...
- Destination register, 11... Flow section detection circuit, 12... Buffer memory, 13... Character generator, 14.
...Parallel/serial converter, 20...
・CRT, 25...Control unit.
Claims (1)
キャンしてその情報を順次読み出し、キャラクタジェネ
レータによりドットパターンに変換してCRT上で表示
させ、また前記CRT上の表示データを上方向(又は下
方向)に順次ラインアップ動作させるタイプライタモー
ド(ラインアップ機能)を有したCRT表示装置にあつ
て、前記キャラクタ記憶手段は少なくとも1画面分以上
のキャラクタ情報を記憶する容量を有すると共に該記憶
手段の保持情報に関連しかつCRT上で表示される表示
行に対応する関係でプロテクトする行か否かの情報を保
持するプロテクト記憶手段、前記プロテクト記憶手段の
読出し情報からプロテクト行を判断する判断手段と、上
記キャラクタ記憶手段に記憶された情報を1行上位(又
は下位)の行へ転送させる手段と、該転送手段による転
送の際にプロテクトされている行を飛び越して転送させ
る手段とを装備し、上記タイプライタモード時にキャラ
クタ記憶手段に記憶された情報の前記転送制御に先行し
て当該制御される行に対応するプロテクト記憶手段の情
報を判断させてプロテクト行である時に前記転送制御を
禁止し、プロテクト行でない時にはプロテクト行を飛び
越して順次上位(又は下位)へ転送制御させ、当該タイ
プライタモード時においてCRT上にプロテクト行の表
示を残存させるように成したことを特徴とするCRT表
示装置。1. Scan the character storage means that stores character information, read out the information sequentially, convert it into a dot pattern by a character generator, display it on a CRT, and move the display data on the CRT upward (or downward). In a CRT display device having a typewriter mode (lineup function) in which line-up operation is performed sequentially, the character storage means has a capacity to store character information for at least one screen, and the information stored in the storage means has a capacity to store character information for at least one screen. a protect storage means for holding information as to whether or not a line is to be protected in relation to and corresponding to a display line displayed on a CRT; a determination means for determining a protect line from read information of the protect storage means; and a character storage. The typewriter mode is equipped with means for transferring the information stored in the means to one line higher (or lower), and means for skipping the protected line when transferring by the transfer means, and At times, prior to the transfer control of information stored in the character storage means, information in the protect storage means corresponding to the line to be controlled is determined, and when the line is a protected line, the transfer control is prohibited, and when the line is not a protected line, the transfer control is prohibited. A CRT display device characterized in that the protection line is skipped and transferred to a higher (or lower) level in sequence, and the display of the protect line remains on the CRT in the typewriter mode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52075269A JPS59106B2 (en) | 1977-06-23 | 1977-06-23 | CRT display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52075269A JPS59106B2 (en) | 1977-06-23 | 1977-06-23 | CRT display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS549531A JPS549531A (en) | 1979-01-24 |
| JPS59106B2 true JPS59106B2 (en) | 1984-01-05 |
Family
ID=13571326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52075269A Expired JPS59106B2 (en) | 1977-06-23 | 1977-06-23 | CRT display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59106B2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58460B2 (en) * | 1974-07-19 | 1983-01-06 | エヌオーケー株式会社 | Carbonate Ketsugouo Yuusuru Jiyugoutaino Seizouhou |
| JPS5150536A (en) * | 1974-10-30 | 1976-05-04 | Hitachi Ltd | |
| JPS5212531A (en) * | 1975-07-21 | 1977-01-31 | Fujitsu Ltd | Operation systm of gas discharge panel |
-
1977
- 1977-06-23 JP JP52075269A patent/JPS59106B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS549531A (en) | 1979-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3952641B2 (en) | Image processing apparatus and image processing system | |
| US5291582A (en) | Apparatus for performing direct memory access with stride | |
| JP2796329B2 (en) | Display memory and image processing apparatus having the same | |
| US5101365A (en) | Apparatus for extending windows using Z buffer memory | |
| JPH0141994B2 (en) | ||
| JPS6049391A (en) | Raster scan display system | |
| US4225943A (en) | Display system for horizontally segmenting text | |
| US4970501A (en) | Method for writing data into an image repetition memory of a data display terminal | |
| JPS59106B2 (en) | CRT display device | |
| JPS6332392B2 (en) | ||
| JPS61163383A (en) | information processing equipment | |
| JPH01142970A (en) | Document editing device | |
| JPS6226548A (en) | Memory controller | |
| JPS6239739B2 (en) | ||
| JPS6134155B2 (en) | ||
| JPS5835592A (en) | display screen splitting device | |
| JPS632117B2 (en) | ||
| JPH0316037B2 (en) | ||
| JPS58143384A (en) | Reading/writing system for data in crt display unit | |
| JPS6377088A (en) | Microcomputer | |
| JPS58126583A (en) | Character display unit | |
| JPS616684A (en) | Cursor display control method | |
| JPS61254984A (en) | Processor for bit mat display unit | |
| JPS6159391A (en) | Stil picture moving circuit | |
| JPS637392B2 (en) |