JPS5912062B2 - マルチポ−ト・モデム - Google Patents

Description

【発明の詳細な説明】 本発明は伝送回路網をテストするためのシステム、更に
具体的には第１レベル・リンクの延長である幾つかの第
２レベル・リンク及び伝送線を介して相互にコミュニケ
ーションする２つのマルチポート・モデムを含む第１レ
ベル・リンクより成る回路網中のデータ・リンクの選択
的テストを実施する方法及びシステムで使用するマルチ
ポート・モデムの改良に関するものである。

データ処理システムの効率を良くするための方法として
大規模な応用と分散式データ処理の使用が益々考えられ
つつあるので、信頼性の高いデータ伝送回路網を持つこ
との重要性力田毎に高まつて来た。

しかし回路網が益々長大且つ複雑になりつつあるので、
問題の判定、更に具体的には故障ユニットの識別が次第
に困難になつて来た。米国特許第４０５５８０８号公報
は幾つかの地域に亘つて拡がつている伝送回路網をテス
トするためのシステムを開示している。その回路網を制
御するデータ処理システムはそれに関連した幾つかの中
央モデムと共に中央局を占有する。これらのモデムのう
ちの幾つかは中間局を介して遠隔モデムとコミユニケー
シヨンする。中間局では１つのモデムが中央局とのイン
ターフエイスとして働き、１つの関連モデムが遠隔局と
のインターフエイスとして働く。回路網のテストは中央
局にある中央テスト装置の制御の下で行なわれる。この
装置は中間局では中間テスト装置と、そして遠隔局では
遠隔テスト装置と、種々のモデムを介してコミユニケー
トする。中央テスト装置はテストされるべき局のアドレ
ス及び実行されるべきテストの指示を含んだテスト・コ
マンド・ワードを送出する。若しもそのアドレスが中間
局のものであるならば、その局のテスト装置は実行され
るべきコマンドで指定されたテストを行なう。若しもそ
のアドレスが中間局に接続された遠隔局のアドレスであ
るならば、中間局のテスト装置はそのコマンドを遠隔局
へ転送する。テスト・コマンド・ワードはデータを伝送
するためモテムによつて使用される周波数帯の外で伝送
される。各テスト装置はコマンド・ワードの送信及び受
信をなしうる適当な送受信機を含む。フランス特許出願
第２４０８９５３号は遠隔モデムに接続された中央モデ
ムが取付けられているコミユニケーシヨン制御器を含ん
だ回路網用の制御システムを開示している。

遠隔モデムのうちの幾つかが遠隔コミユニケーシヨン制
御器を介して第２レベル・リンクへ接続されている。各
モデムに組合わされたテスト装置は２次チヤネルを介し
てそれにテスト・コマンドを送信する中央コミユニケー
シヨン制御器の制御の下でテストを実行する。各テスト
装置は２次チヤネル送受信機を含む。テスト・コマンド
は遠隔コミュニケーシヨン制御器をバイパスするデバイ
スを介して第２レベル・リンク・モデムによつて受信さ
れる。前述の特許及び特許出願は多数のモデムを含みう
る伝送回路網をテストするのに使用された一般的技術を
開示している。

これらの伝送回路網に加えて、ＩＢＭ３８６５モデムの
ような所謂マルチポート・モデムを含む中規模回路網が
今や存在する。マルチポート・モデム回路網も又テスト
されなければならないこと勿論である。しかし、データ
を伝送するためのモデムによつて使用される径路以外の
径路を介してテスト・コマンドが送られ従つて適切なテ
スト装置によつて処理されなければならなぃ所の前述の
従来テスト技術を使用すると、マルチポート・モデム回
路網によつて提供される簡単さの利点を無にすることに
なろう。従つて本発明の目的は第１レベル・リンクがマ
ルチポート・モデムより成る伝送回路網内のデータ・リ
ンクの選択的テストを実行するための方法及びシステム
を提供することである。

データを伝送するためのモデムによつて使用される径路
を介してテスト・コマンドが送られ、別個のテスト装置
は必要とされない点で従来技術と相異する。本発明の他
の目的は本発明の方法及びシステムに適合した新規なマ
ルチポート・モデムを提供することである。概略的に言
うと、本発明は伝送チヤネルを介して相互にコミユニケ
ーシヨンする第１及び第２のマルチポート・モデムより
成り、各モデムは多数の入・出力インターフエイスを備
え、どちらかのモデムの各インターフエイスは他のモデ
ムの対応インターフエイスと関連しているような伝送回
路網をテストする方法に関する。

本発明の方法に従うと、テスト要求は第１のマルチポー
ト・モデムのインターフエイスのうちの１つに与えられ
、与えられたインターフエイスは自分を識別するテスト
形態コードを発生することによりそれに応答する。然る
後このモデムは所謂テスト形態をとるようにされ、テス
ト要求が与えられたインターフエイスだけが動作状態に
置かれ、実行されるべきテストの表示及びリンク・レベ
ル識別子を含むテスト・コマンドがそのインターフエイ
スに供給される。若しも第１のモデムが属するリンク・
レベルをその識別子が指定するならば、このモデムはテ
スト・コマンドで指定されたテストを制御することにな
ろう。若しも他のリンク・レベルが指定されたならば、
テスト・コマンド及びテスト形態コードの両者が第２の
マルチポート・モデムへ送られることになろう。然る後
第２のモデムがリンク・レベル識別子を符号解読し、そ
して若しもそのように指定されたリンク・レベルがそれ
と関連したリンク・レベルでないならば、テスト要求を
受取つた第１のモデム・インターフエイスと関連したイ
ンターフエイスだけが動作状態に置かれるようなテスト
形態をとり、そのテスト・コマンドはその動作状態に置
かれたインターフエイスへ供給されることになろう。本
発明の他の態様に従うと、テスト形態コードはテスト・
コマンドと関連したビツト率をも同定する。

本発明は上記の方法を実施するテスト・システムをも提
供する。

本発明は更に上述のテスト方法及びシステムと組合わせ
て使用される新規なマルチポート・モデムを提供する。

第１図は本発明を適用した２レベル伝送回路網の典型的
な形態を示す。

中央地域を占めるデータ端末装置（ＤＴＥ）１は中間地
域を占めるＤＴＥ２及び遠隔地域を占める３つの他のＤ
ＴＥ３，４４及び５とコミユニケーシヨンを行う。例え
ばＩＢＭ３７Ｏ５コミユニケーシヨン制御器でもよい所
の中央局ＤＴＥｌはＣＣＩＴＴ推奨仕様Ｖ２４に規定さ
れた形式の４つのインターフエイス７Ａ−７Ｄによつて
マルチポート・モデム６へ接続される。マルチポート・
モデム６はインターフエイス７Ａ−７Ｄへ接続されたマ
ルチプレキシング装置８と、Ｖ２４インターフエイス１
０及びバス１１によつて接続されたモデムセクシヨン本
体９とを含む。マルチポート・モデム６は後述のように
本発明を組込むために適当に改造された例えばＢＭ３８
６５モデムで構成されてもよぃ。マルチポートモデム６
は伝送チヤネル１２を介して中間局にある他のマルチポ
ート・モデム１３へ接続される。

モデム１３はモデム６と類似のものであつて、マルチプ
レキシング装置１４と、Ｖ２４インターフエイス１６及
びパス１７によつて相互接続されたモデムセクシヨン本
体１５とより成る。マルチポート・モデム１３、更に具
体的にはそのマルチプレキシング装置１４、はＶ２４イ
ンターフエイス２１Ａ−２１Ｄを介してＤＴＥ２及び３
つのマスタ・モデム１８−２０へ接続される。マスタ・
モデム１８−２０は夫々ＤＴＥ３−５へ取付けられた遠
隔モテム２５−２７へ、夫々伝送チヤネル２２−２４を
介して接続される。モデム２５−２７はそれらが接続さ
れるモデム１８−２０と夫々類似のものである。モテム
１８−２０及び２５一２７は例えばＩＢＭ３８６３モデ
ム又はＩＢＭ３８６４モデムであつてもよい。マルチポ
ート・モデム６及び１３間に確立された接続関係は通常
「第１レベル・リンク」と呼ばれ、モデム１８及び２５
、１９及び２６、２０及び２７間に確立された各接続は
「第２レベル・リンク」と呼ばれる。第１図に示された
回路網は単なる図示のためのものであること、及び例え
ば中央局ＤＴＥｌはインターフエイス７Ａ−７Ｄに夫々
接続された４つの独立のＤＴＥと置換されてもよいこと
は当業者に明らかであろう。データ・モードの動作につ
いて説明すると、中央局ＤＴＥｌは通常の態様でインタ
ーフエイス７Ａー７Ｄを介して夫々４つのデータ・サブ
チヤネルＡ−Ｄへ同時に送信し、且つＤＴＥ２−５によ
つて送信されたデータをこれら４つのインターフエイス
を介して同時に受信する。

実例としてサブチヤネルＡ−Ｄの各々が毎秒２４００ビ
ツト（Ｂｐｓ）のビツト率を有するものと仮定すると、
４つのサブチヤネルは伝送チヤネル１２上をモデムセク
シヨン９によつて９６００ｂｐｓのビツト率で伝送され
るように単一のビツト列を形成するためマルチプレキシ
ング装置８によつて多重化される。このビツト列はモデ
ムセクシヨン１５によつて受信され、そして４つのサブ
チヤネルを形成するように装置１４によつて非多重化さ
れる。インターフエイス２１Ａで利用しうるサブチヤネ
ルＡは直接的にＤＴＥ２へ接続されるけれども、インタ
ーフエイス２１Ｂ−２１Ｄで利用しうるサブチヤネルＢ
一Ｄは夫々モデム１８−２０及び２５−２７を介してＤ
ＴＥ３−５へ接続される。中央局ＤＴＥｌは同様な態様
でＤＴＥ２−５からデータ・サブチヤネルを受入れる。
マルチプレキシング形態、即ち動作状態に置かれるサブ
チヤネルの個数、及びそれに関連したビツト率は例えば
ＣＣＩＴＴ推奨仕様Ｖ２９に示されたように変更しうる
こと勿論である。テスト・モードの動作について説明す
ると、中央局ＤＴＥｌは本発明に従つて上述のように回
路網の残余の部分を制御する。

ＤＴＥｌがサブチヤネルＢのようなデータサブチヤネル
のうちの１つのサブチヤネルをテストしたいと欲したと
きは、インターフエイス７Ｂを介してマルチポート・モ
デム６へテスト要求を送る。マルチポート・モデム６は
テスト要求を検出するとサブチヤネルＡＳＣｌ及びＤを
禁止し、インターフエイス７Ｂを介してテスト・コマン
ドを受信するのに備える。そのモデムが準備完了状態に
なつたとき、それはＤＴＥｌに信号し、ＤＴＥｌはデー
タ・モードの動作中に前回使用したサブチヤネルＢのビ
ツト率でインターフエイスＢを介してテスト・コマンド
を転送することにより応答する。そのテスト・コマンド
はマルチポート・モデム６に記憶される。このコマンド
は第１レベル・リンク（即ちモデム６及び１３間の接続
）のためのものか、又はサブチヤネルＢを越えた向うの
第２レベル・リンク（即ちモデム１８及び２５間の接続
）のためのものかを表示する所のリンク・レベル識別ビ
ツトを含んでいる。マルチポート・モデム６はリンク・
レベル識別ビツトを符号解読し、若しもそのテストが第
１レベル・リンクを含むならばそのコマンドによつて指
定されたテストを実行し、インターフエイス７Ｂを介し
て中央局ＤＴＥｌへテスト結果を送る。若しもそのテス
トが第２レベル・リンクに関連するならば、マルチポー
ト・モデム６は１サービス率１と呼ばれるビツト率を用
ぃてＤＴＥｌから受信されたテスト・コマンドをマルチ
ポート・モデム１３へ送る。それは、あたかもそのコマ
ンドが第１レベル・リンク及びマルチポート・モデム１
３に関連したかのような態様で送られ、テスト形態コー
ドはサブ・チヤネルＢ及びそのテスト最中に使用される
べき伝送ビツト率を指定する。サービス率で送られた信
号を検出すると、マルチポート・モデム１３はテスト・
モードに切替わり、受信されたテスト・コマンド及びテ
スト形態コードを記憶する。次に第２レベル・リンクに
関連するようにリンク・レベル識別子を符号解読し、そ
のリンクに関するＤＴＥのように動作する。マルチポー
トモデム１３はインターフエイス２１Ａ，２１Ｃ及び２
１Ｄのサブ・チヤネルＡ，Ｃ及びＤを禁止し、マルチポ
ート・モデム６から受信したテスト・コマンドをマスタ
・モデム１８へ転送する。マスタ・モデム１８はコマン
ドで指定されたテストを開始し且つ実行して、テスト結
果をマルチポードモデム１３があたかもＤＴＥであつた
かのようにそのマルチポートモデム１３へ送りマルチポ
ート・モデム１３はマルチポート・モデム６及びインタ
ーフエイス７Ｂを介してテスト結果を中央局ＤＴＥｌへ
転送する。次に本発明は本発明を組込んだマルチポート
・：デム６の実施例を示す第２図を参照しつつ詳細Ｃ説
明される。

本発明を理解するのに必要な構成転子のみが第２図に示
される。各インターフエイス７Ａ−７Ｄ及び１０はＣＣ
ＩＴＴ笛奨仕様Ｖ２４に規定された多数の線を含む。

そｔらの名称を下記に示して便に供する。ＤＳＲＳ（ビ
ツト率選択） この線はモデムのビツト率を選択するためにＤＴＥによ
つて使用される。

ＴＤ（送信データ） ＤＴＥによつて発生されたデータはこの線を通つてモデ
ムへ転送される。

ＴＴ（送信機タイミング−ＤＴＥ） ＤＴＥによつて供給され外へ出て行くタイミング信号は
この線を通つてモデムへ転送される。

ＲＴＳ（送り要求） この線はモデムに送信モードを取らせるためにＤＴＥに
よつて使用される。

ＴＣ（テスト・コマントリ この線はモデムにテスト・モードを取らせるためにＤＴ
Ｅによつて使用される。

ＲＤ（受信データ） モデムによつて受信されたデータはこの線を通つてＤＴ
Ｅへ転送される。

ＴＴＭ（送信機タイミング・モデム） モデムによつて供給される所の発出タイミング信号はこ
の線を通つてＤＴＥへ転送される。

ＲＴ（受信機タイミング） この線は到来タイミング信号をＤＴＥへ転送するのに使
用される。

ＲＦＳ（送信準備完了） この線は送信準備が完了しているＤＴＥへ信号するため
モデムによつて使用される。

ＣＤ（信号検出） この線は伝送チヤネルから受取られた信号が適切な制限
内にあることをＤＴＥへ知らせるためにモデムによつて
使用される。

ＴＩ（テスト表示） この線はそれがテスト・モードを取つていることをＤＴ
Ｅへ信号するためモデムによつて使用される。

第２図ではインターフエイス１０の線を同定するため上
記の略記号が使用されているけれども、インターフエイ
ス７Ａ−７Ｄの線は同じ略記号に対して夫々文字Ａ−Ｄ
を付加して同定される。

マルチプレキシング装置８は合計３ビツトの容量を持つ
形態レジスタＣＦＲＧｌを含む。その右端のビツト位置
はインターフエイスＲＡの線ＤＳＲＳＡに接続され、他
の２ビツト位置は例えばマルチポート・モデム６のオペ
レータ・パネルにある形態選択器（図示せず）からロー
ドされる。レジスタＣＦＲＧｌの３ビツト位置すべてが
形態コード発生器３０へ接続され、後者の出力はバス１
１へ接続された４ビツト位置を含む他の形態レジスタＣ
ＦＲＧ２へ供給される。バス１１は符号解読器３１へ接
続され、後者の４つの出力は夫々選択線３２−３５へ接
続される。符号解読器は下記の第１表に示されるように
バス１１を介して受取られるコードに従つて線３２−３
５のうちの１本又はそれ以上の電位を選択的に高める。
インターフエイス７Ａ−７Ｄと関連した線ＴＣＡ一ＴＤ
Ｅは第４図を参照して詳述されるＴＣ選択論理３６へ接
続される。

論理３６は線３７−４１を介して形態コード発生器３０
へ接続される５つの出力を持つ。線３７はインターフエ
・イス１０の線ＴＣへ接続される。インターフエイス７
Ａ−７Ｄの線ＴＤＡ−ＴＤＤ及び線３２−３５は第５図
を参照して詳述されるＴＤ選択論理４２へ接続され、後
者の４つの出力は線４７−５０を介して４つの融通自在
性バツフア・レジスタ４３−４６へ夫々接続される。融
通自在性バツフア・レジスタの実例は頒布刊行物、ＩＢ
Ｍテクニカル・デイスクロージヤ・ブレテン（ＴＤＢ）
、ＶＯｌ・２２、ＮＯ・１０、Ｍａｒｃｈｌ９８Ｏｌ４
５９７−４５９９頁に開示されている。バツフア・レジ
スタ４３−４６には線ＴＴＡ−ＴＴＤ及びＴＴＭＡ−Ｔ
ＴＭＤが接続されている。入力線ＴＴＭＡ−ＴＴＭＤは
、バス１１から受取られたレジスタＣＦＲＧ２の内容に
従つてインターフエイス１０と関連した線ＴＴＭ上に存
在するクロツク信号の周波数を分周するプログラマブル
周波数デバイダ５１から到来する。融通自在バツフア・
レジスタ４３−４６からの出力は線５２−５５を介して
送信論理５６へ夫々給送され、後者は入力としてバス１
１及び線ＴＴＭをも受人れてその出力はインターフエイ
ス１０の線ＴＤへ接続される。論理５６は第６図を参照
して詳述される。インターフエイス７Ａ−７Ｄの線ＲＴ
ＳＡ−ＲＴＳＤは０Ｒゲート５７へ接続され、その出力
はインターフエイス１０の線ＲＴＳへ接続される。イン
ターフエイス７Ａ−７Ｄの線ＴＩＡ−ＴＩＤはインター
フエイス１０の線Ｔ１へ接続される。インターフエイス
１０の線ＲＴは周波数デバイダ５１と同様でバス１１を
受入れるプログラマブル周波数デバイダ５８へ接続され
、後者はインターフエイス７Ａ−７Ｄの線ＲＴＡ−ＲＴ
Ｄへ夫々接続された４つの出力を有する。インターフエ
イス１０の線ＲＤ及びＲＴｌバス１１、及び線ＲＴＡ−
ＲＴＤは第７図を参照して詳述される受信論理５９へ接
続され、後者の４つの出力は夫々線６０−６３へ接続さ
れる。線６０−６３及び線３２−３５はＴＤ選択論理４
２と同様なＲＤ選択論理６４へ接続され、後者の４つの
出力はインターフエイス７Ａ−７Ｄの線ＲＤＡ−ＲＤＤ
へ接続される。インターフエイス１０の線ＲＦＳｌ線Ｒ
ＴＳＡ−ＲＴＳＤ及び線３２−３５はＲＦＳ選択論理６
５へ接続される。後者はインターフエイス７Ａ−７Ｄｆ
）線ＲＦＳＡ−ＲＦＳＤへ接続される４つの出力を持つ
ており、第８図を参照して詳述される。インターフエイ
ス１０の線ＣＤ及び線３２−３５はＣＤ選択論理６６へ
接続され且つインターフエイスの線ＣＤＡ−ＣＤＤへ接
続された４つの出力を有する。その詳細は第９図を参照
して説明される。モデム・セクシヨン９について説明す
ると、バス１１がレジスタ６Ｔへ接続される。

そのレジスタは８ビツト位置を有し、符号解読器６８へ
接続されている。レジスタ６７はゲート６９の出力へ接
続される直列出力を有する。線ＴＤはゲート７０の入カ
へ接続され、ゲート７０はゲート６９の他の入カへ接続
された出力と、テスト・コマンド入カレジスタ７１へ接
続された他の出力とを有する。後者は選択論理７２へ接
続されている。選択論理７２の出力はテスト・コマンド
・レジスタ７３へ接続され、後者は符号解読器７４へ接
続され且つ直列出力がゲート６９の他の入カへ接続され
る。ゲート６９からの出力は通常の送信回路（プロツク
７５で示す）へ供給される。プロツク７５の出力はゲー
ト７６の入カへ接続され、後者からの出力が伝送チヤネ
ル１２へ供給される。伝送チヤネル１２から受取られた
信号はゲートJモVの１つの入カへ供姶さべ他の入力はゲ
ート７６の他の出カへ接続される。ゲートJモVからの出
力はモデムの通常の受信回路（プロツク７８で示す）へ
供給される。プロツク７８の出力は線ＲＤへ接続される
。インターフエイス１０の他の線はモデムの通常のイン
ターフエイス回路（図示せず）へ接続される。第２図の
実施例に於てサブチヤネルＡ−Ｄを第表に示す態様で組
合わせることが可能である。

表に示されたビツト割当ては第６図を参照して後述され
る。

回路が取る形態はレジスタＣＦＲＧｌ中にコード化され
た形で記憶される。

例えば下記のコードが使用されてもよぃ。データ・モデ
ムに於ける第２図の装置の動作について説明する。

例示のためこの回路網は第２番の形態を用い、サブチャ
ネルＡ及びＢがアクテイブであつて各々４８００ｂｐｓ
のビツト率で動作するものと仮定する。レジスタＣＦＲ
Ｇｌの右端のビツトの値を決定する線ＤＳＲＳＡが高レ
ベルであつてレジスタはコード「０１１」を含む（線Ｄ
ＳＲＳＢ−ＤＳＲＳＤは使用されない）。線ＴＣＡ一Ｔ
ＣＤｌ３７及びＴＣは低レベルであり、従つて形態コー
ド発生器３０はレジスタＣＦＲＧ２の左端ビツトの値を
「０］に強制し、レジスタＣＦＲＧ２の他の３つのビツ
ト位置中のレジスタＣＦＲＧｌの内容をコピーし、然る
後形態コード「００１１」を収容する。線ＲＴＳＡ，Ｒ
ＴＳＢ，ＲＴＳ，ＲＦＳ，ＲＦＳＡ及びＲＦＳＢは高レ
ベルである。線ＴＤＡ及びＴＤＢ上で利用しうるサブチ
ヤネルＡ及びＢのデータ・ビツトはＴＤ選択論理４２を
通つて移動し、線ＴＴＡ及びＴＴＢ上のクロツク信号に
よつて規定される率で夫々融通自在バツフア・レジスタ
４３及び４４中へロードされる。データ・ビツトは線Ｔ
ＴＭＡ及びＴＴＭＢ上に存在するクロツク信号の制御の
下で融通自在バツフア・レジスタ４３及び４４から読出
され送信論理５６へ供給される。後者の信号はモデム・
セクシヨン９によつて線ＴＴＭ上に供給された９６００
Ｈｚのクロツク信号から直接導き出された４８００Ｈｚ
のクロツク信号である。レジスタ４３及び４４から読出
されたビツトは送信論理５６に於て通常の方法で４ビツ
ト群（クワットピット）に組合わされる。その詳細は第
６図を参照して説明される。クワットピット毎のすべて
のピットは線ＴＴＭ上の信号によつて決定される９６０
０ｂｐｓのビツト率で線ＴＤに送出される。形態コード
「００１１］がモデム・セクシヨン９のレジスタ６７に
於てコピーされ、このコードの左端のビツトがデータ・
モードの動作を意味する「Ｏ」であることを識別する符
号解読器６８がゲート６９及び７０を制御して、送信回
路７５へ供給されるため線ＴＤ上に存在するビツトが伝
送チヤネル１２上へ送られるようにする。ゲート７６及
び７７は符号解読器６８によつて制御されて、回路７５
が受信回路７８から切離されるようにする。マルチポー
ト・モデムはテスト中でぱないので、線Ｔ及びＴＩＡ−
ＴＩＤは低レベルである。マルチポート・モデム６がデ
ータ・ビツトを受取つた時点で、線ＣＤ，ＣＤＡ及びＣ
ＤＢは高レベルになり、線ＣＤＣ及びＣＤＤは低レベル
になる。

モデム・セクシヨン９によつて受取られたデータ・ビツ
トは線ＲＴ上のクロツク信号によつて規定される９６０
０ｂｐｓの率で線ＲＤを介して受信論理５９へ供給され
る。論理５９に於てこれらのビツトはクワットピットに
組合わされ、これらの各々のビツトはレジスタＣＦＲＧ
２の内容及び線ＲＴＡ及びＲＴＢ上に存在する４８００
Ｈｚのクロツク信号の制御の下で線６０及び６１上へ送
られる。線６０及び６１上のビツトはＲＤ選択論理６４
を通つて移動し、夫々線ＲＤＡ及びＲＤＢを介して中央
局ＤＴＥｌへ供給される。回路網のテストは中央局ＤＴ
Ｅｌによつて開始される。

このためＤＴＥｌは、サブチヤネルに相当する線ＴＣＡ
，ＴＣＢ，ＴＣＣ又はＴＣＤのレベルを高めることによ
りテストされるべきサブチヤネルヘテスト要求を送る。
例えば若しもサブチヤネルＢがテストされるべきである
ならば中央局ＤＴＥｌは線ＴＣＢを高レベルにする。Ｔ
Ｃ選択論理３６は線３７（及びそれと接続された線ＴＣ
）と、高レベルにされた線ＴＣＡ，ＴＣＢ，ＴＣＣ又は
ＴＣＤを代表する線３９とを高レベルにすることにより
、且つ線３８，４０及び４１が低レベルに保持されるよ
うにすることにより応答する。線３７の高レベルにされ
た状態を検出すると、形態コード発生器３０は下記のよ
うにレジスタＣＦＲＧ２に記憶されるべきテスト形態コ
ードを発生する。発生器３０はレジスタＣＦＲＧ２中の
左端のビツト値を「１」に強制し、それによりテスト形
態コードを特定化する。レジスタＣＦＲＧ２に記憶され
るべき他の３つのビツトはテストされるべきサブチヤネ
ルのコード化表示と、使用されるべきビツト率である。
発生器３０は線３８−４１のうちのどれが高レベルにさ
れるかを決定することによりテストされるべきサブチヤ
ネルに関連した情報を入手し、且つ最後に使用されたビ
ツト率をレジスタＣＦＲＧｌの内容中で識別することに
よりビツト率に関する情報を獲得する。この例では発生
されるテスト形態コードは「１０１１」であり、これは
下記の表が示すように「４８００ｂｐｓでのサブチヤネ
ルＢのテスト」を意味する。線３２−３５の状態に応答
してＴＤ選択論理４２は線４７，４９及び５０（即ちテ
ストされるべきサブチヤネルに相当しない線ＴＤＡ−Ｔ
ＤＤの線）を「１」レベルに強制し、選択論理６５及び
６６は線ＲＦＳＡ，ＲＦＳＣ，ＲＦＳＤ及びＣＤＡ，Ｃ
ＤＣ，ＣＤＤを夫々低レベルに保つようにする。線ＴＣ
の高レベルにされた状態を検出すると、モデム・セクシ
ヨン９は線ＲＦＳが低レベルになるようにする。然る後
ＲＦＳ選択論理６５は線ＲＦＳＢが低レベルになるよう
にする。符号解読器６８はバス１１を介してレジスタ６
７にロードされたテスト形態コードを解読し、かくてモ
デム・セクシヨン９は４８００ｂｐｓでコマンドを受取
ろうとしており、しかもそれを受取る準備をしているこ
とが通報される。準備完了時にモデム・セクシヨン９は
線ＲＦＳを高レベルにし、ＲＦＳ選択論理６５は線ＲＦ
ＳＢを高レベルにする。中央局ＤＴＥｌは線ＲＦＳＢの
高レベル状態を検出して、線ＴＤＢを介して４８００ｂ
ｐＳでモデム６へテスト・コマンドを転送する。

このテスト・コマンドはＴＤ選択論理４２、融通自在バ
ツフア・レジスタ４４、及び送信論理５６を通つて移動
する。そして線ＴＤによりモデム・セクシヨン９へ送ら
れて、符号解読器６８によつて制御されるゲ シート７
０、レジスタ７１及び選択論理７２を通つてテスト・コ
マンド・レジスタ７３中に記憶される。レジスタ７１及
び選択論理７２の動作は第６図を参照して後述される。
第２図に示された実施例に於けるテスト・コマ 乏ンド
のフオーマツトは、Ｆ，Ａｌ制御、テスト・コマンド、
ＦＣＳ，Ｆの如き非順序的なＨＤＬＣ（高レベル・デー
タ・リンク制御）フレームである。

このフオーマツトは下記のもので構成される。

３フレームの始端を指示する８ビツト・フラグ（Ｆ）
。受信モデムのアドレスである所の８ビツト・アドレス
（Ａ）。テスト・コマンドを特定化する８ビツト制御バ
イ ト。

３実施されるべきテストを特定化する８ビツト
・テスト・コマンド・バイト。受取られたフレームが誤
りのないものであることをアドレスされたＤＴＥがチエ
ツクしうるようにする所の２つの８ビツト・フレーム・
チエツク ４順序（ＦＣＳ）。

フレームの終端を信号する所の８ビツト・フラグ（Ｆ）
。

上記のフオーマツトは周知である。

更に詳しくは例えばＩｎｔｅｒｎａｔｉＯｎａｌＳｔａ
ｎｄａｒｄｓＩＳ３３Ｏ９及びＩＳ４３３５、及び「Ｉ
ＢＭＳｙｎｃｈｒＯｎＯｕｓＤａｔａＬｉｎｋＣＯｎｔ
ｒＯｌ一ＧｅｎｅｒａｌＩｎｆＯｒｍａｔｉＯｎ」と題
する頒布刊行物（ＧＡ２７−３０９３−２）を参照され
たい。

しかしテスト・コマンド・バイトの形態は、本発明では
下記のように特殊なものである。ビツトｌ：このビツト
はテストされるべきリンクのレベルを表示し、第２レベ
ル・リンクが関与しているときは「１」にセツトされる
。

ビツト２乃至４：予備。

ビツト５乃至８： ローカノレ・モデムの自己テスト 遠隔モデムの自己テスト 遠隔／ローカル・モデムの状態りポート 遠隔ループ・テスト ローカノいループ・テスト等 などのテストの型式を識別するテスト・ビツト。

符号解読器７４はテスト・コマンド・レジスタ７３に記
憶されたテスト・コマンドを解読する。

これには２つのケースが考えられる。第１のケース：
リンク・レベル識別ビツトが「０」であつて、それによ
りそのテストは第１レベル・リンクに関与することを示
すケース。

マルチポート・モデム６又はマルチポート・モデム１３
、又は両者がコマンドで特定されたテストを実施する。
２つのテスト例が下記に示される。

実例 １ ： テスト・コマンドは［ローカル・ループ・テスト」を指
定する。

これはＣＣＩＴＴ推奨仕様Ｖ５４で規定されたループ３
のテストに相当する。コマンドが符号解読器７４で認識
されたとき、送信回路７５及び受信回路７８が伝送チヤ
ネル１２から外されて、ゲート７６及び７７を介して延
びるループを形成する。レジスタ７３に記憶されたテス
ト・コマンドはゲート６９、送信回路７５、ゲート７６
及び７７、受信回路７８、線ＲＤ、論理５９及び６４、
線ＲＤＢを通つて中央地域ＤＴＥｌへ戻される。ＤＴＥ
ｌは線ＴＤＢ上にテスト順序を送出し、それは線ＴＤを
介してモデム・セクシヨン９へ供給され、そこで送信回
路７５及び受信回路７８を通つて移動し、線ＲＤ及びＲ
ＤＢを通つてＤＴＥｌへ戻される。線ＲＤＢを通つてＤ
ＴＥｌで受取られた順序は然る後それが何かの誤りを含
んでいないかどうかを判定するため解析される。このよ
うなテストは周知であつて、具体的に言えばＩＢＭ３８
６３，３８６４及び３８６５モデムに使用されている。
しかし本発明はテストされるべ ！きサブチヤネルに相
当するインターフエイス７Ｂを介してテスト順序がモデ
ムへ供給され然る後、同じインターフエイスを介して中
央局１へ戻される点で従来技術と異つている。実例 ２
： テスト・コマンドは「遠隔ループ・テスト」を指定する
。

これはＣＣＩＴＴ推奨仕様Ｖ５４で規定されたようなル
ープ３のテストに相当する。このコマンドが符号解読器
７４によつて認識されたとき、送信回路Ｒ５は短い時間
期間の間キヤリヤを落し、それに続いて回路７５によつ
て発生された訓練順序及び、レジスタ７３に記憶された
テスト・コマンドが、１２００ｂｐｓのビツト率程度の
比較的遅く従つて比較的ノイズに鈍感なサービス率で送
信される。マルチポート・モデム１３のモデム・セクシ
ヨン１５はキヤリヤが落されていることを認識し、然る
後、訓練順序を認識してサービス率に切替えることによ
りこれに応答する。受取られたテスト・コマンドはレジ
スタに記憶されて符号解読される。マルチポート・モデ
ム６の線ＲＤＢ及びＴＤＢに相当するマルチポート・モ
テム１３の線ＲＤＢｌ及びＴＤＢｌが相互接続され、然
る後テスト・コマンドがモデム・セクシヨン９、線ＲＤ
及びＲＤＢを通つて中央局ＤＴＥｌへ戻される（マルチ
ポート・モデム１３は第３図を参照して詳述される）。
テスト・コマンドが認識された後に、ＤＴＥｌはテスト
順序を発生しそれは４８００ｂｐＳのテスト率で線ＴＤ
Ｂを通つてマルチポートモデム６によりマルチポート・
モデム１３へ送られる。然る後、線ＲＤＢｌ及びＴＤＢ
ｌより成るループを介してマルチポート・モデム１３に
よりマルチポート・モデム６へ再送され、そこから線Ｒ
ＤＢを通つてＴＤＥｌへ送られる。ＤＴＥｌは誤りがな
いかどうか受信されたテスト順序を調べる。このような
テストは周知のように（例えばＩＢＭ３８６３，３８６
４，３８６５の各モデムでは）サーピス率を使用する。
しかし本発明は、テスト形態はテストされるべきサブチ
ヤネルに相当する所のインターフエイスＩＢを介してマ
ルチポート・モデムへ供給される点と遠隔ループも又テ
ストされるべきサブチヤネルに相当する所のインターフ
エイス２１Ｂで確立される点とが従来技術と相異する。
かくて必要なすべてのテストは、インターフエイス７Ａ
−７Ｄ及び２１Ａ−２１Ｄのうちの選択されたものを使
用してマルチポート・モデムで実行されることが、当業
者なら容易に理解しうるであろう。

第２のケース リンク・レベル識別ビツトは「１」にセツトされること
により、そのテストは第２レベル・リンクに係ることを
表示する。

このビツト値が符号解読器７４によつて識別された後に
、送信回路７５は短時間の間キヤリヤを切り、下記の信
号がマルチポート・モデム１３によつてサービス率で）
瞑次に送信される。その信号は、送信回路７５によつて
発生される訓練順序信号と、レジスタ７３に記憶されて
おりゲート６９を介して送信回路７５へ供給される所の
テスト・コマンドの最初の６つの８ビツト・バイトと、
レジスタ６ｒ中にありゲート６９を介して送信回路７５
へ供給される所の０によつて８ビツトに延長されたテス
ト形態コードと、最後にレジスタ７３に記憶されたテス
ト・コマンドの最後の８ビツト・バイトである。そのと
きマルチポート・モデム１３へ送られるテスト・コマン
ドは下記のフオーマツトを有する。Ｆ．Ａ、制御、テス
ト・コマンド、ＦＣＤｌ形態コード、Ｆマルチポートモ
デム１３によるこのコマンドの処理は、その実例を示す
第３図を参照して説明される。

各インターフエイス２１Ａ−２１ＤはＣＣＩＴ推奨什様
Ｖ２４によつて規定されたような多数の線を有し、第３
図に於てインターフエイス２１Ａ５−２１Ｄのすべての
線は、第２図について既に規定された略記号に更にサフ
イツクスＡＯ，ＢＩ，Ｃｌ及びＤｆを付加して示される
。これに対してインターフエイス１６の線は同一の略記
号に対してＣ）を付加することによつて示される。伝送
チヤネル１２から受取られたビツトは、モデム・セクシ
ヨン１５の通常の受信回路８０の出力で入手される。

回路８０からの出力はゲート８１へ供給され、そこから
の出力は他のゲート８２の入力の１つへ供給される。ゲ
ート８１からの他の出力はゲート８２の他の入カへ接続
された直列出力を有する所のテスト・コマンド・レジス
タ８３へ供給される。レジスタ８３は符号解読器８４及
びバス１７へ接続される。ゲート８２からの出力はゲー
ト７９の人カへ供給され、その出力はインターフエイス
１６の線ＲＤｌを介して第２図の受信論理５９と同じ受
信論理８５へ接続される。

論理８５は４つのビツト位置を有しバス１７を介してロ
ードされる所の形態レジスタＣＦＲＧ３の内容をもバス
８６経由で受取る。バス８６は符号解読器８７にも接続
され、後者の４つの出力は第２図のＲＤ選択論理６４と
同じであつて線９３−９６を介して受信論理８５へ接続
されている所の選択論理９２へ線８８−９１を介して接
続される。選択論理９２はインターフエイス２１Ａ−２
１Ｄの線ＲＤＡＩ−ＲＤＤｌへ接続された４つの出力を
有する。第１図のインターフエイス１６の線ＲＴＷが受
信論理８５と、第２図の周波数デバイダ５８と類似であ
つてバス８６によつて制御されるプログラマブル周波数
デバイダ９７とへ接続される。周波数デバイダ９７は４
つの出力を持ち、それらはインターフエイス２１Ａ−２
１Ｄの線ＲＴＡ３−ＲＴＤｌへ接続される。これらの４
つの線も又受信論理８５へ接続される。インターフエイ
ス１６の線ＣＤｌは選択論理９８へ接続され、後者は線
８８−９１をも受取りその出力がインターフエイス２１
Ａ−２１Ｄの線ＣＤＡＷ−ＣＤＤＯへ接続される。イン
ターフエイス１６の線ＴＰはインターフエイス２１Ａ−
２１Ｄの線ＴＩＡｌＴＩＤｌへ接続される。インターフ
エイス２１Ａ−２１Ｄの線ＴＤＡＷ−ＴＤＤ８及び線８
８−９１が第２図のＴＤ選択論理４２と同じ選択論理９
９へ接続される。後者は線１０４−１０７を介して４つ
の融通自在バツフア・レジスタ１００−１０３へ接続さ
れた４つの出力を有する。融通自在バツ Ｊフア・レジ
スタ１００−１０３はインターフエイス２１Ａ−２１Ｄ
の線ＴＴＡ２−ＴＴＤｌ及び線１０８−１１１へ夫々接
続され、後者の線は第２図の周波数デバイダ５１と類似
であつてインターフエイス１６の線ＴＴＭ５及びバス８
６を受取る所 ４のプログラマブル周波数デバイダ１１
２の出力へ接続される。融通自在バツフア・レジスタか
らの出力ぱ第２図の送信論理５６と同一の送信論理１１
３へ供給される。送信論理１１３はバス８６及び線ＴＴ
Ｍｌをも受取り、その出力はインターフエイス１６の線
ＴＤＷへ接続される。インターフエイス２１Ａ−２１Ｄ
の線ＲＴＳＡしＲＴＳＤｌは０Ｒゲート１１４へ接続さ
れ、後者の出力はインターフエイス１６の線ＲＴＳＷへ
接続される。インターフエイス１６の線ＲＦＳＷ、イン
ターフエイス２１Ａ−２１Ｄの線ＲＴＳＡｌ−ＲＴＳＤ
ゝ及び線８８−９１が第２図の選択論理６５と類似の選
択論理１１５へ接続される。選択論理１１５の出力はイ
ンターフエイス２１Ａの線ＲＦＳＡＩへ接続される。イ
ンターフエイス２１Ｂ−２１Ｄの線ＲＦＳＢｌ一ＲＦＳ
Ｄ！及び線８８−９１が選択論理１１６へ接続され、後
者はインターフエイス１６の線ＲＦＳＯへ接続された出
力を有する。モデム・セクシヨン１５に於てインターフ
エイス１６の線ＴＤｌはゲート１１８を介してモデムの
通常の送信回路１１７へ接続され、他の出力はゲート７
９の出力へ接続される。送信回路１１７の出力は伝送チ
ヤネル１２へ接続される。インターフエイス２１Ａの線
はＤＴＥ２の相当するポートへ接続される。

即ち線ＲＤＡ５はポートＲＤへ接続され、線ＲＴＡＷは
ポートＲＴへ接続されるの如くである。しかしインター
フエイス２１Ｂ−２１Ｄの線のすべてが夫々のモデム１
８−２０の相当するポートへ接続される訳ではない。イ
ンターフエイス２１Ｂの線がモデム１８のポートへ接続
される様子が第３Ｃ図に実例として示されている。線Ｒ
ＴＢｌ，ＣＤＢｌ，ＴＩＢ３，ＴＴＢ！，ＲＴＳＢｌ及
びＲＦＳＢｌは夫々ポートＴＩＭ，ＲＴＳ，ＴＣ，ＲＴ
，ＣＤ及びＲＦＳへ接続される。線ＲＤＢＷはゲート１
１９へ接続され、その出力は夫夫ゲート１１９０の入力
の１つ及びモデム１８のポートＴＤへ接続される。ゲー
ト１１９０は線ＴＤＢｆへ接続された出力を有し、他の
出力はモデム１８のポートＲＤへ接続される。インター
フエイス２１Ｃ及び２１Ｄの線はモデム１９及び２０の
ポートへ同様に接続される。次に第３図の装置のデータ
・モードのときの動作について説明する。

回路網によつて使用される形態コード、即ちこの例では
形態ＮＯ．２に相当する「００１１」が形態レジスタＣ
ＦＲＧ３に記憶され、それはＣＦＲＧ２と類似の態様で
動作し且つロードされる。線Ｔｌｌ，ＴＩＡｌ，ＴＩＢ
ｌ，ＴＩＣｌ及びＴＩＤｌのレベルが下げられる。線Ｃ
Ｄｌ，ＣＤＡ３及びＣＤＢｌが高められる。伝送チヤネ
ル１２から受取られたビツトはゲート８１，８２，７９
及び線ＲＤｌを介して受信論理８５へ９６００ｂｐｓの
ビツト率で給送される。受信論理８５に於て、到来ビツ
トはクワット・ビツトに組合わされ、個々のビツトはレ
ジスタＣＦＲＧ３の内容と、線ＲＴＮ及びＲＴＢＶ上に
存在し線ＲＴＶから発出されるクロツク信号との制御の
下で４８００ｂｐｓで線９３及び９４上へ選択的に送ら
れる。線９３上に存在するビツトは選択論理９２を介し
て移動し、線ＲＤＡＷを介して中間地域ＤＴＥ２へ給送
される。

線９４上のビツトは選択論理９２を介して移動し、線Ｒ
ＤＢ８を介してゲート１１９を通り、遠隔局ＴＤＥ３の
ためのマスタ・モデム１８のポートＴＤへ給送される。
ＤＴＥ２によつて中央局ＤＴＥｌへ送られたデータ・ビ
ツトは線ＴＤＡｌを介してマルチポート・モデム１３へ
転送され、選択論理９９を介して移動し、ＤＴＥ２によ
つて線ＴＴＡＷ上へ与えられた４８００Ｈｚのクロツク
信号の制御の下で融通自在バッフア・レジスタ１００へ
ロードされる。

ＤＴＥ３によつてＤＴＥｌへ送られたデータ・ビツトは
遠隔モデム２５によつてマスタ・モデム１８へ送られ、
そしてモデム１８のポートＲＤから線ＴＤＢ３へ転送さ
れる。その後選択論理９９を通つて移動し、マスタ・モ
デム１８によつて線ＴＴＢ５上に送られた４８００Ｈｚ
クロツク信号の制御の下で融通自在バツフア・レジスタ
１０１中へロードされる。レジスタ１００及び１０１に
収容されたビツトはモデム・セクシヨン１５によつて線
ＴＴＭｌ上に供給された９６００Ｈｚクロツク信号から
誘導された線１０８及び１０９上に存在する４８００Ｈ
ｚクロツク信号の制御の下で読出され、レジスタＣＥＲ
Ｇ３の内容の制御の下で送信論理１１３に於てクワット
・ビツトに組合わされる。各クワット・ビツトの個々の
ビツトは線ＴＴＭｌ上に存在するクロツク信号によつて
規定される９６００Ｈｚの率でモデム・セクシヨン１５
の送信回路１１７へ供給され、そして通常の態様で伝送
チヤネル１２上へ送られる。マルチポート・モデム１３
はサービス率で送られる訓練顔序が後続するキヤリャ低
下を検出するとき常にテストモードになる。

その後マルチポート・モデム１３は受信回路をサービス
率に切替えて、自分自身を到来の訓練順序と同期化し、
線ＴＩｌのレベルを高めて線ＣＤｌが低下するようにし
、且つ訓練順序に続くテスト・コマンドがレジスタ８３
に記憶されるようにゲート８１を条件づける。符号解読
器８４はリンク・レベル識別ビツトから始めてそのテス
ト・コマンドを解読する。前回と同じく２つのケースが
考えられる。第１のケース： リンク・レベル識別ビツ
トの値は「０」であり、それによつてテストは第１レベ
ル・リンクに関与することを表示する。

マルチポート・モデム１３はコマンドで指定されるテス
トを実行する。例えばテスト・コマンドが前に述べたケ
ースのようにマルチポート・モデム６の「遠隔ループ・
テスト」を指定するものと仮定すると符号解読器８４は
ゲート７９及び１１８を条件づけ、レジスタ８３に記憶
されたコマンドが送信回路１１７、マルチポート・モデ
ム６、及びインターフエイス７Ｂの線ＲＤＢを介して中
央局ＤＴＥｌへサービス率で再送される。マルチポート
・モデム１３は４８００ｂｐｓの率へ切替わり、インタ
ーフエイス２１Ｂの線ＴＤＢ５及びＲＤＢｌがマスタ・
モデム１８から切離されてゲート１１９及び１１９０を
介して相互接続され、後者は両方共、符号解読器８４に
よつて制御される。

中央局ＤＴＥｌによつて送られるテスト順序は回路８０
によつて受取られ、線ＲＤＩを介して受信論理８５へ供
給される。然る後それは選択論理９２を通つて移動し、
相互接続された線ＴＢＤＷ及びＲＤＢｌを介して選択論
理９９へ供給され、送信論理１１３を通つて移動し且つ
マルチポート・モデム６及び線ＲＤＢを介してモデム・
セクシヨン１５により中央局ＤＴＥｌへ送られる。第２
のケース： リンク・レベル識別ビツトは「１」であり
、それによつてテストは第２レベル・リンクに関係する
ことを表示する。

このケースではレジスタ８３は、バス１ｒを介して形態
レジスタＧＦＲＧ３へロードされるテスト形態コート丁
１０１１」をも収容している。このコードに応答して符
号解読器８７はテストされるべきサブチヤネルに相当す
る線８８，８９，９０又は９１（即ちこの例ではサブチ
ヤネルＢに相当する線８９）のレベルを高める。線ＴＰ
は高められているので、線ＴＩＡｌ−ＴｌＤ５はレベル
に上昇される。線ＴＩＡｌが土昇されているためＤＴＥ
２はテストに関与しない。線ＣＤ＠が再び高まつたとき
、選択論理９８は上昇している唯１つの入力線である所
の線８９の制御の下で線ＣＤＡｌ，ＣＤＣｌ及びＣＤＤ
ｌが低下するようにし、それによつてマスタ・モデム１
９及び２０をテストから絶縁して、線ＣＤＢｌを高める
。マスタ・モデム１８は線ＴＣＢｔ及びＲＴＳＢＩの高
められた状態を検出し、線ＲＦＳＢｌが低下するように
する。線ＴＤＢｌ上で４８００ｂｐｓのテスト・コマン
ドを受取る準備が完了したときマスタ・モデム１８は線
ＲＦＳＢを高め、選択論理１１６は線ＲＦＳＯを高める
。モデム・セクシヨン１５は線ＲＦＳＯの高められた状
態を検出しレジスタ８３に記憶されたテスト・コマンド
を線ＲＤ５上に転送することによつてそれに応答する。
テスト・コマンドは受信論理８５及び選択論理９２を通
つて移動し、線ＲＤＢｌを介してマスタ・モデム１８へ
供給される。

然る後マスタ・モデム１８は通常の態様（例えばＩＢＭ
３８６３及び３８６４モデムの場合に行なわれるような
態様）でコマンドにより指定されたテストを実行する。
コマンドはモデム１８それ自身のテスト、又は遠隔モデ
ム２５のテスト、又は両モデムのテストを指定しうるこ
とを承知されたい。テスト結果はマスタ・モデム１８に
より線ＴＤＢ３を介してマルチモード・モデム１３へ供
給され、論理９９及び１１３を通つて移動し、送信回路
１１７によつてサービス率でマルチポート・モデム６へ
送られる。

それらは然る後インターフエイス７Ｂの線ＲＤＢを介し
てマルチポート・モデム６により中央地域ＤＴＥｌへ転
送される。次に第４図を参照すると、第２図のＴＣ選択
論理３６の実施例が示されている。

線ＴＣＡはＡＮＤゲート１２０の入力のうちの１つへ接
続され、その出力はラツチ１２１の入カへ接続され、後
者の真出力は線３８へ接続される。ＡＮＤゲート１２０
の出力はインバータ１２２を介してＡＮＤゲート１２３
の入力のうちの１つへも接続される。ＡＮＤゲート１２
３の他の入力は線ＴＣＢへ接続される。ＡＮＤゲート１
２３の出力はラツチ１２４の真人カへ接続される。後者
の真出力は線３９へ接続され、且つインバータ１２５を
介してＡＮＤゲート１２６の入カへも接続される。イン
バータ１２２の出力及び線ＴＣＣも又ＡＮＤゲート１２
６へ接続され、その出力はラツチ１２７の真人カへ接続
される。後者の真出力は線４０へ接続される。ＡＮＤゲ
ート１２６の出力はインバータ１２８の入カへ接続され
る。インバータ１２２，１２５及び１２８の出力と、線
ＴＣＤはＡＮＤゲート１２９へ接続され、その出力はラ
ツチ１３０の真人カへ接続される。後者の真出力は線４
１へ接続される。ラツチ１２１，１２４，１２７及び１
３０の真出力は０Ｒゲート１３１へ接続され、その出力
は線３７へ接続される。ラツチ１２１，１２４，１２７
及び１３０の補数出力はＡＮＤゲート１３２へ接続され
、その出力は４つの０Ｒゲート１３２０一１３２３の各
入カへ接続される。後者の出力は夫夫ＡＮＤゲート１２
０，１２３，１２６及び１２９へ接続される。ラツチ１
２１，１２４，１２７及び１２９の真出力は夫々０Ｒゲ
ー口３２０−１３２３の各々の他の入カへ接続される。
動作について説明する。

若しも線ＴＣＡ−ＴＣＤのすべてが低レベルであればＡ
ＮＤゲート１３２の出力は高レベルである。若しも線Ｔ
ＣＡが高になればＡＮＤゲート１２０の出力、ラツチ１
２１の真出力、線３７及び３８は高になる。ラツチ１２
１の真出力が高であればその補数出力は低になり、ＡＮ
Ｄゲート１３２の出力は低になつてＡＮＤゲート１２３
，１２６及び１２９の出力を保持し、従つて線３９−４
１を低レベルに保持する。ＡＮＤゲート１２０の出力は
ラツチ１２１の真出力によつて高レベルに保持される。
第４図の装置は若しも他の線ＴＣＢ−ＴＣＤのうちのど
れか１つが高レベルになるならば類似の態様で動作する
。インバータ１２２，１２５及び１２８の目的は、線Ｔ
ＣＡ−ＴＣＤのうちの任意の２つが同時に高レベルにな
つてインバータのスイツチング時間がラツチのスイツチ
ング時間にＡＮＤゲート１３２のスイツチング時間を加
算した値よりも短かくなる場合の競合を解決するため優
先レベルを確立することである。図示の装置では線ＴＣ
Ａ−ＴＣＤは漸減する優先レベルを持つ。第５図を参照
すると、ＴＤ選択論理４２の実例が示されている。

線３２はインバータＩへ接続され、その出力は線ＴＤＡ
と共に０Ｒゲート１３３へ接続される。後者の出力は線
４７へ接続される。線３３は線ＴＤＢと共に０Ｒゲート
１３４へ接続される出力を有するインバータＩへ接続さ
れ、０Ｒゲート１３４の出力は線４８へ接続される。線
３４はインバータＩへ接続されその出力は線ＴＤＣと共
に０Ｒゲート１３５へ接続される。後者の出力は線４９
へ接続される。線３５はインバータＩへ接続されその出
力は線ＴＤＤと共に０Ｒゲート１３６へ接続される。後
者の出力は線５０へ接続される。データ・モードの動作
では、線３２−３５は表１に示されたように高又は低レ
ベルになり、線ＴＤＡ−ＴＤＤは夫々線４ｒ−５０へ接
続される。テスト・モードの動作では、線３２−３５の
うちの唯１つだけ、即ちテストされるべきサブチヤネル
に相当する線だけ、が高になる。例えば若しもサブチヤ
ネルＢに相当する線３３が高であれば、ゲート１３３，
１３５及び１３６の出力と線４７，４９及び５０の出力
は高レベルに保持され、線ＴＤＢ上に存在するビツトは
０Ｒゲート１３４を介して線４８上へ転送される。一般
的に言えば、線４７一５０のうちのテストされるべきサ
ブチヤネルに相当しない線は高レベルに保たれる。第２
図の送信論理５６の実例が第６図に示されるバス１１は
符号解読器１４０に接続され、その出力は線５２−５５
と共に１組の論理ゲート１４１へ接続される。

後者は４つの線１４２−１４５を介して送信レジスタ１
４６の４つのビツト位置へ夫々接続される４つの出力を
有する。レジスタ１４６の直列出力は線ＴＤへ接続され
、そのクロツク入力は線ＴＴＭに接続される。図に於て
レジスタ１４６に収容されたビツトはＱ１−Ｑ４と名付
けられる。データ・モードの動作では、符号解読器１４
０はバス１１を介して受取つたときレジスタＣＦＲＧ２
中に収容された形態コードを解読し、ゲート１４１のセ
ツトを条件づけて表（第２図を参照して即に説明された
）に従つてサブチヤネルＡ−Ｄのビツトが送信レジスタ
１４６へ転送されるようにする。ビツトＱ１−Ｑ４は送
信レジスタ１４６から読出され、線ＴＴＭ上に存在する
クロツク信号によつて規定される率で線ＴＤ上に送り出
される。テスト・モードの動作では、符号解読器１４０
はバス１１を介して受取られたテスト形態コードを解読
し、ゲート１４１のセツトを条件づけてサブチヤネルＡ
−Ｄのビツトが下記の表に従つて送信レジスタ１４６へ
転送されるようにする。若しもテスト形態コードによつ
て指定されたビツト率が９６００ｂｐｓであるならば、
テストされるべきサブチヤネルのビツト即ちそのサブチ
ヤネルに相当する線５２，５３，５４又は５５上で入手
可能なビツトがレジスタ１４６の４つのビツト位置へ相
次ぃでロードされる。

若しもテスト形態コードで指定されたビツト率が４８０
０ｂｐｓであるならば、テストされるべきサブチヤネル
のビツト即ちそのサブチヤネルに相当する線５２，５３
，５４又は５５上で入手しうるビツトはレジスタ１４６
の最初の２つのビツト位置へ相次いでロードされる。若
しも指定されたビツト率が２４００ｂｐｓであるならば
送信レジスタ１４６の最初のビツト位置のみが、テスト
されるべきサブチヤネルのビツトを受取る。送信レジス
タ１４６から読出されたクワット・ビツトはモデム・セ
クシヨン９のレジスタ７１中へロードされ、選択ゲート
７２はレジスタ６７に記憶された形態コードの制御の下
で且つ表に従つて、適切なビツト位置の内容を読出すで
あろう。例えば若しも指定されたビツト率が４８００ｂ
ｐｓであるならば、選択論理７２はレジスタＴ１の最初
の２つのビツト位置の内容を相次いで読出し、他のビツ
ト位置は無視する。第２図の受信論理５９の実例が第７
図に示される。

バス１１が符号解読器１４７へ接続され、その出力は線
ＲＴＡ−ＲＴＤと共に論理ゲートの粗１４８へ接続され
る。後者は受信レジスタ１５３の４つのビツト位置へ夫
々接続された４つの線１４９一１５２をも受取る。受信
レジスタ１５３の直列入力及びクロツク入力は夫々線Ｒ
Ｄ及びＲＴへ接続される。論理ゲートの組１４８は夫々
線６０一６３に接続された４つの出力を有する。受信論
理の動作は第６図に示された送信論理の動作の反対であ
ることは当業者に明らかである。受信レジスタ１５３に
記憶されたクワット・ビツトの各ビツトは符号解読器１
４７と、線ＲＴＡ−ＲＴＤ上に存在するクロツク信号と
の制御の下で線６０−６３を介してゲートの組１４８か
ら選択的に転送される。第２図のＲＦＳ選択論理６５の
実例が第８図に小される。

線ＲＦＳ，ＲＴＳＡ及び３２がＡＮＤゲート１５５へ接
続され、その出力は線ＲＦＳＡへ接続される。線ＲＦＳ
，ＲＴＳＢ及び３３がＡＮＤゲート１５６へ接続され、
その出力は線ＲＦＳＢへ接続される。線ＲＦＳ，ＲＴＳ
Ｃ及び３４はＡＮＤゲート１５７へ接続され、その出力
は線ＲＦＳＣへ接続される。線ＲＦＳ，ＲＴＳＤ及び３
５がＡＮＤゲート１５８へ接続され、その出力は線ＲＦ
ＳＤへ接続される。動作について説明すると、線ＲＦＳ
が低レベルのとき線ＲＦＳＡ−ＲＦＳＤのすべてが低レ
ベルとなる。線ＲＦＳが高レベルのとき線ＲＦＳＡ−Ｒ
ＦＳＤのうちのどれか１つの線が高レベルになるために
は、対応する線ＲＴＳＡ，ＲＴＳＢ，ＲＴＳＣ又はＲＴ
ＳＤと、それに対応する線３２，３３，３４又は３５の
２つが高レベルになることが必要である。第２図のＣＤ
選択論理６６の実例が第９図に示される。

線３２及びＣＤ／）′−ＡＮＤゲート１６４に接続され
、その出力は線ＣＤＡに接続される。線３３及びＣＤが
ＡＮＤゲー口６５に接続され、その出力はＣＤＢに接続
される。線３４及びＣＤがＡＮＤゲート１６６に接続さ
れ、その出力はＣＤＣに接続される。線３５及びＣＤが
ＡＮＤゲート１６７に接続され、その出力はＣＤＤに接
続される。若しも線ＣＤが低レベルにあればすべての線
ＣＤＡ−ＣＤＤが低レベルである。若しも線ＣＤが高レ
ベルにあれば、モデムがデータ・モードで動作するのか
或はテスト・モードで動作するのかに依つて、下記の態
様で線ＣＤＡ−ＣＤＤが選択される。データ・モードの
動作のとき、線３２−３５は表１に示されるように高レ
ベル又は低レベルになり、高レベルである所の線３２−
３５に相当する線ＣＤＡ−ＣＤＤのみが高レベルになる
。

テスト・モードでは線３２−３５のうちの１つの線だけ
、例えば線３３だけが高レベルになり、若しも線ＣＤが
高になれば線ＣＤＢが高になつて線ＣＤＡ，ＣＤＣ及び
ＣＤＤが低になる。

【図面の簡単な説明】 第１図は本発明を実施した２レベル伝送回路網の代表的
な形態を示す図、第２Ａ図及び２Ｂ図は本発明を実施し
た第１図のマルチポート・モデム６の実施例を示す図、
第３Ａ図、３Ｂ図及び３Ｃ図は本発明を実施した第１図
のマルチポート・モデム１３の実施例を示す図、第４図
は第２図のＴＣ選択論理３６の実施例を示す図、第５図
は第２図のＴＤ選択論理４２の実施例を示す図、第６図
は第２図の送信論理５６の実施例を示す図、第７図は第
２図の受信論理５３の実施例を示す図、第８図は第２図
のＲＦＳ選択論理６５の実施例を示す図、第９図は第２
図のＣＤ選択論理６６の実施例を示す図である。 １・・・・・・中央端末（ＤＴＥ）局、６・・・・・・
マルチポート・モデム、７Ａ−７Ｄ・・・・・・インタ
ーフエィス、８・・・・・・マルチプレキシング装置、
９・・・・・・モデム・セクシヨン、１０・・・・・・
インターフエイス、１１・・・・・・バス、１２・・・
・・・伝送チヤネル、１３・・・・・・モデム、１４・
・・・・・マルチプレキシング装置、３０・・・・・・
形態コード発生器、３６・・・・・・ＴＣ選択論理、４
２・・・・・・ＴＤ選択論理、４３−４６・・・・・・
融通自在バツフア・レジスタ、５６・・・・・・送信論
理、６７・・・・・・レジスタ、７３・・・・・・テス
ト・コマンド・レジスタ、７４・・・・・・符号解読器
、７５・・・・・・送信回路。

Claims (1)

【特許請求の範囲】
1. １ 幾つかのデータ・サブチャネルのビットを夫夫受取
   ることが出来る幾つかの入・出力インターフェイスと、
   マルチプレキシング形態に従つて単一のビット列を形成
   するように働らきうるインターフェイスを介して受取ら
   れたデータ・ビットを組合わせて多重化するためのマル
   チプレキシング装置と、伝送チヤネルへ上記ビット列を
   送出するための送信装置とを含む形式のマルチポート・
   モデムに於て、インターフェイスのうちの１つから受取
   つたテスト要求を検出するための手段と、上記テスト要
   求を供給したインターフェイスを識別するテスト形態コ
   ードを発生するように上記テスト要求に応答する手段と
   、検出されたテスト要求を受取つたインターフェイスの
   みが動作可能になるように上記マルチプレキシング装置
   にテスト形態を取らせるように上記テスト形態コードに
   応答する手段と、テスト要求を受取つたインターフェイ
   スで受取られたテスト・コマンドを記憶するための記憶
   手段と、上記テスト・コマンドは実行されるべきテスト
   の表示及びリンク・レベル識別子を含むことと、上記リ
   ンク・レベル識別子を解読するための符号解読器と、若
   しも上記リンク・レベル識別子がそのモデムを含むリン
   ク・レベル以外のリンク・レベルを指示したならば上記
   チヤネルへ送出するため、受取られたテスト・コマンド
   及びテスト形態コードを上記送信装置へ供給する手段と
   を含むことを特徴とするマルチポート・モデム。