JPS5916360B2 - Storage device diagnostic method - Google Patents
Storage device diagnostic methodInfo
- Publication number
- JPS5916360B2 JPS5916360B2 JP54020323A JP2032379A JPS5916360B2 JP S5916360 B2 JPS5916360 B2 JP S5916360B2 JP 54020323 A JP54020323 A JP 54020323A JP 2032379 A JP2032379 A JP 2032379A JP S5916360 B2 JPS5916360 B2 JP S5916360B2
- Authority
- JP
- Japan
- Prior art keywords
- area
- address
- storage
- test pattern
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の詳細な説明】
本発明は、記憶されている情報の破壊を回避で 、9き
る記憶装置の診断方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a diagnostic method for a storage device that avoids destruction of stored information.
通常記憶装置の記憶領域を検査する方法として記憶され
た情報を検査する例えば、パリテイビット、CRC等の
検査符号を情報に付加し、この情報を検査することによ
り間接的に診断する方法、或は、記憶装置の被検査領域
に所定のテストパタ5−ンを書き込み、その後で直ちに
読出し、読出されたデータが、所定のテストパターンと
なつている事を検査する方法とが行なわれている。しか
しながら、前者の方法では、例えばパリテイビットを付
加した場合、2箇所のデータが反転’o した場合には
正常となるから、被検査領域が検査されたことにならな
い欠点を有している。A method of inspecting the storage area of a normal storage device is a method of inspecting stored information, for example, a method of indirectly diagnosing by adding a check code such as a parity bit or CRC to the information and inspecting this information. A method is used in which a predetermined test pattern is written in an area to be inspected of a storage device, and then immediately read out, and it is verified that the read data corresponds to the predetermined test pattern. However, the former method has a drawback that, for example, when a parity bit is added, if the data at two locations are reversed, it becomes normal, so the area to be inspected is not inspected.
また後者の方法であると、確かに被診断領域は検査され
るが、被診断領域にテストパターンのデータが書込まれ
るため、記憶されている情報が破5 壊されることにな
る。In the latter method, although the area to be diagnosed is certainly inspected, the data of the test pattern is written in the area to be diagnosed, so the stored information is destroyed.
これは、例えば、イニシャルプログラムローディング゛
等、プログラムローディング機能を備える装置に適用す
るのは良いが、例えば、バッテリーサポートされる様な
CMOS。RAMにプログラムを常駐させる装置では、
以後0 の処理が続行できないという欠点を有する。本
発明の目的は、以上の欠点を取除くべく、記憶された情
報を破壊することなく記憶装置の各記憶領域を確実に診
断できる記憶装置の診断方式を提供することにある。5
上記目的を達成するために本発明では記憶されている
情報を退避する退避部を設け、診断する直前にその診断
領域の情報を退避し、診断終了時にその診断領域へ再格
納するようにしたものであり、以下図面により本発明の
一実施例を説明する。This can be applied to devices equipped with a program loading function such as initial program loading, for example, but it is also applicable to CMOS devices that are battery supported. In a device that stores programs in RAM,
It has the disadvantage that 0 processing cannot be continued thereafter. SUMMARY OF THE INVENTION In order to eliminate the above drawbacks, it is an object of the present invention to provide a storage device diagnostic method that can reliably diagnose each storage area of a storage device without destroying stored information. 5
In order to achieve the above object, the present invention provides a save section for saving stored information, saves the information in the diagnosis area immediately before diagnosis, and stores it again in the diagnosis area when the diagnosis is completed. An embodiment of the present invention will be described below with reference to the drawings.
図0 は、本発明の実施例の説明図であり、図中CpU
はプロセッサ、MEMはメモリ、■はキーボード、RE
G1〜nはレジスタ、AB、DBは夫々アドレスバス及
びデータバス、COMPはコンパレータ、SVは退避領
域、ADSは開始アドレスデータ領域、5ADEは終了
アドレスデータ領域、TPDはテストパターンデータ格
納領域、IPRはイニシャルプログラム領域、A1〜A
xはアドレスである。l■■0−本実施例の場合、A1
からAi迄が被診断の領域として割付けられ、開始アド
レスデータ領域ADSにはアドレスA1が、終了アドレ
スデータ領域ADEにはAiが格納される〇またアドレ
スバスABlデータデータバスDB共に1ワード分のバ
ス線が存在する。FIG. 0 is an explanatory diagram of an embodiment of the present invention, in which CpU
is the processor, MEM is the memory, ■ is the keyboard, RE
G1 to n are registers, AB and DB are address buses and data buses respectively, COMP is a comparator, SV is a save area, ADS is a start address data area, 5ADE is an end address data area, TPD is a test pattern data storage area, IPR is Initial program area, A1-A
x is an address. l■■0 - In the case of this example, A1
The area from Ai to Ai is allocated as the area to be diagnosed, and address A1 is stored in the start address data area ADS, and Ai is stored in the end address data area ADE. Also, both the address bus AB and the data data bus DB are buses for one word. A line exists.
従つて、メモリMEM(、各単位記憶領域は1ワード構
成とされる。診断の手順を示すプログラムは、イニシヤ
ルプログラム領域1PRに格納さへ電源投入時、又は診
断プログラムを遂行するためキーボードKBから起動が
かけられた場合にプロセツサCPUに読出されるように
される。尚、図中各数字1〜[相]は動作順序を示して
いる。次に動作を説明する。先ず、1診断プログラムの
起動がかけられると、プロセツサCPUは開始アドレス
データ領域ADSからデータバスDBを介してアドレス
A1を例えばレジスタREGlに読込む。2プロセツサ
CPUはこのレジスタREGlに蓄積されたアドレスA
1をアドレスバスABに出力し、メモリMEMのアドレ
スA1を指定する。Therefore, each unit storage area in the memory MEM (1 word) is stored in the initial program area 1PR.The program indicating the diagnostic procedure is stored in the initial program area 1PR, and can be accessed from the keyboard KB when the power is turned on or to execute the diagnostic program. It is read out to the processor CPU when it is activated.In addition, each number 1 to [phase] in the figure indicates the order of operation.The operation will be explained next. When activated, the processor CPU reads the address A1 from the start address data area ADS via the data bus DB into, for example, the register REGl.The two processor CPUs read the address A1 stored in this register REGl.
1 to address bus AB to designate address A1 of memory MEM.
3メモリMEMのアドレスA1の記憶領域に記憶される
情報がプロセツサCPUのレジスタ例えばレジスタRE
G2に読込まれる。3. The information stored in the storage area at address A1 of the memory MEM is stored in a register of the processor CPU, for example, register RE.
Read into G2.
4レジスタREG2に読込まれた記憶情報をプロセツサ
CPUは退避領域SVに退避せしめる様アドレスバスA
BにアドレスAjlデータバスDBに記憶情報を出力し
、メモリに書込む。The processor CPU transfers the address bus A so that the memory information read into the 4 register REG2 is saved to the save area SV.
The storage information is output to the address Ajl data bus DB at address B and written into the memory.
5次にアドレスAPを指示してテストパターンデータを
その格納領域TPDからレジスタREG3に読出す。5. Next, the address AP is designated to read the test pattern data from the storage area TPD to the register REG3.
6レジスタREGlに蓄積されているアドレスA1をア
ドレスバスABに出力するとともに、レジスタREG3
内に選択的に蓄積されたテストパターンデータをデータ
バスDBに出力してメモリMEMのアドレスA1に書込
む。Address A1 stored in register REG1 is output to address bus AB, and register REG3 is output to address bus AB.
The test pattern data selectively stored in the memory MEM is outputted to the data bus DB and written to the address A1 of the memory MEM.
7書込みサイクル(6)の次のサイクルでメモリMEM
に読出指示しアドレスA1に書込んだテストパターンデ
ータを読出しレジスタREG4に蓄積する。Memory MEM in the next cycle of 7 write cycles (6)
The test pattern data written to the address A1 is stored in the read register REG4.
8プロセツサCPU内部の比較器COMPでレジスタR
EG4,REG3の内容を付合せる。Comparator COMP inside the 8-processor CPU register R
Combine the contents of EG4 and REG3.
9一致すると、退避領域SVのアドレスAjから退避し
た情報をレジスタREG2に読出す。9, the information saved from the address Aj of the save area SV is read into the register REG2.
[相]レジスタREG2に読出された退避していた情報
をアドレスA1の記憶領域に転送し、再書込する。5書
込サイクルの次のサイクルで、レジスタREGlに蓄積
されるアドレスデータ、この場合アドレスA1に診断の
済んだ領域の次の領域を指すアドレスとなるよう単位数
を加算する。[Phase] Transfer the saved information read to the register REG2 to the storage area at address A1 and rewrite it. In the next cycle after the fifth write cycle, the number of units is added to the address data stored in the register REGl, in this case address A1, so that the address indicates the next area of the area that has been diagnosed.
本実施例の場合1つのアドレスで、1ワードが指定でき
テストパターンデータも1ワード構成となつているので
、アドレスを+1加算するようにさせる。@アドレスデ
ータに+1加算されアドレスA2となると、アドレスバ
スABにアドレスAmを指定し、終了アドレスデータ領
域ADEのデータこの場合0アドレスAi″を読出しレ
ジスタREG4に格納させる。In this embodiment, one address can specify one word and the test pattern data is also composed of one word, so the address is incremented by +1. When +1 is added to the @address data to become the address A2, the address Am is specified on the address bus AB, and the data in the end address data area ADE, in this case 0 address Ai'', is stored in the read register REG4.
◎次にレジスタREG4に格納された終了アドレス6A
i″と、レジスタREGlに格納された次に診断する領
域のアドレスA2とが比較器COMPで比較される。◎Next, end address 6A stored in register REG4
i'' and the address A2 of the next area to be diagnosed stored in the register REGl are compared by the comparator COMP.
Oここで一致しないと、レジスタREGlのアドレスデ
ータを前記ステツプ2と同様にしてアドレスバスABに
出力し以下同様にステツプ2〜9を繰返す〇[相]レジ
スタREGlのアドレスが終了アドレスデータ領域AD
Eの示すアドレスと一致すると、アドレスAiの領域の
診断を行つた後で、診断プログラムを終了させる。O If they do not match here, the address data of the register REGl is output to the address bus AB in the same manner as in step 2, and steps 2 to 9 are repeated in the same manner. O [Phase] The address of the register REGl is the end address data area AD.
If it matches the address indicated by E, the diagnostic program is terminated after diagnosing the area of address Ai.
尚、テストパターンデータ、読取りデータが所定のもの
と一致しなかつた場合にはアラーム等を生ぜしめたり、
図示されない表示器に、何れのビツト位置が誤つたかを
表示させる事もできる〇以上記載した様に本発明によれ
ば、記憶内容を破壊せず、しかも確実に診断できるので
実用して効果大である。In addition, if the test pattern data and read data do not match the predetermined ones, an alarm etc. will be generated,
It is also possible to display on a display (not shown) which bit position has been erroneous. As described above, according to the present invention, the memory contents are not destroyed and the diagnosis can be made reliably, so it is very effective in practical use. It is.
図は本発明の一実施例の説明図であり、図中CPUはプ
ロセツサ、KBはキーボード、MEMはメモリ、AB,
DBは夫々アドレスバス、データバスである。The figure is an explanatory diagram of one embodiment of the present invention, in which CPU is a processor, KB is a keyboard, MEM is a memory, AB,
DB is an address bus and a data bus, respectively.
Claims (1)
のテストパターンデータを書き込んだ後に続み出して、
該書き込み前のテストパターンデータと該読み出し後の
テストパターンデータを照合する記憶装置の診断方式に
おいて、該記憶装置の記憶領域内に、診断用プログラム
の格納部、該テストパターンデータ格納部、情報の退避
部、診断開始領域指定部、および診断終了領域指定部か
らなる領域診断手段の格納領域を設け、該記憶装置内の
該格納領域以外の領域に対し、該診断開始領域指定部及
び該診断終了領域指定部に書き込んだ領域データによつ
て該記憶領域の被診断領域の範囲を指定し、該テストパ
ターンデータを書き込む時点から該テストパターンデー
タが書き込まれた該被診断領域の診断が終了する迄、該
被診断領域の情報を該退避部に退避せしめたことを特徴
とする記憶装置の診断方式。1 After writing predetermined test pattern data to each storage area of the storage device that stores information,
In a diagnostic method for a storage device that compares the test pattern data before writing and the test pattern data after reading, the storage area of the storage device includes a storage section for a diagnostic program, a storage section for the test pattern data, and an information storage section. A storage area for the area diagnosis means consisting of a save section, a diagnosis start area designation part, and a diagnosis end area designation part is provided, and the diagnosis start area designation part and the diagnosis end area are stored in areas other than the storage area in the storage device. The range of the area to be diagnosed in the storage area is specified by the area data written in the area specification section, and from the time when the test pattern data is written until the diagnosis of the area to be diagnosed in which the test pattern data is written is completed. A diagnostic method for a storage device, characterized in that information of the area to be diagnosed is saved in the saving section.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54020323A JPS5916360B2 (en) | 1979-02-23 | 1979-02-23 | Storage device diagnostic method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54020323A JPS5916360B2 (en) | 1979-02-23 | 1979-02-23 | Storage device diagnostic method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55113199A JPS55113199A (en) | 1980-09-01 |
| JPS5916360B2 true JPS5916360B2 (en) | 1984-04-14 |
Family
ID=12023915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54020323A Expired JPS5916360B2 (en) | 1979-02-23 | 1979-02-23 | Storage device diagnostic method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5916360B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS627839U (en) * | 1985-07-01 | 1987-01-17 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57156571A (en) * | 1981-03-23 | 1982-09-27 | Nec Corp | Testing circuit for random access memory |
| JPS5856294A (en) * | 1981-09-30 | 1983-04-02 | Hitachi Ltd | Read/write checking method of random access memory |
| JPS5974764A (en) * | 1982-10-20 | 1984-04-27 | Sanyo Electric Co Ltd | Automatic dialing device |
| JPS60181947A (en) * | 1984-02-29 | 1985-09-17 | Fujitsu Ltd | Memory diagnosing system |
| JPS61199140A (en) * | 1985-03-01 | 1986-09-03 | Fujitsu Ltd | Memory check system of data input device |
| JPS6219951A (en) * | 1985-07-17 | 1987-01-28 | Fujitsu Ltd | Semiconductor disk device |
| JPS647240A (en) * | 1987-06-30 | 1989-01-11 | Hioki Electric Works | Memory capacity discriminating method for memory card |
| JPH04237353A (en) * | 1991-01-22 | 1992-08-25 | Nec Shizuoka Ltd | Memory contents protecting system considering instantaneous disconnection of power supply in memory diagnosis |
-
1979
- 1979-02-23 JP JP54020323A patent/JPS5916360B2/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS627839U (en) * | 1985-07-01 | 1987-01-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55113199A (en) | 1980-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0686981B1 (en) | Method for testing large memory arrays during system initialization | |
| JPS5916360B2 (en) | Storage device diagnostic method | |
| US4368532A (en) | Memory checking method | |
| US7797134B2 (en) | System and method for testing a memory with an expansion card using DMA | |
| JPS6146864B2 (en) | ||
| JP3203884B2 (en) | Vehicle diagnostic system | |
| JPH1069399A (en) | Microcomputer | |
| JP2001147863A (en) | Flash memory rewriting device | |
| JP2954666B2 (en) | Memory check method | |
| JPS60181947A (en) | Memory diagnosing system | |
| JPS646489B2 (en) | ||
| JP2972587B2 (en) | How to diagnose cache memory | |
| JPH10269148A (en) | Circuit component diagnostic device | |
| JP3171364B2 (en) | Memory diagnosis method | |
| JPS59112494A (en) | Memory testing system | |
| JP2581057B2 (en) | Evaluation microcomputer | |
| JP3036449B2 (en) | Memory diagnostic device | |
| JPH0341538A (en) | Main storage device | |
| JPH11259360A (en) | Semiconductor integrated device and nonvolatile memory writing method | |
| RU2179332C1 (en) | Computer system | |
| JPH11212945A (en) | Microcomputer and its memory | |
| JP3190694B2 (en) | Diagnostic method for local memory | |
| JPS641817B2 (en) | ||
| JPS58125296A (en) | Reader for rom card | |
| JPS6049450A (en) | Check system of back-up memory |