JPS5916651B2 - time constant circuit - Google Patents
time constant circuitInfo
- Publication number
- JPS5916651B2 JPS5916651B2 JP7110976A JP7110976A JPS5916651B2 JP S5916651 B2 JPS5916651 B2 JP S5916651B2 JP 7110976 A JP7110976 A JP 7110976A JP 7110976 A JP7110976 A JP 7110976A JP S5916651 B2 JPS5916651 B2 JP S5916651B2
- Authority
- JP
- Japan
- Prior art keywords
- time constant
- circuit
- voltage
- constant circuit
- input voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Filters And Equalizers (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
本発明は時定数回路に関し、主として測定装置 2に用
いられる時定数回路を対象とする。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a time constant circuit, and is primarily directed to a time constant circuit used in a measuring device 2.
半導体工業においては半導体基板やその表面被覆材料等
の微d−−7Jロエのためにホトエッチング技術は欠か
すことができない。In the semiconductor industry, photoetching technology is indispensable for fine d--7J loe of semiconductor substrates and their surface coating materials.
このホトエッチング技術は被加工物の表面に感光耐蝕性
被覆いわゆるホ 3トレジストを塗布し、これにマスク
(ホトマスク)を通して光を照射し、その陰影によつて
ホトレジストを部分的に光重合させ、現象処理して前記
マスクに対応するホトレジストのマスクを形成し、これ
によつて被加工物の部分エッチングを行う技 3術であ
る。ところで上記ホトマスクを製作するには実物の例え
ば200倍大の原画からその20分の1に縮小した第1
のガラス原版をつくり、それからさらに10分の1に縮
小し、これを縦横に配列した原版をマスタマスク(陽画
)として、これから複数5 枚のワーキングマスク(陰
画)をプリントする。This photoetching technique involves coating the surface of the workpiece with a photosensitive corrosion-resistant coating called photoresist, irradiating it with light through a mask (photomask), and partially photopolymerizing the photoresist due to the shadows. This is a technique in which a photoresist mask corresponding to the mask is formed by processing, and a part of the workpiece is etched using the photoresist mask. By the way, in order to produce the photomask mentioned above, a first image that is reduced to one-twentieth the original size, for example, 200 times the actual size, is used.
A glass master plate is made, then further reduced to one-tenth of its original size, and this master mask (positive image) is used as a master mask (positive image), from which five working masks (negative images) are printed.
このワーキングマスクはホトマスクとしてホトレジスト
膜に密着させ一枚のマスクで20枚程度の焼付けを行う
ことができる。前記のマスタマスクからワーキングマス
クすな0 わち乾板を製作するのには、マスタマスク上
面から水銀ランプ等の光を照射してその透過光により乾
板を感光させることにより行う。This working mask is brought into close contact with a photoresist film as a photomask, and about 20 sheets can be printed with one mask. A working mask, ie, a dry plate, is produced from the master mask by irradiating light from a mercury lamp or the like from the upper surface of the master mask and exposing the dry plate to the transmitted light.
かかる方法においては量産に当つて、乾板部の光量が一
定であることが必要であるが、その光量を測定するため
5 の種々の装置が考えられている。第5図は上記光量
測定装置として考えられるディジタル光量計の一例を示
す回路図である。In this method, for mass production, it is necessary that the amount of light at the dry plate section be constant, and various devices have been considered for measuring the amount of light. FIG. 5 is a circuit diagram showing an example of a digital light meter that can be considered as the light amount measuring device.
同図に示すように、太陽電池1ど増幅器2と時定数回路
(平滑回路)3とディジタルパネル4と0 からなり、
太陽電池1によつて光を検知し、これを電流に変換し、
これを増幅器2によつて電圧に変換し、この出力vln
を時定数回路3を介してディジタルパネル4に印加し、
ディジタル表示を行うものである。5 ところで、前記
のように水銀ランプを光源として使用した場合にはその
放電特性が不安定なためチラツキが生じ、細かな変動分
を有するのが一般的である。As shown in the figure, it consists of a solar cell 1, an amplifier 2, a time constant circuit (smoothing circuit) 3, and a digital panel 4.
Detecting light with the solar cell 1 and converting it into electric current,
This is converted into a voltage by amplifier 2, and the output vln
is applied to the digital panel 4 via the time constant circuit 3,
It performs digital display. 5. By the way, when a mercury lamp is used as a light source as described above, its discharge characteristics are unstable, so flickering occurs and there are generally small fluctuations.
上記時定数回路は上記細かい変動分を平滑化して安定な
出力V。u4をデイジタルパネルフ に印加して読み取
りやすい(チラツキのない)正確な表示を行うために用
いられるものであるから、その時定数が大きいことが必
要である。しかしながら時定数を大きくとると今度は大
きな電圧の変化に対して出力の追従性が悪くなるた5
め測定時間が長くなるという問題を有する。The above-mentioned time constant circuit smoothes the above-mentioned small fluctuations and produces a stable output V. Since it is used to apply u4 to a digital panel to provide an accurate display that is easy to read (flicker-free), it is necessary that its time constant be large. However, if the time constant is set to a large value, the followability of the output to large voltage changes will deteriorate.
This has the problem that the measurement time becomes longer.
第6図は上記問題を説明するための時定数回路の入力電
圧Vinと出力電圧V。utの関係を示す電圧波形図で
ある。同図に示すように、入力電圧Vinの細かい変動
部分に対しては平滑化が図れることになるが、大きな電
圧の変化(図中Tl,t2の期間)に対しては出力電圧
V。utの変化が遅れ、この結果迅速な測定ができない
ことになる。本発明は上記問題点を解決したものであり
、その目的とするところは、入力電圧の細かい変動分を
平滑化することができ、かつ大きな変動に対しても出力
電圧が追従できる時定数回路を提供することにある。上
記目的を達成するための本発明の基本的な構成は、少な
くとも、インピーダンス手段と相補接続された2つの一
方向性素子とを並列接続し、この並列接続回路に容量手
段を直列接続し、この直列接続回路の接続点より出力を
取り出してなることを特徴とする。FIG. 6 shows the input voltage Vin and output voltage V of the time constant circuit for explaining the above problem. FIG. 2 is a voltage waveform diagram showing the relationship between ut and ut. As shown in the figure, although small fluctuations in the input voltage Vin can be smoothed, large voltage changes (periods Tl and t2 in the figure) result in smoothing of the output voltage V. The change in ut is delayed, and as a result, rapid measurement cannot be performed. The present invention has solved the above-mentioned problems, and its purpose is to provide a time constant circuit that can smooth out small fluctuations in the input voltage and also allow the output voltage to follow large fluctuations. It is about providing. The basic configuration of the present invention for achieving the above object is as follows: at least, an impedance means and two complementary-connected unidirectional elements are connected in parallel, a capacitance means is connected in series to this parallel connection circuit, and this It is characterized in that the output is taken out from the connection point of a series-connected circuit.
以下実施例にそつて図面を参照し本発明を具体的に説明
する。The present invention will be specifically described below with reference to embodiments and drawings.
第1図は本発明の時定数回路の一例を示す回路図である
。FIG. 1 is a circuit diagram showing an example of the time constant circuit of the present invention.
同図に示すように、抵抗R。As shown in the figure, the resistance R.
と、NpnトランジスタQ1とPnpトランジスタQ2
を相補接続した回路とを並列接続し、この並列接続回路
に容量素子C。を直列接続し、この直列接続点から出力
VOutを取り出すものとする。なお、トランジスタQ
l,Q2に電流を供姶するためNpnトランジスタQ1
のコレクタは抵抗R1を介して正の電源(+V)端子に
接続し、PnpトランジスタQ2のコレクタは抵抗R2
を介して負の電源(−V)端子に接続し、両トランジス
タのエミツタを容量素子C。の充放電側端子に接続する
。また、抵抗R1とR2の値は抵抗R。の値に比して十
分小さなものとしておく(極端な場合にはなくてもよい
)。このように抵抗値を異ならせることによつて大きな
時定数(RO−CO)を有する回路と小さな時定数(R
1・CO),(R2・CO)を有する回路を構成するこ
とができ、本発明では入力電圧Vinの大きな変化に対
しては小さな時定数を有する回路を用いることとし、細
かな電圧変動に対しては大きな時定数を有する回路をそ
れぞれ使い分けることによつて目的を達成しようとする
ものである。第2図は上記時定数回路の動作を説明する
ための入力電圧ViOと出力電圧V。utの関係を示す
電圧波形図である。同図に示すように入力電圧ViOが
0Vから大きく高電圧に向つて直線的に上昇する場合(
期間TO−t1)には、かかる大きな電圧変化に対して
は、入力電圧Vinと容量素子C。, Npn transistor Q1 and Pnp transistor Q2
A capacitive element C is connected in parallel with a complementary circuit. are connected in series, and the output VOut is taken out from this series connection point. In addition, the transistor Q
Npn transistor Q1 to supply current to l, Q2
The collector of Q2 is connected to the positive power supply (+V) terminal via resistor R1, and the collector of Pnp transistor Q2 is connected to resistor R2.
Connect the emitters of both transistors to the negative power supply (-V) terminal through the capacitive element C. Connect to the charge/discharge side terminal of the Also, the values of resistors R1 and R2 are resistors R. (In extreme cases, it may not be necessary). By varying the resistance values in this way, a circuit with a large time constant (RO-CO) and a circuit with a small time constant (R
1・CO), (R2・CO), and in the present invention, a circuit with a small time constant is used for large changes in the input voltage Vin, and a circuit with a small time constant is used for large changes in the input voltage Vin. The aim is to achieve the objective by using different circuits with large time constants. FIG. 2 shows the input voltage ViO and output voltage V for explaining the operation of the time constant circuit. FIG. 2 is a voltage waveform diagram showing the relationship between ut and ut. As shown in the figure, when the input voltage ViO increases linearly from 0V to a high voltage (
During the period TO-t1), the input voltage Vin and the capacitive element C respond to such a large voltage change.
の端子間電圧(VOul)との差がトランジスタQ1の
動作電圧(VBE)を越えた段階でこのトランジスタQ
1がオンとなり、抵抗R1と容量素子C。との小さな時
定数回路によつて電源電圧(+V)が早く光電されるこ
とになるため、出力電圧V。ulは入力電圧ViOに追
従して変化するものとなる。次に、ある電圧を基準とし
て入力電圧Vinが細かく変動する場合(期間t1〜T
2)には、上記入力電圧Inと出力電圧V。When the difference between the terminal voltage (VOul) of the transistor Q1 exceeds the operating voltage (VBE) of the transistor Q1,
1 turns on, resistor R1 and capacitive element C. Because the power supply voltage (+V) is quickly photovoltaic by a small time constant circuit, the output voltage V. ul changes following the input voltage ViO. Next, when the input voltage Vin varies finely with respect to a certain voltage (period t1 to T
2) includes the input voltage In and the output voltage V.
Olとの電位差はトランジスタQ1の動作電圧(VBE
)以下になるからこのトランジスタはオフし、入力電圧
は抵抗現と容量素子C。とからなる大きな時定数を有す
る回路を介して出力電圧。u1として取り出される。こ
のため、入力電圧VlOは平滑化されることとなる。さ
らに、入力電圧ViOが急激に下がり始め、出力電圧V
。The potential difference with Ol is the operating voltage (VBE
), this transistor is turned off, and the input voltage is the resistance current and capacitance element C. The output voltage through a circuit with a large time constant consisting of and. It is retrieved as u1. Therefore, the input voltage VlO is smoothed. Furthermore, the input voltage ViO starts to drop rapidly, and the output voltage V
.
Olとの電位差がPnpトランジスタQ2の動作電圧(
VBE)を越えると(期間T3)、このトランジスタQ
2がオンとなりこのため、抵抗R2と容量素子C。から
なる小さな時定数を有する回路により素早く放電がなさ
れ、したがつて出力電圧V。ulは入力電圧Vinに追
従して変化する。また、ある電位のところで細かな変動
分が生じた場合(期間T3〜T4)には、入力電圧Vi
nと出力電圧V。utとの電位差がトランジスタQ2の
動作電圧(VBE)以下となるため、このトランジスタ
がオフとなり、入力電圧は抵抗R。と容量素子C。とか
らなる大きな時定数を有する回路を介して出力電圧V。
Olとして取り出されることになり、電圧の平滑化がな
される。以上のように本発明(1、大きな電圧変化に対
しては小さな時定数を有する回路により、小さな変動分
に対しては大きな時定数を有する回路によりそれぞれ切
り替えて出力電圧を取り出すものであるから、入力電圧
の細かい変動分を平滑化でき、かつ、大きな電圧変化に
対して追従できる時定数回路となる。The potential difference with Ol is the operating voltage of the Pnp transistor Q2 (
VBE) (period T3), this transistor Q
2 is turned on, thus resistor R2 and capacitive element C. A circuit with a small time constant consisting of a circuit with a small time constant discharges quickly, thus reducing the output voltage V. ul changes following the input voltage Vin. In addition, when a small fluctuation occurs at a certain potential (period T3 to T4), the input voltage Vi
n and output voltage V. Since the potential difference with ut becomes less than the operating voltage (VBE) of transistor Q2, this transistor is turned off and the input voltage is applied to resistor R. and capacitive element C. The output voltage V through a circuit with a large time constant consisting of.
It will be taken out as Ol, and the voltage will be smoothed. As described above, the present invention (1) extracts the output voltage by switching between a circuit with a small time constant for large voltage changes and a circuit with a large time constant for small fluctuations. This provides a time constant circuit that can smooth small fluctuations in input voltage and follow large voltage changes.
かかる機能を有する時定数回路であるから、前述のディ
ジタル光量計等に最適の時定数回路となる。Since it is a time constant circuit having such a function, it becomes an optimal time constant circuit for the above-mentioned digital light meter and the like.
本発明(』上記実施例に限定されず、種々の変形を用い
ることができる。The present invention is not limited to the above embodiments, and various modifications can be made.
例えば、上記実施例では異なる時定数を有する回路の切
替え手段としてバイポーラトランジスタを相補接続して
用いたが、これに限らず絶縁ゲート型電界効果トランジ
スタFETを相補接続して同様な構成としてもよいし、
他ゐ増幅素子を用いてもよい。For example, in the above embodiment, complementary connected bipolar transistors are used as switching means for circuits having different time constants, but the invention is not limited to this, and a similar configuration may be provided by complementary connected insulated gate field effect transistors FET. ,
Other amplification elements may also be used.
また、同様な考え方から、第3図に示すように動作電圧
VFを有する2つのダイオードDl,D2を相補接続し
て構成してもよい。Further, based on the same concept, two diodes Dl and D2 having an operating voltage VF may be connected complementary to each other as shown in FIG. 3.
かかる場合には電源端子を別に設けなくてもよいという
利点がある。さらに、第4図に示すように、トランジス
タQ1のベース側にダイオードD3をトランジスタQ2
のベース側にダイオードD4を追加接続するような構成
であつてもよい。In such a case, there is an advantage that there is no need to separately provide a power supply terminal. Furthermore, as shown in FIG. 4, a diode D3 is connected to the base side of the transistor Q1 and a transistor Q2
The configuration may be such that a diode D4 is additionally connected to the base side of the .
かかる場合にはダイオードD3,D4はレベルシフト用
となり、トランジスタQl,Q2が動作するための電圧
が高くなる(BE+F)。したがつて、入力電圧Inの
細かな変動分の変動幅が大きくなつた場合にも平滑化で
きるという利点を有する。同様な役割をさせるために、
上記ダイオードD3,D4に変えてツエナーダイオード
をレベルシフト用として用いてもよいことは言うまでも
ない。本発明は時定数回路として広く利用できる。In such a case, the diodes D3 and D4 are used for level shifting, and the voltage for operating the transistors Ql and Q2 becomes high (BE+F). Therefore, there is an advantage that even if the fluctuation width of a small fluctuation in the input voltage In becomes large, it can be smoothed. To play a similar role,
It goes without saying that Zener diodes may be used for level shifting instead of the diodes D3 and D4. The present invention can be widely used as a time constant circuit.
第1図(3本発明の時定数回路の一例を示す回路図、第
2図はその動作説明のための電圧波形図、第3図及び第
4図は他の一例を示す回路図、第5図はデイジタル光量
計の一例を示す回路図、第6図はその中の時定数回路の
動作説明のための電圧波形図である。
1・・・・・・太陽電池、2・・・・・・増幅器、3・
・・・・・時定数回路、4・・・・・ディジタルパネル
、RO,Rl〜R3・・・・・・抵抗、Ql,Q2・・
・・・・トランジスタ、D1〜D4・・・・・・ダイオ
ード、CO・・・・・・容量素子。FIG. 1 (3) is a circuit diagram showing an example of the time constant circuit of the present invention; FIG. 2 is a voltage waveform diagram for explaining its operation; FIGS. 3 and 4 are circuit diagrams showing other examples; The figure is a circuit diagram showing an example of a digital light meter, and Fig. 6 is a voltage waveform diagram for explaining the operation of the time constant circuit therein. 1...Solar cell, 2...・Amplifier, 3・
...Time constant circuit, 4...Digital panel, RO, Rl~R3...Resistor, Ql, Q2...
...Transistor, D1-D4...Diode, CO...Capacitive element.
Claims (1)
を並列接続し、この並列接続回路に容量手段を直列接続
し、この直列接続回路の接続点より出力を取り出してな
ることを特徴とする時定数回路。1. A time constant circuit characterized in that at least an impedance means and a unidirectional element are connected in parallel, a capacitance means is connected in series to this parallel connection circuit, and an output is taken out from a connection point of this series connection circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7110976A JPS5916651B2 (en) | 1976-06-18 | 1976-06-18 | time constant circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7110976A JPS5916651B2 (en) | 1976-06-18 | 1976-06-18 | time constant circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52154683A JPS52154683A (en) | 1977-12-22 |
| JPS5916651B2 true JPS5916651B2 (en) | 1984-04-17 |
Family
ID=13451047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7110976A Expired JPS5916651B2 (en) | 1976-06-18 | 1976-06-18 | time constant circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5916651B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56116841U (en) * | 1980-02-06 | 1981-09-07 | ||
| JPH06100938B2 (en) * | 1984-02-08 | 1994-12-12 | ローム株式会社 | Charge / discharge clamp circuit |
-
1976
- 1976-06-18 JP JP7110976A patent/JPS5916651B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52154683A (en) | 1977-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3651744A (en) | Photographic camera | |
| CN109658873B (en) | Ambient light detection circuit | |
| JPS5916651B2 (en) | time constant circuit | |
| JPH05288605A (en) | Photodiode bias circuit | |
| TWI837701B (en) | Boost converter for increasing output stability | |
| JPS6164724U (en) | ||
| JP3019624B2 (en) | Current detector | |
| JPS5912822Y2 (en) | Pulse width ↓ - voltage converter | |
| US20210287617A1 (en) | Control circuit, light source driving device and display apparatus | |
| SU1455387A1 (en) | Input device for current-comparing circuit | |
| SU1238113A2 (en) | Logarithmic converter | |
| RU1833821C (en) | Precision full-wave rectifier | |
| JPH0717012Y2 (en) | Reference potential conversion circuit | |
| CN117895746A (en) | Bidirectional magnetic isolation circuit structure for signal transmission feedback | |
| JPS57132214A (en) | Constant voltage circuit | |
| SU1185354A1 (en) | Multiplying-dividing device | |
| SU964605A2 (en) | Reference voltage source | |
| JPS5717207A (en) | Amplifying circuit | |
| SU649123A1 (en) | Dc small signal modulator | |
| RU1837239C (en) | Precision full-wave rectifier | |
| JPS54125049A (en) | Transistor circuit | |
| KR0117116Y1 (en) | Full wave rectifier circuit | |
| JPH0346574Y2 (en) | ||
| JPS54152951A (en) | Detection circuit | |
| JPH01161909A (en) | Signal transmission circuit using photocoupler |