JPS59166B2 - 受信機の選局装置 - Google Patents
受信機の選局装置Info
- Publication number
- JPS59166B2 JPS59166B2 JP10582278A JP10582278A JPS59166B2 JP S59166 B2 JPS59166 B2 JP S59166B2 JP 10582278 A JP10582278 A JP 10582278A JP 10582278 A JP10582278 A JP 10582278A JP S59166 B2 JPS59166 B2 JP S59166B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- channel selection
- pulse signal
- receiver
- tuning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 10
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 claims description 2
- 230000005669 field effect Effects 0.000 claims description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 102100030551 Protein MEMO1 Human genes 0.000 description 1
- 101710176845 Protein MEMO1 Proteins 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
本発明は受信機の選局装置に関し、特にラジオ受信機に
おける電子式選局装置に関する。
おける電子式選局装置に関する。
近時の受信装置においては、同調素子として可変容量ダ
イオードを用いることによりプリセット選局や装置の小
型化を可能としている。
イオードを用いることによりプリセット選局や装置の小
型化を可能としている。
この可変容量ダイオードへの印加電圧は電子同調チュー
ナにおける最高及び最低受信周波数により決定されるか
ら、必要な受信周波数帯を十分にカバーする)ためには
高い印加電圧が必要とされる。
ナにおける最高及び最低受信周波数により決定されるか
ら、必要な受信周波数帯を十分にカバーする)ためには
高い印加電圧が必要とされる。
自動車用及びポータプル用受信機においては、セット電
源電圧が一定値以下に抑えられている関係上、可変容量
ダイオードへの印加制御電圧は当該セット電源電圧以上
とすることは不可能となる。
源電圧が一定値以下に抑えられている関係上、可変容量
ダイオードへの印加制御電圧は当該セット電源電圧以上
とすることは不可能となる。
従って、先述した如く必要な受信周波数帯域をすべてカ
バーするために十分な制御電圧を得る手段として次の如
き方法が採られています。
バーするために十分な制御電圧を得る手段として次の如
き方法が採られています。
すなわち当該制御電圧を発生する電圧発生回路例えばチ
ューニングパルス発生部、コントローラ部、D/A変換
部等の動作電源として、セットの電源(バッテリー)を
DC−DCコンバータにより昇圧しその昇圧出力を更に
高精度のレギュレータにより安定化した電圧を用いてい
る。
ューニングパルス発生部、コントローラ部、D/A変換
部等の動作電源として、セットの電源(バッテリー)を
DC−DCコンバータにより昇圧しその昇圧出力を更に
高精度のレギュレータにより安定化した電圧を用いてい
る。
かメる構成においては、DC−DCコンバータ及びレギ
ュレータの容量がいきおい大とならざるを得す、その結
果大型の装置となる欠点がある。
ュレータの容量がいきおい大とならざるを得す、その結
果大型の装置となる欠点がある。
本発明の目的は可変容量ダイオードの印加制御電圧を十
分大とするために必要なりC−DCコンバータ及びレギ
ュレータ等の電源部を小型化することのできる受信機の
選局装置を提供することである。
分大とするために必要なりC−DCコンバータ及びレギ
ュレータ等の電源部を小型化することのできる受信機の
選局装置を提供することである。
以下、本発明を図面を参照して説明する。
第1図は本発明の一実施例を示す回路ブロック図である
。
。
アンテナ1からの入力信号INはRF増幅及びIF増幅
回路2に印加される。
回路2に印加される。
この増幅回路2においては、同調回路を構成する容量素
子として可変容量ダイオード10を用い、このダイオー
ド10への逆方向印加電圧Vjを選局操作に応じて可変
することにより受信4号の選択がなされることになる。
子として可変容量ダイオード10を用い、このダイオー
ド10への逆方向印加電圧Vjを選局操作に応じて可変
することにより受信4号の選択がなされることになる。
増幅回路2のIF倍信号検波回路等を含む増幅回路3に
より電力増幅されてスピーカ4を駆動する。
より電力増幅されてスピーカ4を駆動する。
可変容量ダイオード10への印加制御電圧Vfを発生す
るための回路構成は次のとおりである。
るための回路構成は次のとおりである。
すなわち、チューニングダイヤル操作に連動してチュー
ニングパルス列信号がチューニングパルス発生回路5か
ら発生される。
ニングパルス列信号がチューニングパルス発生回路5か
ら発生される。
このパルス列はコントローラ6に入力され、コントロー
ラ6の出力パルスはD/A変換手段としての積分回路7
により直流電圧に変換されて印加電圧Vfとなる。
ラ6の出力パルスはD/A変換手段としての積分回路7
により直流電圧に変換されて印加電圧Vfとなる。
またコントローラ内の・パルスカウンタ(図示せず)の
内容はプリセットボタンによりメモリ9に転送でき、ま
たメモリ内容はセレクトボタン(選局ボタン)8により
カウンクヘ読出すことによりプリセット選局が可能とな
っている。
内容はプリセットボタンによりメモリ9に転送でき、ま
たメモリ内容はセレクトボタン(選局ボタン)8により
カウンクヘ読出すことによりプリセット選局が可能とな
っている。
カウンタの内容はデコーダ11を介してデジタル表示器
12を駆動して選局表示なされる。
12を駆動して選局表示なされる。
本発明においては、コントローラ6からのチューニング
パルス列信号をD/A変換すべく積分回路7へ入力する
前に、°図示の如く当該パルス信号に応答して増幅度が
飽和する増幅回路13を用いて増幅するものである。
パルス列信号をD/A変換すべく積分回路7へ入力する
前に、°図示の如く当該パルス信号に応答して増幅度が
飽和する増幅回路13を用いて増幅するものである。
第2図は当該増幅回路13と積分回路7の具体例を示す
回路図であり、増幅回路13は、正電源VDと接地間に
直列接続された一対の相補型MO8(メタル・オキサイ
ド・セミコンダクタ)電界効果トランジスタQP及びQ
Nにより成っている。
回路図であり、増幅回路13は、正電源VDと接地間に
直列接続された一対の相補型MO8(メタル・オキサイ
ド・セミコンダクタ)電界効果トランジスタQP及びQ
Nにより成っている。
すなわちPチャンネルトランジスタのソースは正電源V
Dに、Nチャンネルトランジスタのソースは接地ライン
にそれぞれ接続され、両トランジスタのゲートは共通接
続されて入力端子INとなり、またドレインは共通接続
されて出力端子OUTとなっている。
Dに、Nチャンネルトランジスタのソースは接地ライン
にそれぞれ接続され、両トランジスタのゲートは共通接
続されて入力端子INとなり、またドレインは共通接続
されて出力端子OUTとなっている。
この出力端子の出力電圧は抵抗Rを介して積分用コンデ
ンサCを充電するもので、コンデンサの端子電圧が可変
容量ダイオードへの印加電圧Vfとなる。
ンサCを充電するもので、コンデンサの端子電圧が可変
容量ダイオードへの印加電圧Vfとなる。
第2図において、チューニングパルス信号の高レベルに
よりトランジスタQNがオンとなり、QPがオフとなっ
て出力OUTは実質的に0ボルトになる。
よりトランジスタQNがオンとなり、QPがオフとなっ
て出力OUTは実質的に0ボルトになる。
またチューニングパルス信号の低レベルによりトランジ
スタQPがオン、QNがオフとなって出力OUTは実質
的に正電圧+VDボルトとなる。
スタQPがオン、QNがオフとなって出力OUTは実質
的に正電圧+VDボルトとなる。
よって正電圧子VDを十分高くすることにより、チュー
ニングパルスの振幅を実質的に+VDボルトとすること
ができることになる。
ニングパルスの振幅を実質的に+VDボルトとすること
ができることになる。
従って、入力信号としてのチューニングパルス振幅カ小
であっても、増幅回路13の飽和増幅度を定める動作電
源電圧VDが高くかつ一定であれば積分回路7の出力V
fは、入力パルス数に正確に対応しかつ十分範囲の広い
電圧となりうろことがわかる。
であっても、増幅回路13の飽和増幅度を定める動作電
源電圧VDが高くかつ一定であれば積分回路7の出力V
fは、入力パルス数に正確に対応しかつ十分範囲の広い
電圧となりうろことがわかる。
その結果第1図に示す如く、増幅回路13の電源のみを
、DC−DCコンバータ14によりセット電源子Bを昇
圧して、更に安定化電源(レギュレータ)15により安
定化した電源VDを用いるようにし、他の回路はセット
電源子Bをそのま5印加する構成とすることが可能とな
る。
、DC−DCコンバータ14によりセット電源子Bを昇
圧して、更に安定化電源(レギュレータ)15により安
定化した電源VDを用いるようにし、他の回路はセット
電源子Bをそのま5印加する構成とすることが可能とな
る。
よって、コンバータ14及びレギュレータ15の容量は
極めて小となり、特に増幅回路13として第2図に示す
C−MOSインバータを用いれば消費電流は積分回路7
のコンデンサCの充電々流のみとなるから、前記容量は
著しく小となり、装置の小型化が図れる。
極めて小となり、特に増幅回路13として第2図に示す
C−MOSインバータを用いれば消費電流は積分回路7
のコンデンサCの充電々流のみとなるから、前記容量は
著しく小となり、装置の小型化が図れる。
増幅度が飽和する増幅器13としてC−MOSインバー
タ構成としたが、例えはバイポーラトランジスタを飽和
動作させてスイッチング動作せしめることにより上記目
的は達成されることは明白であり、また他の回路構成を
用いてもよいことは勿論である。
タ構成としたが、例えはバイポーラトランジスタを飽和
動作させてスイッチング動作せしめることにより上記目
的は達成されることは明白であり、また他の回路構成を
用いてもよいことは勿論である。
以上詳述した如く、本発明によればコンバータ及びレギ
ュレータの容量を著しく小とすることができるので装置
全体の小型が可能となり、セット電源電圧が限られた車
載用やポータプル受信機等においては特に有効となる。
ュレータの容量を著しく小とすることができるので装置
全体の小型が可能となり、セット電源電圧が限られた車
載用やポータプル受信機等においては特に有効となる。
第1図は本発明の一実施例のブロック図、第2図は第1
図の一部具体的回路図である。 主要部分の符号の説明、5・・・・・・チューニング′
/X)レス発生器、6・・・・・・コントローラ、7・
・・・・・積分回路、8・・・・・・選局ボタン、9・
・・・・・メモ1バ 10・・・・・・可変容量ダイオ
−へ13・・・・・・増幅回路、QN、QP・・・・・
・MOSトランジスタ。
図の一部具体的回路図である。 主要部分の符号の説明、5・・・・・・チューニング′
/X)レス発生器、6・・・・・・コントローラ、7・
・・・・・積分回路、8・・・・・・選局ボタン、9・
・・・・・メモ1バ 10・・・・・・可変容量ダイオ
−へ13・・・・・・増幅回路、QN、QP・・・・・
・MOSトランジスタ。
Claims (1)
- 【特許請求の範囲】 1 選局操作に応答してパルス信号を発生する信号発生
手段と、前記パルス信号を入力として該信号に応答して
増幅度が飽和する増幅手段と、前記増幅手段の出力に応
じた直流電圧を発生する直流電圧発生手段と、同調回路
の同調周波数を定めかつ前記直流電圧により容量値が制
御される可変容量素子とを含む受信機の選局装置であっ
て、装置電源をDC−DCコンバータにより昇圧して前
記増幅手段の動作電源として用いることにより、前記直
流電圧のレベル範囲が受信周波数帯を十分にカバー可能
としてなることを特徴とする受信機の選局装置。 2 前記増幅手段は前記動作電源間に直列に接続された
一対の相補型電界効果トランジスタを有し、前記トラン
ジスタのゲート共通接続点に前記パルス信号が印加され
、前記トランジスタのドレイン共通接続点から出力を導
出することを特徴とする特許請求の範囲第1項記載の受
信機の選局装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10582278A JPS59166B2 (ja) | 1978-08-30 | 1978-08-30 | 受信機の選局装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10582278A JPS59166B2 (ja) | 1978-08-30 | 1978-08-30 | 受信機の選局装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5533352A JPS5533352A (en) | 1980-03-08 |
| JPS59166B2 true JPS59166B2 (ja) | 1984-01-05 |
Family
ID=14417750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10582278A Expired JPS59166B2 (ja) | 1978-08-30 | 1978-08-30 | 受信機の選局装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59166B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5081132B2 (ja) * | 2008-11-18 | 2012-11-21 | アルプス電気株式会社 | 電子機器 |
-
1978
- 1978-08-30 JP JP10582278A patent/JPS59166B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5533352A (en) | 1980-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4068295A (en) | Voltage multiplier for an electronic time apparatus | |
| US5939945A (en) | Amplifier with neuron MOS transistors | |
| US5057702A (en) | Duty radio control circuit apparatus | |
| US5206609A (en) | Current controlled oscillator with linear output frequency | |
| JPH05276737A (ja) | 昇圧回路 | |
| US6812769B1 (en) | Switched charge multiplier-divider | |
| FI65518C (fi) | Digitalreglersystem | |
| EP3809598B1 (en) | Radio frequency apparatus and voltage generating device thereof | |
| US6940985B2 (en) | Shock sound prevention circuit | |
| US4021756A (en) | Electric remote control transmitter | |
| KR0157187B1 (ko) | Dc전압제어안정화장치 | |
| US6211744B1 (en) | Ring oscillator having an externally adjustable variable frequency | |
| JPS59166B2 (ja) | 受信機の選局装置 | |
| US12166489B2 (en) | Discrete time analog circuit | |
| US20030164739A1 (en) | Oscillator for DC-DC converter | |
| JP3324527B2 (ja) | 利得制御回路及びその制御方法 | |
| US20070109043A1 (en) | Operational amplifier with zero offset | |
| JPS6226606B2 (ja) | ||
| JPS59167B2 (ja) | 受信機の選局装置 | |
| JP2011065208A (ja) | 定電流発生回路および該定電流発生回路を用いた半導体装置ならびに電子機器 | |
| US20090108950A1 (en) | Oscillation control apparatus and oscillator | |
| JP2001251848A (ja) | スイッチングレギュレータ | |
| US20050200389A1 (en) | Frequency programmable feed-forward oscillator and triangle wave generator | |
| US7830197B2 (en) | Adjustable integrator using a single capacitance | |
| US6566938B2 (en) | System for a constant current source |