JPS5919473B2 - 集積回路の形成方法 - Google Patents
集積回路の形成方法Info
- Publication number
- JPS5919473B2 JPS5919473B2 JP53010607A JP1060778A JPS5919473B2 JP S5919473 B2 JPS5919473 B2 JP S5919473B2 JP 53010607 A JP53010607 A JP 53010607A JP 1060778 A JP1060778 A JP 1060778A JP S5919473 B2 JPS5919473 B2 JP S5919473B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- substrate
- collector
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
- H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/60—Impurity distributions or concentrations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
- H10P30/212—Through-implantation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W15/00—Highly-doped buried regions of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W15/00—Highly-doped buried regions of integrated devices
- H10W15/01—Manufacture or treatment
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
この発明は非エピタキシャル形の垂直バイポーラ形集積
回路に形成する方法に関する。
回路に形成する方法に関する。
更に具体的に云えば、この発明はこの様な非エピタキシ
ャル形バイポーラ形集積回路を形成する為のイオン注入
を用いた新規な方法に関する。最近10年間、プレーナ
形の垂直バイポーラ形集積回路は主に普通のエピタキシ
ャル沈積方法によつて作られており、この方法では、抵
抗値の小さいサブコレクタとして普通作用する高度にド
ープした基板領域を形成する。
ャル形バイポーラ形集積回路を形成する為のイオン注入
を用いた新規な方法に関する。最近10年間、プレーナ
形の垂直バイポーラ形集積回路は主に普通のエピタキシ
ャル沈積方法によつて作られており、この方法では、抵
抗値の小さいサブコレクタとして普通作用する高度にド
ープした基板領域を形成する。
次に、シリコンのエピタキシャル層をこのシリコン基板
の上に沈積し、その後で拡散又はイオン注入のいずれか
によつて不純物を導入することにより、このエピタキシ
ャル層の中にベース及びエミッタ領域を形成する。処理
の観点からすると、エピキタシヤル層を使わずに、こう
いうバイポーラ形装置のコレクタ、ベース及びエミッタ
を基板内に直接的に形成する方が望ましいことは判つて
いたが、基板内にコレクタ、ベース及びエミッタ領域を
直接的に導入することによつて形成された装置は、コレ
クタ端子から真性コレクタ・ベース続合までの導電路の
抵抗値を比較的小さくし得ないという問題があつたので
、業界はエピキタシヤル方法を採つていた。工ピタキシ
ヤル方法では、この抵抗値の小さいコレクタ端子通路が
確実に出来る様な抵抗値の小さいサブコレクタを著しく
ドーブすることが出来たので、従来、垂直バイポーラ形
集積回路、特に高速デイジタル計算機に要求される高性
能の集積回路を形成する際には、主にエピタキシヤル方
法を用いて来た。バイポーラ形集積回路の分野では、非
エピタキシヤル形構造又は「エピレス」構造、例えば基
板にコレクタ、ベース及びエミツタを3種に拡散するこ
とによつて形成された構造も限られた範囲で或る程度使
われていたが、こういう構造は、高速で高性能の集積回
路には実現性があると考えられたことは決してない。
の上に沈積し、その後で拡散又はイオン注入のいずれか
によつて不純物を導入することにより、このエピタキシ
ャル層の中にベース及びエミッタ領域を形成する。処理
の観点からすると、エピキタシヤル層を使わずに、こう
いうバイポーラ形装置のコレクタ、ベース及びエミッタ
を基板内に直接的に形成する方が望ましいことは判つて
いたが、基板内にコレクタ、ベース及びエミッタ領域を
直接的に導入することによつて形成された装置は、コレ
クタ端子から真性コレクタ・ベース続合までの導電路の
抵抗値を比較的小さくし得ないという問題があつたので
、業界はエピキタシヤル方法を採つていた。工ピタキシ
ヤル方法では、この抵抗値の小さいコレクタ端子通路が
確実に出来る様な抵抗値の小さいサブコレクタを著しく
ドーブすることが出来たので、従来、垂直バイポーラ形
集積回路、特に高速デイジタル計算機に要求される高性
能の集積回路を形成する際には、主にエピタキシヤル方
法を用いて来た。バイポーラ形集積回路の分野では、非
エピタキシヤル形構造又は「エピレス」構造、例えば基
板にコレクタ、ベース及びエミツタを3種に拡散するこ
とによつて形成された構造も限られた範囲で或る程度使
われていたが、こういう構造は、高速で高性能の集積回
路には実現性があると考えられたことは決してない。
イオン注入法の開発により、非エピタキシヤル形集積回
路を形成する方法が生まれた。
路を形成する方法が生まれた。
これは、イオン注入によつてコレクタ領域を形成した後
、普通の方法でベース及びエミツタ領域を形成するもの
である。この方法では、コレクタ・ドープ剤又は不純物
をシリコン基板の表面に導入し、次に熱分布拡散のため
の加熱サイクルによつて、基板の中に一層深く分布させ
又は追い込む。この方法が、ElectrOnics誌
1975年8月7日号、第101頁乃至第106頁所載
のJ.Buieの論文61mpr0vedTrip1e
Diffusi0nMeansDensentICsY
et7に記載されている。このイオン注入工程によつて
、コレクタを完全に拡散によつて作つた場合の1つの問
題、即ちコレクタ内の不純物分布を一層一様で終始一貫
する様にすることは解決されたが、高性能の集積回路で
要求される抵抗値の小さいコレクタ通路を作るという前
述の問題の解決策にはならなかつた。他の1オン注入コ
レクタ方式、即ちIBMTechnicalDiscl
OsureBulIetin誌、第14巻第5号(19
71年10月号)、第1635頁乃至第1636頁所載
のJ.E.Z!Egler他の論文6Se1f−1s0
1atingBathtubC011ect0rf0r
aPIanarTransist0r″に記載される方
法は、高イネルギのイオン注入工程により、著しくドー
ブされた抵抗値の小さいコレクタを形成するものである
。
、普通の方法でベース及びエミツタ領域を形成するもの
である。この方法では、コレクタ・ドープ剤又は不純物
をシリコン基板の表面に導入し、次に熱分布拡散のため
の加熱サイクルによつて、基板の中に一層深く分布させ
又は追い込む。この方法が、ElectrOnics誌
1975年8月7日号、第101頁乃至第106頁所載
のJ.Buieの論文61mpr0vedTrip1e
Diffusi0nMeansDensentICsY
et7に記載されている。このイオン注入工程によつて
、コレクタを完全に拡散によつて作つた場合の1つの問
題、即ちコレクタ内の不純物分布を一層一様で終始一貫
する様にすることは解決されたが、高性能の集積回路で
要求される抵抗値の小さいコレクタ通路を作るという前
述の問題の解決策にはならなかつた。他の1オン注入コ
レクタ方式、即ちIBMTechnicalDiscl
OsureBulIetin誌、第14巻第5号(19
71年10月号)、第1635頁乃至第1636頁所載
のJ.E.Z!Egler他の論文6Se1f−1s0
1atingBathtubC011ect0rf0r
aPIanarTransist0r″に記載される方
法は、高イネルギのイオン注入工程により、著しくドー
ブされた抵抗値の小さいコレクタを形成するものである
。
然し、そこに開示された表面マスク方法を利用して、こ
の高エネルギ・イオン注入工程を実施する為には、かな
り厚い、大体厚さ3乃至4ミクロンのイオン阻止マスク
材料の層を使わなければ、シリコン基板のマスクされた
区域にイオンが侵入するのを防止することが出来ない。
例えば、2酸化シリコン・マスクを使う時、高エネルギ
・イオンの侵入を防止する為には、その厚さは4ミクロ
ン程度にしなければならない。この様に厚いマスクを使
うと、マスクの縁を明確に限定するのが非常に困難にな
る。即ち、マ5−くクの縁が勾配を持つ。マスクの縁が
この様に勾配を持つと、高エネルギ・イオンが、その程
度は特定の侵入点に於ける勾配つきの縁の厚さに関係す
るが、マスクの縁を通つて基板の中に侵入し、こうして
表面から基板の中に入り込む望ましくない勾配つきのP
Nコレクタ・ベース接合を作る。この勾配つきのコレク
タ・ベース接合は、従来のエピキタシヤル方法によつて
作られるトランジスタのコレクタ・ベース接合よりも勾
配がかなり大きい。その結果、横方向のコレクタ・ベー
ス接合静電容量に望ましくない増加を生じ、これが装置
の動作速度を下げる傾向を持つ。エミツタ領域が一番上
にある標準型のトランジスタの場合について、非エピタ
キシヤル形のプレーナ形垂直バイポーラ形集積回路を製
造する場合の問題について説明したが、反転形トランジ
スタ即ちコレクタ領域が一番上にあつてエミツタが一番
下にあるトランジスタを用いた非エピタキシヤル形バイ
ポーラ形集積回路を製造する場合にも、よく似た一連の
問題がある。
の高エネルギ・イオン注入工程を実施する為には、かな
り厚い、大体厚さ3乃至4ミクロンのイオン阻止マスク
材料の層を使わなければ、シリコン基板のマスクされた
区域にイオンが侵入するのを防止することが出来ない。
例えば、2酸化シリコン・マスクを使う時、高エネルギ
・イオンの侵入を防止する為には、その厚さは4ミクロ
ン程度にしなければならない。この様に厚いマスクを使
うと、マスクの縁を明確に限定するのが非常に困難にな
る。即ち、マ5−くクの縁が勾配を持つ。マスクの縁が
この様に勾配を持つと、高エネルギ・イオンが、その程
度は特定の侵入点に於ける勾配つきの縁の厚さに関係す
るが、マスクの縁を通つて基板の中に侵入し、こうして
表面から基板の中に入り込む望ましくない勾配つきのP
Nコレクタ・ベース接合を作る。この勾配つきのコレク
タ・ベース接合は、従来のエピキタシヤル方法によつて
作られるトランジスタのコレクタ・ベース接合よりも勾
配がかなり大きい。その結果、横方向のコレクタ・ベー
ス接合静電容量に望ましくない増加を生じ、これが装置
の動作速度を下げる傾向を持つ。エミツタ領域が一番上
にある標準型のトランジスタの場合について、非エピタ
キシヤル形のプレーナ形垂直バイポーラ形集積回路を製
造する場合の問題について説明したが、反転形トランジ
スタ即ちコレクタ領域が一番上にあつてエミツタが一番
下にあるトランジスタを用いた非エピタキシヤル形バイ
ポーラ形集積回路を製造する場合にも、よく似た一連の
問題がある。
例えば、この様な反転型トランジスタを形成する為に非
エピタキシヤル方法を使う時、一番下にあるエミツタ領
域のドーピング・レベルを高くする点について、同様な
問題がある。更に、この発明の方法は、反転エミツタの
濃度が尖頭値を持つ部分とベース・エミツタ接合との間
にある。軽度にドープしたエミツタ部分の厚さを薄くす
る手段になる。これによつてこの部分に於ける望ましく
ない電荷の蓄積が最小限に抑えられる。従つて、この発
明の主な目的は、高性能の集積回路に要求される高速性
を持つ非エピタキシヤル形のプレーナ形垂直バイポーラ
形集積回路を形成するイオン注入を利用した方法を提供
することである。
エピタキシヤル方法を使う時、一番下にあるエミツタ領
域のドーピング・レベルを高くする点について、同様な
問題がある。更に、この発明の方法は、反転エミツタの
濃度が尖頭値を持つ部分とベース・エミツタ接合との間
にある。軽度にドープしたエミツタ部分の厚さを薄くす
る手段になる。これによつてこの部分に於ける望ましく
ない電荷の蓄積が最小限に抑えられる。従つて、この発
明の主な目的は、高性能の集積回路に要求される高速性
を持つ非エピタキシヤル形のプレーナ形垂直バイポーラ
形集積回路を形成するイオン注入を利用した方法を提供
することである。
この発明の別の目的は、真性コレクタ・ベース接合から
抵抗値の小さい通路を持つ、高度にドープみれた埋設コ
レクタ領域を持つ非エピタキシヤル形のプレーナ形垂直
バイポーラ形集積回路を形成するイオン注入を利用した
方法を提供することである。
抵抗値の小さい通路を持つ、高度にドープみれた埋設コ
レクタ領域を持つ非エピタキシヤル形のプレーナ形垂直
バイポーラ形集積回路を形成するイオン注入を利用した
方法を提供することである。
この発明の別の目的は、望ましくない横方向のコレクタ
・ベース間静電容量を最小限に抑えた非エピタキシヤル
形のプレーナ形垂直バイポーラ形集積回路を提供するこ
とである。
・ベース間静電容量を最小限に抑えた非エピタキシヤル
形のプレーナ形垂直バイポーラ形集積回路を提供するこ
とである。
この発明の上記並びにその他の目的は、以下説明する様
なプレーナ形垂直バイポーラ形集積回路を形成する方法
によつて達成される。
なプレーナ形垂直バイポーラ形集積回路を形成する方法
によつて達成される。
この方法では、最初に一方の導電型のシリコン基板の中
に、該基板の中に入り込んで前記一方の導電型のシリコ
ン基板の少なくとも1つの領域を横方向に収囲む基板表
面に達する2酸化シリコン領域を形成することを含む。
次に、前記基板表面に達する2酸化シリコン領域によつ
て限定され且つ横方向に完全に取囲まれた反対導電型の
第1の領域を形成するのに十分なエネルギ並びに線量で
、反対導電型不純物のイオン・ビームを前記囲まれたシ
リコン領域に送込み、そのエネルギ並びに線量は、反対
導電型不純物の濃度の尖頭値が、この第1の領域の表面
より下方の点に来る様に選ぶ。次に、表面から、濃度が
尖頭値になる点と表面との中間の点まで、この反対導電
型領域の中に入り込む前記一方の導電型の領域を形成し
、その後、表面から前記一方の導電型の領域の中に途中
迄入り込む前記反対導電型の第2の領域を形成する。
に、該基板の中に入り込んで前記一方の導電型のシリコ
ン基板の少なくとも1つの領域を横方向に収囲む基板表
面に達する2酸化シリコン領域を形成することを含む。
次に、前記基板表面に達する2酸化シリコン領域によつ
て限定され且つ横方向に完全に取囲まれた反対導電型の
第1の領域を形成するのに十分なエネルギ並びに線量で
、反対導電型不純物のイオン・ビームを前記囲まれたシ
リコン領域に送込み、そのエネルギ並びに線量は、反対
導電型不純物の濃度の尖頭値が、この第1の領域の表面
より下方の点に来る様に選ぶ。次に、表面から、濃度が
尖頭値になる点と表面との中間の点まで、この反対導電
型領域の中に入り込む前記一方の導電型の領域を形成し
、その後、表面から前記一方の導電型の領域の中に途中
迄入り込む前記反対導電型の第2の領域を形成する。
第1の領域を形成する為に使う反対導電型のイオン・ビ
ームは、少なくとも1MeVのエネルギ・レベルを持つ
高エネルギ・ビームであることが好ましく、濃度の尖頭
値が表面より少なくとも1ミクロン下方にあることが好
ましい。ビームのエネルギ並びに線量は、第1の領域に
於ける反対導電型不純物が、前記尖頭値の点とこの第1
の領域の基板との接合部との間よりも、前記尖頭値の点
と表面との間で一層緩やかな分布を持つ様に選ぶことが
望ましい。この発明の方法は、前記反対導電型の第1の
領域がコレクタとして作用する普通の垂直バイポーラ形
集積回路の製造にも、前記反対導電型の第1の領域が埋
設エミツタ領域として作用する様な、反転バイポーラ形
装置を持つ集積回路の製造にも使うことが出来る。
ームは、少なくとも1MeVのエネルギ・レベルを持つ
高エネルギ・ビームであることが好ましく、濃度の尖頭
値が表面より少なくとも1ミクロン下方にあることが好
ましい。ビームのエネルギ並びに線量は、第1の領域に
於ける反対導電型不純物が、前記尖頭値の点とこの第1
の領域の基板との接合部との間よりも、前記尖頭値の点
と表面との間で一層緩やかな分布を持つ様に選ぶことが
望ましい。この発明の方法は、前記反対導電型の第1の
領域がコレクタとして作用する普通の垂直バイポーラ形
集積回路の製造にも、前記反対導電型の第1の領域が埋
設エミツタ領域として作用する様な、反転バイポーラ形
装置を持つ集積回路の製造にも使うことが出来る。
第1A図について説明すると、P型であつて10オーム
・センチ程度の比抵抗を持つシリコン基板の中に基板表
面に達する2酸化シリコンの領域11が形成される。
・センチ程度の比抵抗を持つシリコン基板の中に基板表
面に達する2酸化シリコンの領域11が形成される。
基板表面に達する2酸化シリコン領域11は基板10の
中に約5ミクロン入り込む。基板表面に達する2酸化シ
リコン領域は、シリコン基板の中に埋設された2酸化シ
リコン領域を形成するいろいろの普通の方法のどれによ
つて形成してもよい。この領域は、シリコン基板を酸化
して2酸化シリコンを形成する方法によつて形成するの
が好ましい。基板表面に達する2酸化シリコン領域11
の側壁が出来るだけ垂直になるのが望ましいから、これ
らの領域はこういう垂直の側壁が得られる様な方法によ
つて形成するのが最も好ましい。その1つの方法は、シ
リコン基板の内、2酸化シリコン領域11に変換しよう
とする部分を最初に多孔質にし、その後多孔質のシリコ
ン部分を選択的に酸化して2酸化シリコンにするもので
ある。この方法が米国特許第3640806号及び同第
3919060号に記載されている。これらの米国特許
に記載される方法では、領域11に変換しようとするシ
リコン基板を最初にP+レベルまで著しくドープする為
、硼素の様な不純物を約2X1020原子/Cdの表面
濃度(CO)まで導入した後、前掲米国特許に記載され
る様に基板を陽極法によつて食刻し、P+領域を選択的
に多孔質シリコンに変換する。次に、多孔質シリコンが
選択的に酸化される様な条件の下で、多孔質シリコンを
2酸化シリコンに変換する。勿論、この代りに、基板表
面に達する2酸化シリコンを形成する任意の普通の方法
を用いてもよい。
中に約5ミクロン入り込む。基板表面に達する2酸化シ
リコン領域は、シリコン基板の中に埋設された2酸化シ
リコン領域を形成するいろいろの普通の方法のどれによ
つて形成してもよい。この領域は、シリコン基板を酸化
して2酸化シリコンを形成する方法によつて形成するの
が好ましい。基板表面に達する2酸化シリコン領域11
の側壁が出来るだけ垂直になるのが望ましいから、これ
らの領域はこういう垂直の側壁が得られる様な方法によ
つて形成するのが最も好ましい。その1つの方法は、シ
リコン基板の内、2酸化シリコン領域11に変換しよう
とする部分を最初に多孔質にし、その後多孔質のシリコ
ン部分を選択的に酸化して2酸化シリコンにするもので
ある。この方法が米国特許第3640806号及び同第
3919060号に記載されている。これらの米国特許
に記載される方法では、領域11に変換しようとするシ
リコン基板を最初にP+レベルまで著しくドープする為
、硼素の様な不純物を約2X1020原子/Cdの表面
濃度(CO)まで導入した後、前掲米国特許に記載され
る様に基板を陽極法によつて食刻し、P+領域を選択的
に多孔質シリコンに変換する。次に、多孔質シリコンが
選択的に酸化される様な条件の下で、多孔質シリコンを
2酸化シリコンに変換する。勿論、この代りに、基板表
面に達する2酸化シリコンを形成する任意の普通の方法
を用いてもよい。
例えば、米国特許第3858231号に記載される方法
の様に、基板の中に凹部を食刻し、次に、熱酸化により
この凹部内に2酸化シリコンを形成してもよい。又前掲
米国特許に記載される食刻及び熱酸化方法を用いて、略
垂直の壁を希望する場合、シリコン内に食刻される凹部
は、RCAReview誌、1970年6月号、第27
1頁乃至第275頁所載のA..StOllerの論文
″TheEtchingOfDeepVertical
WalledPatternsinSilicOnlに
記載される垂直壁食刻方法によつて形成することが出る
。スパツタリング食刻方法を使つて比較的幅の狭い、深
い溝をシリコン内に形成する反応性イオン食刻と、その
後、溝の中に2酸化シリコンを沈積する工程との粗合せ
によつても、基板表面に達する2酸化シリコン領域を形
成することが出来る。次に、第1B図に示す様に、基板
の表面に、2.5Meのエネルギ・レベル3×1015
CfIL−2の線量で、燐イオンの一面イオン注入をか
ける。このイオン注入は、例えばIBMJOurnal
OfResearchandDevelOment誌、
第15巻、第6号(1971年11月)所載のJ.E.
Ziegler他の論文6Experimenta1E
−ValuatiOnOfHighEnergyIOn
mplantatiOnGradientsfOrP一
0ssib1eFabricati0n0faTra一
NsistOrPedestalCOllectOr″
に記載されている様に、1Meより大きいエネルギ・レ
ベルで高エネルギのイオン注入を行なう標準的な手段を
用いて実施される。この高エネルギ・イオン注入は、前
掲Ziegler他の論文に記載されている様に、使う
加速器が高エネルギ・ビームを発生し得るものでなけれ
ばならないと共に、普通の様に質量分析の前に加速段を
実行することを別にすれば、例えば米国特許第3756
862号に記載される様に、普通のイオン注入装置を用
いて行なうことが出来る。
の様に、基板の中に凹部を食刻し、次に、熱酸化により
この凹部内に2酸化シリコンを形成してもよい。又前掲
米国特許に記載される食刻及び熱酸化方法を用いて、略
垂直の壁を希望する場合、シリコン内に食刻される凹部
は、RCAReview誌、1970年6月号、第27
1頁乃至第275頁所載のA..StOllerの論文
″TheEtchingOfDeepVertical
WalledPatternsinSilicOnlに
記載される垂直壁食刻方法によつて形成することが出る
。スパツタリング食刻方法を使つて比較的幅の狭い、深
い溝をシリコン内に形成する反応性イオン食刻と、その
後、溝の中に2酸化シリコンを沈積する工程との粗合せ
によつても、基板表面に達する2酸化シリコン領域を形
成することが出来る。次に、第1B図に示す様に、基板
の表面に、2.5Meのエネルギ・レベル3×1015
CfIL−2の線量で、燐イオンの一面イオン注入をか
ける。このイオン注入は、例えばIBMJOurnal
OfResearchandDevelOment誌、
第15巻、第6号(1971年11月)所載のJ.E.
Ziegler他の論文6Experimenta1E
−ValuatiOnOfHighEnergyIOn
mplantatiOnGradientsfOrP一
0ssib1eFabricati0n0faTra一
NsistOrPedestalCOllectOr″
に記載されている様に、1Meより大きいエネルギ・レ
ベルで高エネルギのイオン注入を行なう標準的な手段を
用いて実施される。この高エネルギ・イオン注入は、前
掲Ziegler他の論文に記載されている様に、使う
加速器が高エネルギ・ビームを発生し得るものでなけれ
ばならないと共に、普通の様に質量分析の前に加速段を
実行することを別にすれば、例えば米国特許第3756
862号に記載される様に、普通のイオン注入装置を用
いて行なうことが出来る。
このイオン注入工程により、N型領域12が生成する。
これは基板素面に達する2酸化シリコン領域11によつ
て横方向に限定され且つ囲まれており、この領域11が
接合13と共に領域12を電気的に隔離する。前述の条
件の下でイオン注入を実施する時、領域12は第2図の
グラフに示す様な不純物分布を持つ。領域12は、垂直
バイポーラ・トランジスタのコレクタ領域として作用す
るが、表面より下方約2ミクロンの所に、高度にドープ
されたN+型埋設領域14を持ち、これは第2図に示す
様に、少なくとも1018原子/d1好ましくはここで
述べた様に1020原子/dの濃度の尖頭値を有する。
更に、コレクタ領域12の表面に於ける反転の惧れを最
小限に抑える為、領域12bの不純物分布は、第2図に
示す様に、N型不純物の表面濃度(CO)が少なくとも
1015原子/C!71になることが望ましい。
これは基板素面に達する2酸化シリコン領域11によつ
て横方向に限定され且つ囲まれており、この領域11が
接合13と共に領域12を電気的に隔離する。前述の条
件の下でイオン注入を実施する時、領域12は第2図の
グラフに示す様な不純物分布を持つ。領域12は、垂直
バイポーラ・トランジスタのコレクタ領域として作用す
るが、表面より下方約2ミクロンの所に、高度にドープ
されたN+型埋設領域14を持ち、これは第2図に示す
様に、少なくとも1018原子/d1好ましくはここで
述べた様に1020原子/dの濃度の尖頭値を有する。
更に、コレクタ領域12の表面に於ける反転の惧れを最
小限に抑える為、領域12bの不純物分布は、第2図に
示す様に、N型不純物の表面濃度(CO)が少なくとも
1015原子/C!71になることが望ましい。
高エネルギで注入した不純物の分布は、ガウス分布の主
ピークと、ウエーハの表面まで伸びる指数関数型の尾部
とで構成される。この指数関数型尾部の濃度レベルは、
注入されるN型不純物の線量及びエネルギに関係する。
前に述べた様なエネルギ及び線量でイオン注入を実施す
る時、領域12の不純物分布の尾部15は、表面に近づ
いた時、COが少なくとも1015原子/dになる様な
値である。不純物分布のこの尾部で、分布の勾配は、表
面に近づくにつれてごくゆつくりとして来るこの発明の
注入で燐イオンに対して普通のボスフェン源を使う時、
ボスフェン・イオン源の調節により、指数関数型尾部を
修正することが出来る。
ピークと、ウエーハの表面まで伸びる指数関数型の尾部
とで構成される。この指数関数型尾部の濃度レベルは、
注入されるN型不純物の線量及びエネルギに関係する。
前に述べた様なエネルギ及び線量でイオン注入を実施す
る時、領域12の不純物分布の尾部15は、表面に近づ
いた時、COが少なくとも1015原子/dになる様な
値である。不純物分布のこの尾部で、分布の勾配は、表
面に近づくにつれてごくゆつくりとして来るこの発明の
注入で燐イオンに対して普通のボスフェン源を使う時、
ボスフェン・イオン源の調節により、指数関数型尾部を
修正することが出来る。
電荷1個の,量体(31P)Fのイオン源に於ける濃度
を増加することにより、加速電位の1/4に等しいエネ
ルギを持つ燐イオン(即ち4量体)並びに加速電位全部
に等しいエネルギを持つ燐イオン(即ち31P+)がシ
リコン・ウエーハに注入される。゛エネルギの小さい燐
イオンは、ガウス分布の主ピーク29の表面側の尾部1
5(第2図)を持上げる様な肩を生成する。これによつ
て基体表面に於ける燐不純物の濃度(CO)が増加する
。勿論、この様なエネルギの小さい4量体(31P)4
+が形成されるのは、イオン31P+種目を通し、32
(PH)+の様な他の種目を除く様に質量分析を行なつ
た時だけである。希望によつては、イオン注入装置の分
析磁石の調節によつてボスフェン源から利用し得る燐イ
オン種目32(PH)+のビームを発生し、こうして3
1P+種目並びにその低エネルギの4量体を取去ること
により、尾部15の肩が持上がるのをなくすことが出来
る。いずれにせよ、31P+種目を使う場合、尾部15
の肩の高さ又はC。
を増加することにより、加速電位の1/4に等しいエネ
ルギを持つ燐イオン(即ち4量体)並びに加速電位全部
に等しいエネルギを持つ燐イオン(即ち31P+)がシ
リコン・ウエーハに注入される。゛エネルギの小さい燐
イオンは、ガウス分布の主ピーク29の表面側の尾部1
5(第2図)を持上げる様な肩を生成する。これによつ
て基体表面に於ける燐不純物の濃度(CO)が増加する
。勿論、この様なエネルギの小さい4量体(31P)4
+が形成されるのは、イオン31P+種目を通し、32
(PH)+の様な他の種目を除く様に質量分析を行なつ
た時だけである。希望によつては、イオン注入装置の分
析磁石の調節によつてボスフェン源から利用し得る燐イ
オン種目32(PH)+のビームを発生し、こうして3
1P+種目並びにその低エネルギの4量体を取去ること
により、尾部15の肩が持上がるのをなくすことが出来
る。いずれにせよ、31P+種目を使う場合、尾部15
の肩の高さ又はC。
は、4量体を形成する傾向を変える様に源を制御するこ
とにより、例えば源に対する圧力を増加して4量体の形
成に有利に作用させることにより、制御することが出来
る。N型領域12に対して第2図に示した分布は、10
00℃程度の温度で60分間普通の焼なましサイクルを
行なつた後の分布を表わす。この焼なましサイクルは、
最後の領域であるエミツタが形成された後に行なわれる
。更に、コレクタ領域12は、基板に直接的に注入する
ことにより、又は第1B図に示す様に、厚さ約1000
人の2酸化シリコンの様な絶縁材料の薄層を介して注入
することによつても、形成することが出来る。
とにより、例えば源に対する圧力を増加して4量体の形
成に有利に作用させることにより、制御することが出来
る。N型領域12に対して第2図に示した分布は、10
00℃程度の温度で60分間普通の焼なましサイクルを
行なつた後の分布を表わす。この焼なましサイクルは、
最後の領域であるエミツタが形成された後に行なわれる
。更に、コレクタ領域12は、基板に直接的に注入する
ことにより、又は第1B図に示す様に、厚さ約1000
人の2酸化シリコンの様な絶縁材料の薄層を介して注入
することによつても、形成することが出来る。
この層はスパツタリング沈積、化学蒸気沈積又は好まし
くは、熱酸化の様な任意の普通の方法によつて形成する
ことが出来る。今説明している例では、表面より約2ミ
クロン下方にピークを持つ不純物分布を有するN型領域
が得られる様な条件を考えているが、この発明の方法は
、いろいろな分布を持つ注入領域を作る為に使うことが
出来、表面から1ミクロン又はそれ以上の距離の所に濃
度の尖頭値を持つ様な不純物分布を持つ領域を作る為に
有利に使うことが出来る。例えば、普通の燐源から10
15(V7!−2程度の線量にして、1000℃に於け
る30分間の焼なましサイクルを用いる時、1Meのエ
ネルギ・レベルで、表面から約1ミクロンの距離の所に
1019原子/dの濃度の尖頭値を持つ不純物分布が得
られ、3MeVのエネルギ・レベルにすると、表面から
約2.4ミクロンの所にピークを持つ不純物分布が得ら
れる。いずれの場合も、イオン注入は2酸化シリコンの
薄いスクリーン(1000八)を介して行なうことが出
来、このスクリーンは、注入工程の前に、基体の表面を
普通の熱酸化にかけることによつて作ることが出来る。
コレクタ領域12が形成された後、米国特許第3539
876号に記載されている様な普通の集積回路製造方法
により、ベース、エミツタ、標準抵抗及び接点領域を形
成することによつて、垂直バイポーラ形集積回路を完成
することが出来る。
くは、熱酸化の様な任意の普通の方法によつて形成する
ことが出来る。今説明している例では、表面より約2ミ
クロン下方にピークを持つ不純物分布を有するN型領域
が得られる様な条件を考えているが、この発明の方法は
、いろいろな分布を持つ注入領域を作る為に使うことが
出来、表面から1ミクロン又はそれ以上の距離の所に濃
度の尖頭値を持つ様な不純物分布を持つ領域を作る為に
有利に使うことが出来る。例えば、普通の燐源から10
15(V7!−2程度の線量にして、1000℃に於け
る30分間の焼なましサイクルを用いる時、1Meのエ
ネルギ・レベルで、表面から約1ミクロンの距離の所に
1019原子/dの濃度の尖頭値を持つ不純物分布が得
られ、3MeVのエネルギ・レベルにすると、表面から
約2.4ミクロンの所にピークを持つ不純物分布が得ら
れる。いずれの場合も、イオン注入は2酸化シリコンの
薄いスクリーン(1000八)を介して行なうことが出
来、このスクリーンは、注入工程の前に、基体の表面を
普通の熱酸化にかけることによつて作ることが出来る。
コレクタ領域12が形成された後、米国特許第3539
876号に記載されている様な普通の集積回路製造方法
により、ベース、エミツタ、標準抵抗及び接点領域を形
成することによつて、垂直バイポーラ形集積回路を完成
することが出来る。
更に、米国特許第3539876号に記載される方法に
従つて、普通の絶縁層、金属接点及び回路の相互接続用
の冶金部分を設けることが出来る。エミツタ、ベース及
び抵抗領域を形成する為に米国特許第3539876号
に記載される拡散方法を使う代りに、これらの領域を形
成する為に普通のイオン注入方法を用いてもよい。普通
、こういう方法は前述の高エネルギ方法ではなく、低乃
至中位のエネルギのイオン注入であり、これは米国特許
第3756862号に記載される様な普通の装置を用い
て実施することが出来る。そのいずれによるにせよ、第
1C図乃至第1E図について説明する便宜上、イオン注
入法によつてエミツタ及びベース領域を形成する方法に
ついて説明する。
従つて、普通の絶縁層、金属接点及び回路の相互接続用
の冶金部分を設けることが出来る。エミツタ、ベース及
び抵抗領域を形成する為に米国特許第3539876号
に記載される拡散方法を使う代りに、これらの領域を形
成する為に普通のイオン注入方法を用いてもよい。普通
、こういう方法は前述の高エネルギ方法ではなく、低乃
至中位のエネルギのイオン注入であり、これは米国特許
第3756862号に記載される様な普通の装置を用い
て実施することが出来る。そのいずれによるにせよ、第
1C図乃至第1E図について説明する便宜上、イオン注
入法によつてエミツタ及びベース領域を形成する方法に
ついて説明する。
第1C図について説明すると、普通の方法を使うと、2
酸化シリコン層16はそのままである。次に、イオン汗
入阻止マスク17を形成する。このマスクは、米国特許
第3920483号に記載される方法に従つて形成され
たホトレジスト形の阻止マスクにするのが便利である。
このホトレジスト・マスクは1.5ミクロン程度の厚さ
を持つことが好ましい。ホトレジスト・マスク17がイ
オン注入すべきベース領域の一方の縁を限定し、他方の
縁は基板表面に達する2酸化シリコン領域11と接し且
つそれによつて限定されている。ベース領域として役立
つP型領域18が、米国特許第3756862号に記載
される様な普通の装置を用いて、室温で硼素源からイオ
ン注入される。これは50KeV及び1×1014イオ
ン/CTil(7)線量の後、150KeV及び3X1
013イオン/Cdの線量の2段階に分けて行なうこと
が好ましい。P型領域18は、エミツタを形成した後の
最終的な焼なましサイクルの後、第2図のグラフに示す
様な不純物濃度分布を持つ。次に、第1D図について説
明すると、普通の写真製版食刻方法を用い、2酸化シリ
コン層16の中に夫々エミツタ、ベース及びコレクタ接
点用の孔19,20,21をあけ、その後ベース接点用
の孔20をホトレジスト層22の様なイオン注入阻止材
料でマスクする。
酸化シリコン層16はそのままである。次に、イオン汗
入阻止マスク17を形成する。このマスクは、米国特許
第3920483号に記載される方法に従つて形成され
たホトレジスト形の阻止マスクにするのが便利である。
このホトレジスト・マスクは1.5ミクロン程度の厚さ
を持つことが好ましい。ホトレジスト・マスク17がイ
オン注入すべきベース領域の一方の縁を限定し、他方の
縁は基板表面に達する2酸化シリコン領域11と接し且
つそれによつて限定されている。ベース領域として役立
つP型領域18が、米国特許第3756862号に記載
される様な普通の装置を用いて、室温で硼素源からイオ
ン注入される。これは50KeV及び1×1014イオ
ン/CTil(7)線量の後、150KeV及び3X1
013イオン/Cdの線量の2段階に分けて行なうこと
が好ましい。P型領域18は、エミツタを形成した後の
最終的な焼なましサイクルの後、第2図のグラフに示す
様な不純物濃度分布を持つ。次に、第1D図について説
明すると、普通の写真製版食刻方法を用い、2酸化シリ
コン層16の中に夫々エミツタ、ベース及びコレクタ接
点用の孔19,20,21をあけ、その後ベース接点用
の孔20をホトレジスト層22の様なイオン注入阻止材
料でマスクする。
ホトレジスト層22は前述の様に形成することが出来る
。次に、40Keのエネルギ・レベル並びに砒素イオン
の1×1016イオン/CTilの線量で、非常に低レ
ベルのイオン注入を実施して、エミツタ領域23及びコ
レクタ接点領域24を形成する。コレクタ接点領域を今
説明した様に形成することが出来るが、抵抗値の小さい
埋設コレクタ領域14までの普通の完全な貫通部として
コレクタ接点領域24を形成するのが望ましいことがあ
る。これは、砒素のこの注入の前に、接点領域24に予
備的な注入を行なうことによつて達成し得る。この予備
的な注入は、ベース領域18を形成する前又は後に好便
に実施することが出来る。この注入は、砒素よりも拡散
速度が大きい燐の様なN型材料によることが好ましい。
例えば、150Keのエネルギ・レベル及び5×101
5CT!L−2の線量で普通のイオン注入を行なうこと
が出来る。このエネルギ・レベルは2酸化シリコン層1
6を透過するには不十分である。ホトレジスト層22を
取外し、1000℃の温度でこの構造を約60分間焼な
ましサイクルにかけると、その後エミツタ領域213は
第2図に示す不純物分布を有する。最後に、米国特許第
3539876号に記載される普通の集積回路製造方法
を用いて、夫々エミツタ、ベース及びコレクタ領域に接
続された金属のエミツタ接点25、ベース接点26及び
コレクタ接点27を形成する。
。次に、40Keのエネルギ・レベル並びに砒素イオン
の1×1016イオン/CTilの線量で、非常に低レ
ベルのイオン注入を実施して、エミツタ領域23及びコ
レクタ接点領域24を形成する。コレクタ接点領域を今
説明した様に形成することが出来るが、抵抗値の小さい
埋設コレクタ領域14までの普通の完全な貫通部として
コレクタ接点領域24を形成するのが望ましいことがあ
る。これは、砒素のこの注入の前に、接点領域24に予
備的な注入を行なうことによつて達成し得る。この予備
的な注入は、ベース領域18を形成する前又は後に好便
に実施することが出来る。この注入は、砒素よりも拡散
速度が大きい燐の様なN型材料によることが好ましい。
例えば、150Keのエネルギ・レベル及び5×101
5CT!L−2の線量で普通のイオン注入を行なうこと
が出来る。このエネルギ・レベルは2酸化シリコン層1
6を透過するには不十分である。ホトレジスト層22を
取外し、1000℃の温度でこの構造を約60分間焼な
ましサイクルにかけると、その後エミツタ領域213は
第2図に示す不純物分布を有する。最後に、米国特許第
3539876号に記載される普通の集積回路製造方法
を用いて、夫々エミツタ、ベース及びコレクタ領域に接
続された金属のエミツタ接点25、ベース接点26及び
コレクタ接点27を形成する。
接点25,26,27が、集積回路内の装置を相互接続
する、層16上に形成されたメタライズ・パターン(図
に示してない)に接続され、その一部を形成する。こう
して得られた最終的な構造が第1E図に示されており、
第2図に拡大図で示されている。NPN形垂直トランジ
スタの場合について特定の例を説明したが、上に述べた
様にしてPNP形トランジスタ及び相補形バイポーラ・
トランジスタも形成することが出来ることは云う迄もな
い。
する、層16上に形成されたメタライズ・パターン(図
に示してない)に接続され、その一部を形成する。こう
して得られた最終的な構造が第1E図に示されており、
第2図に拡大図で示されている。NPN形垂直トランジ
スタの場合について特定の例を説明したが、上に述べた
様にしてPNP形トランジスタ及び相補形バイポーラ・
トランジスタも形成することが出来ることは云う迄もな
い。
この様なPNP形トランジスタでは、硼素の様なP型不
純物を使つて、濃度の高い埋設部分を持つ領域を形成す
る。燐よりも拡散速度が大きい硼素の様な不純物を使つ
て濃度の高い埋設領域を形成する時、500KeV程度
の一層小さい注入エネルギを使つて、表面より少なくと
も1ミクロン下方の濃度の尖頭値を持つ埋設領域を形成
することが出来る。更にこの発明の方法は、領域12の
様な一番下の領域がエミツタ領域として作用し、領域2
3の様な一番上の領域がコレクタ領域として作用する反
転形トランジスタの製造にも使うことが出来る。普通の
形式でも反転形式でも、この発明に従つて製造されたト
ランジスタの動作中、適当な電圧レベルを接点領域25
,26,27に印加して、トランジスタを選ばれた様式
で動作させることが出来る。
純物を使つて、濃度の高い埋設部分を持つ領域を形成す
る。燐よりも拡散速度が大きい硼素の様な不純物を使つ
て濃度の高い埋設領域を形成する時、500KeV程度
の一層小さい注入エネルギを使つて、表面より少なくと
も1ミクロン下方の濃度の尖頭値を持つ埋設領域を形成
することが出来る。更にこの発明の方法は、領域12の
様な一番下の領域がエミツタ領域として作用し、領域2
3の様な一番上の領域がコレクタ領域として作用する反
転形トランジスタの製造にも使うことが出来る。普通の
形式でも反転形式でも、この発明に従つて製造されたト
ランジスタの動作中、適当な電圧レベルを接点領域25
,26,27に印加して、トランジスタを選ばれた様式
で動作させることが出来る。
第1A図乃至第1E図は集積回路の一部分の拡大部分断
面図で、この発明に従つて垂直バイポーラ・トランジス
タを形成する際の工程を示す。 第2図はこの発明に従つて形成された、第1E図に示す
様なバイポーラ形垂直トランジスタの拡大断面図である
と共に、断面図に示した最初のN型領域、中間のP型領
域及び2番目のN型領域を形成する不純物の深さに対す
る分布、即ち濃度の変化を示すグラフである。10・・
・・・・シリコン基板、11・・・・・・基板表面に達
する2酸化シリコン領域、12・・・・・・N型領域、
18・・・・・・P型領域、23・・・・・・N型領域
。
面図で、この発明に従つて垂直バイポーラ・トランジス
タを形成する際の工程を示す。 第2図はこの発明に従つて形成された、第1E図に示す
様なバイポーラ形垂直トランジスタの拡大断面図である
と共に、断面図に示した最初のN型領域、中間のP型領
域及び2番目のN型領域を形成する不純物の深さに対す
る分布、即ち濃度の変化を示すグラフである。10・・
・・・・シリコン基板、11・・・・・・基板表面に達
する2酸化シリコン領域、12・・・・・・N型領域、
18・・・・・・P型領域、23・・・・・・N型領域
。
Claims (1)
- 1 一導電型のシリコン基板の中に入り込んでおり且つ
前記一導電型のシリコン基板の少なくとも1つの領域を
横方向に囲んでいる、基板表面に達する2酸化シリコン
領域を前記一導電型のシリコン基板中に形成し、前記基
体表面に達する2酸化シリコン領域によつて限定され且
つ横方向に完全に囲まれた反対導電型の第1の領域を形
成するのに十分なエネルギ及び線量で、前記第1の領域
の表面より下方に濃度の尖頭値をもつよう前記反対導電
型不純物のイオン・ビームを前記囲まれたシリコン領域
に送り込み、前記表面から前記尖頭値と前記表面との間
の点まで、前記反対導電型の領域内に入り込む前記一導
電型の第2の領域を形成し、前記表面から前記一導電型
の前記第2の領域の中に途中まで入り込む前記反対導電
型の第3の領域を形成することを含む集積回路の形成方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US000000783245 | 1977-03-31 | ||
| US05/783,245 US4111720A (en) | 1977-03-31 | 1977-03-31 | Method for forming a non-epitaxial bipolar integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53122387A JPS53122387A (en) | 1978-10-25 |
| JPS5919473B2 true JPS5919473B2 (ja) | 1984-05-07 |
Family
ID=25128629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53010607A Expired JPS5919473B2 (ja) | 1977-03-31 | 1978-02-03 | 集積回路の形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4111720A (ja) |
| JP (1) | JPS5919473B2 (ja) |
| DE (1) | DE2812740A1 (ja) |
| FR (1) | FR2386137A1 (ja) |
| GB (1) | GB1548128A (ja) |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7709363A (nl) * | 1977-08-25 | 1979-02-27 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleider- inrichting en halfgeleiderinrichting vervaardigd onder toepassing van een dergelijke werkwijze. |
| US4316319A (en) * | 1977-10-25 | 1982-02-23 | International Business Machines Corporation | Method for making a high sheet resistance structure for high density integrated circuits |
| US4190466A (en) * | 1977-12-22 | 1980-02-26 | International Business Machines Corporation | Method for making a bipolar transistor structure utilizing self-passivating diffusion sources |
| US4140558A (en) * | 1978-03-02 | 1979-02-20 | Bell Telephone Laboratories, Incorporated | Isolation of integrated circuits utilizing selective etching and diffusion |
| US4278475A (en) * | 1979-01-04 | 1981-07-14 | Westinghouse Electric Corp. | Forming of contoured irradiated regions in materials such as semiconductor bodies by nuclear radiation |
| US4412376A (en) * | 1979-03-30 | 1983-11-01 | Ibm Corporation | Fabrication method for vertical PNP structure with Schottky barrier diode emitter utilizing ion implantation |
| US4278476A (en) * | 1979-12-05 | 1981-07-14 | Westinghouse Electric Corp. | Method of making ion implanted reverse-conducting thyristor |
| US4369072A (en) * | 1981-01-22 | 1983-01-18 | International Business Machines Corp. | Method for forming IGFET devices having improved drain voltage characteristics |
| US4374011A (en) * | 1981-05-08 | 1983-02-15 | Fairchild Camera & Instrument Corp. | Process for fabricating non-encroaching planar insulating regions in integrated circuit structures |
| US4379727A (en) * | 1981-07-08 | 1983-04-12 | International Business Machines Corporation | Method of laser annealing of subsurface ion implanted regions |
| DE3174397D1 (en) * | 1981-08-08 | 1986-05-22 | Itt Ind Gmbh Deutsche | Method of producing a monolithic integrated solid-state circuit with at a least one bipolar planar transistor |
| US4472873A (en) * | 1981-10-22 | 1984-09-25 | Fairchild Camera And Instrument Corporation | Method for forming submicron bipolar transistors without epitaxial growth and the resulting structure |
| JPS58154265A (ja) * | 1982-03-10 | 1983-09-13 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4694566A (en) * | 1982-04-12 | 1987-09-22 | Signetics Corporation | Method for manufacturing programmable read-only memory containing cells formed with opposing diodes |
| US4567644A (en) * | 1982-12-20 | 1986-02-04 | Signetics Corporation | Method of making triple diffused ISL structure |
| US4566176A (en) * | 1984-05-23 | 1986-01-28 | U.S. Philips Corporation | Method of manufacturing transistors |
| JPH0793282B2 (ja) * | 1985-04-15 | 1995-10-09 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US4902633A (en) * | 1988-05-09 | 1990-02-20 | Motorola, Inc. | Process for making a bipolar integrated circuit |
| US5034337A (en) * | 1989-02-10 | 1991-07-23 | Texas Instruments Incorporated | Method of making an integrated circuit that combines multi-epitaxial power transistors with logic/analog devices |
| US5061652A (en) * | 1990-01-23 | 1991-10-29 | International Business Machines Corporation | Method of manufacturing a semiconductor device structure employing a multi-level epitaxial structure |
| US4997775A (en) * | 1990-02-26 | 1991-03-05 | Cook Robert K | Method for forming a complementary bipolar transistor structure including a self-aligned vertical PNP transistor |
| US5877897A (en) | 1993-02-26 | 1999-03-02 | Donnelly Corporation | Automatic rearview mirror, vehicle lighting control and vehicle interior monitoring system using a photosensor array |
| US6822563B2 (en) | 1997-09-22 | 2004-11-23 | Donnelly Corporation | Vehicle imaging system with accessory control |
| US5670935A (en) | 1993-02-26 | 1997-09-23 | Donnelly Corporation | Rearview vision system for vehicle including panoramic view |
| US7339149B1 (en) | 1993-02-26 | 2008-03-04 | Donnelly Corporation | Vehicle headlight control using imaging sensor |
| US5648666A (en) * | 1994-04-13 | 1997-07-15 | Trw Inc. | Double-epitaxy heterojunction bipolar transistors for high speed performance |
| DE19701189B4 (de) * | 1996-01-18 | 2005-06-30 | International Rectifier Corp., El Segundo | Halbleiterbauteil |
| US7655894B2 (en) | 1996-03-25 | 2010-02-02 | Donnelly Corporation | Vehicular image sensing system |
| US6232166B1 (en) * | 1998-11-06 | 2001-05-15 | Advanced Micro Devices, Inc. | CMOS processing employing zero degree halo implant for P-channel transistor |
| US6096604A (en) * | 1999-08-04 | 2000-08-01 | Chartered Semiconductor Manufacturing Ltd | Production of reversed flash memory device |
| JP4709973B2 (ja) * | 2001-09-27 | 2011-06-29 | 日本発條株式会社 | 吸・排水体 |
| US7526103B2 (en) | 2004-04-15 | 2009-04-28 | Donnelly Corporation | Imaging system for vehicle |
| US7881496B2 (en) | 2004-09-30 | 2011-02-01 | Donnelly Corporation | Vision system for vehicle |
| US7419892B2 (en) * | 2005-12-13 | 2008-09-02 | Cree, Inc. | Semiconductor devices including implanted regions and protective layers and methods of forming the same |
| WO2008024639A2 (en) | 2006-08-11 | 2008-02-28 | Donnelly Corporation | Automatic headlamp control system |
| EP3624086B1 (en) | 2007-01-25 | 2025-07-09 | Magna Electronics Inc. | Radar sensing system for vehicle |
| US7914187B2 (en) | 2007-07-12 | 2011-03-29 | Magna Electronics Inc. | Automatic lighting system with adaptive alignment function |
| US8017898B2 (en) | 2007-08-17 | 2011-09-13 | Magna Electronics Inc. | Vehicular imaging system in an automatic headlamp control system |
| WO2009036176A1 (en) | 2007-09-11 | 2009-03-19 | Magna Electronics | Imaging system for vehicle |
| US8446470B2 (en) | 2007-10-04 | 2013-05-21 | Magna Electronics, Inc. | Combined RGB and IR imaging sensor |
| JP2009272453A (ja) * | 2008-05-08 | 2009-11-19 | Sanyo Electric Co Ltd | トランジスタ、半導体装置及びその製造方法 |
| US20100020170A1 (en) | 2008-07-24 | 2010-01-28 | Higgins-Luthman Michael J | Vehicle Imaging System |
| US9126525B2 (en) | 2009-02-27 | 2015-09-08 | Magna Electronics Inc. | Alert system for vehicle |
| US8874317B2 (en) | 2009-07-27 | 2014-10-28 | Magna Electronics Inc. | Parking assist system |
| US8890955B2 (en) | 2010-02-10 | 2014-11-18 | Magna Mirrors Of America, Inc. | Adaptable wireless vehicle vision system based on wireless communication error |
| US9117123B2 (en) | 2010-07-05 | 2015-08-25 | Magna Electronics Inc. | Vehicular rear view camera display system with lifecheck function |
| JP5621621B2 (ja) * | 2011-01-24 | 2014-11-12 | 三菱電機株式会社 | 半導体装置と半導体装置の製造方法 |
| US10875403B2 (en) | 2015-10-27 | 2020-12-29 | Magna Electronics Inc. | Vehicle vision system with enhanced night vision |
| US10132971B2 (en) | 2016-03-04 | 2018-11-20 | Magna Electronics Inc. | Vehicle camera with multiple spectral filters |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL302630A (ja) * | 1963-01-18 | 1900-01-01 | ||
| US3585714A (en) * | 1965-09-28 | 1971-06-22 | Chou H Li | Method for making solid-state devices |
| FR1064185A (fr) * | 1967-05-23 | 1954-05-11 | Philips Nv | Procédé de fabrication d'un système d'électrodes |
| US3655457A (en) * | 1968-08-06 | 1972-04-11 | Ibm | Method of making or modifying a pn-junction by ion implantation |
| US3558366A (en) * | 1968-09-17 | 1971-01-26 | Bell Telephone Labor Inc | Metal shielding for ion implanted semiconductor device |
| JPS4919030B1 (ja) * | 1969-01-29 | 1974-05-14 | ||
| US3640806A (en) * | 1970-01-05 | 1972-02-08 | Nippon Telegraph & Telephone | Semiconductor device and method of producing the same |
| JPS4951879A (ja) * | 1972-09-20 | 1974-05-20 | ||
| FR2239768A1 (en) * | 1973-07-31 | 1975-02-28 | Lignes Telegraph Telephon | Improved bipolar planar transistor structure - has a well defined collector region |
| FR2257998B1 (ja) * | 1974-01-10 | 1976-11-26 | Commissariat Energie Atomique | |
| US3904450A (en) * | 1974-04-26 | 1975-09-09 | Bell Telephone Labor Inc | Method of fabricating injection logic integrated circuits using oxide isolation |
| US3919060A (en) * | 1974-06-14 | 1975-11-11 | Ibm | Method of fabricating semiconductor device embodying dielectric isolation |
| DE2449768A1 (de) * | 1974-10-19 | 1976-04-22 | Itt Ind Gmbh Deutsche | Verfahren zum herstellen einer monolithisch integrierten schaltung |
| US3961353A (en) * | 1974-10-21 | 1976-06-01 | International Business Machines Corporation | High power semiconductor device |
| US3920483A (en) * | 1974-11-25 | 1975-11-18 | Ibm | Method of ion implantation through a photoresist mask |
| DE2507613C3 (de) * | 1975-02-21 | 1979-07-05 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Herstellung eines invers betriebenen Transistors |
| US3972754A (en) * | 1975-05-30 | 1976-08-03 | Ibm Corporation | Method for forming dielectric isolation in integrated circuits |
| DE2529598C3 (de) * | 1975-07-02 | 1978-05-24 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung mit bipolaren Transistoren |
-
1977
- 1977-03-31 US US05/783,245 patent/US4111720A/en not_active Expired - Lifetime
-
1978
- 1978-02-03 JP JP53010607A patent/JPS5919473B2/ja not_active Expired
- 1978-02-17 GB GB6377/78A patent/GB1548128A/en not_active Expired
- 1978-02-23 FR FR7805794A patent/FR2386137A1/fr active Granted
- 1978-03-23 DE DE19782812740 patent/DE2812740A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| FR2386137B1 (ja) | 1980-09-05 |
| GB1548128A (en) | 1979-07-04 |
| JPS53122387A (en) | 1978-10-25 |
| FR2386137A1 (fr) | 1978-10-27 |
| US4111720A (en) | 1978-09-05 |
| DE2812740A1 (de) | 1978-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5919473B2 (ja) | 集積回路の形成方法 | |
| CA1273128A (en) | Process for manufacturing semiconductor bicmos devices | |
| US4066473A (en) | Method of fabricating high-gain transistors | |
| US5109262A (en) | Bipolar transistor with reduced collector resistance | |
| US4994400A (en) | Method of fabricating a semiconductor device using a tri-layer structure and conductive sidewalls | |
| US3775192A (en) | Method of manufacturing semi-conductor devices | |
| US4418469A (en) | Method of simultaneously forming buried resistors and bipolar transistors by ion implantation | |
| JP2543948B2 (ja) | 半導体装置の製造方法 | |
| JPH0454388B2 (ja) | ||
| EP0144823A2 (en) | Method of fabricating a lateral PNP transistor | |
| JPH0361337B2 (ja) | ||
| JPH05326542A (ja) | 半導体装置及びその製造方法 | |
| US5023193A (en) | Method for simultaneously fabricating bipolar and complementary field effect transistors using a minimal number of masks | |
| EP0519592B1 (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
| EP0386798A2 (en) | A method for forming a channel stopper in a semiconductor structure | |
| US5141881A (en) | Method for manufacturing a semiconductor integrated circuit | |
| JP2651915B2 (ja) | 二重注入ドーピング方法およびこれを用いた半導体装置の製造方法 | |
| JPH0541385A (ja) | 半導体装置とその製造方法 | |
| JPH0226032A (ja) | 半導体装置の製造方法 | |
| US5023195A (en) | Method for manufacturing a semiconductor integrated circuit including a bipolar transistor | |
| US5106769A (en) | Process for manufacturing bi-cmos type semiconductor integrated circuit | |
| KR930004720B1 (ko) | 반도체장치 및 그 제조방법 | |
| Michel et al. | Semiconductor integrated circuits | |
| JPH05226351A (ja) | 半導体装置の製造方法 | |
| JPH01302860A (ja) | バイポーラトランジスタの製造方法 |