JPS5920144B2 - 診断制御方式 - Google Patents
診断制御方式Info
- Publication number
- JPS5920144B2 JPS5920144B2 JP52077385A JP7738577A JPS5920144B2 JP S5920144 B2 JPS5920144 B2 JP S5920144B2 JP 52077385 A JP52077385 A JP 52077385A JP 7738577 A JP7738577 A JP 7738577A JP S5920144 B2 JPS5920144 B2 JP S5920144B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- diagnostic
- control command
- circuit
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は、診断制御方式特に1元的な制御指令のもとに
制御指令起動μp制御方式装置における制御メモリとμ
p実行制御回路との正常性を確認する診断回路を簡単か
つ容易に実現し、自動診断を可能とする診断制御方式に
関するものでぁる。
制御指令起動μp制御方式装置における制御メモリとμ
p実行制御回路との正常性を確認する診断回路を簡単か
つ容易に実現し、自動診断を可能とする診断制御方式に
関するものでぁる。
従来、マイクロプログラム制御方式で動作するデータ処
理装置を組込んだ例えばデータ・チャネル装置の場合、
外部からの制御指令によつて制御指令がセットされる制
御指令レジスタをそなえ、外部から上記制御指令をセッ
トすることによつて上記データ・チャネル装置が起動さ
れる。該データ・チャネル装置の如き制御指令起動マイ
クロプログラム(以下μpと略す)制御方式装置におい
ては、従来診断のためにもうける回路構成はいわば付随
的なものと考えられてきた。このため、診断のための診
断制御指令はキー入力などの手動動作によつて入力され
るように構成されている。したがつて、上記の如き制御
指令起動マイクロプログラム制御方式装置における蒲l
御メモリとμp実用制御回路との正常性を確認するには
、外部からの一般制御指令の指令伝達路とは独立に診断
のための診断制御指令の指令伝達路をもつことになり、
いわば2元的な制御指令のもとに診断を行つてきた。特
に診断のための診断制御指令は手動動作によつて設定さ
れるため、自動診断を不可能とする欠点があつた。また
指令伝達路が一般制御指令と診断制御指令とで別々に構
成されていたので、それぞれの指令伝達路の正常性が保
証できない欠点があつた。即ち、診断制御指令が正しく
セットされたか否かを保証する手段がなく、いわば正し
くセツトされたものと考えて診断を行なつていた。第1
図は従来の制御指令起動マイクロプログラム制御方式装
置の1例であつて、10は一般制御指令レジスタ、11
はμp実わ庸u御回路、12はμpアドレスレジスタ、
13は制御メモリ、14はμpアドレス歩進回路、15
は診断制御指令レジスタ、16は診断制御情報レジスタ
、17はμpアドレス照合回路である。
理装置を組込んだ例えばデータ・チャネル装置の場合、
外部からの制御指令によつて制御指令がセットされる制
御指令レジスタをそなえ、外部から上記制御指令をセッ
トすることによつて上記データ・チャネル装置が起動さ
れる。該データ・チャネル装置の如き制御指令起動マイ
クロプログラム(以下μpと略す)制御方式装置におい
ては、従来診断のためにもうける回路構成はいわば付随
的なものと考えられてきた。このため、診断のための診
断制御指令はキー入力などの手動動作によつて入力され
るように構成されている。したがつて、上記の如き制御
指令起動マイクロプログラム制御方式装置における蒲l
御メモリとμp実用制御回路との正常性を確認するには
、外部からの一般制御指令の指令伝達路とは独立に診断
のための診断制御指令の指令伝達路をもつことになり、
いわば2元的な制御指令のもとに診断を行つてきた。特
に診断のための診断制御指令は手動動作によつて設定さ
れるため、自動診断を不可能とする欠点があつた。また
指令伝達路が一般制御指令と診断制御指令とで別々に構
成されていたので、それぞれの指令伝達路の正常性が保
証できない欠点があつた。即ち、診断制御指令が正しく
セットされたか否かを保証する手段がなく、いわば正し
くセツトされたものと考えて診断を行なつていた。第1
図は従来の制御指令起動マイクロプログラム制御方式装
置の1例であつて、10は一般制御指令レジスタ、11
はμp実わ庸u御回路、12はμpアドレスレジスタ、
13は制御メモリ、14はμpアドレス歩進回路、15
は診断制御指令レジスタ、16は診断制御情報レジスタ
、17はμpアドレス照合回路である。
以下任意の制御指令による一連の制御動作に対応するμ
pアドレス履歴をそのμpアドレスを逐次実行・停止さ
せるようにして追うことにより、制御メモリとμp実行
制御回路との正常性を確認する場合を例に挙げて説明す
る。
pアドレス履歴をそのμpアドレスを逐次実行・停止さ
せるようにして追うことにより、制御メモリとμp実行
制御回路との正常性を確認する場合を例に挙げて説明す
る。
すなわち、ライン106を通して手動により任意の或る
μpアドレスで実行停止させる診断制御指令が診断制御
指令レジスタ15に置数されると、その指令に基づき実
行停止を行なわせるべき実行停止μpアドレスがライン
107を通して診断制御情報レジスタ16に置数される
。
μpアドレスで実行停止させる診断制御指令が診断制御
指令レジスタ15に置数されると、その指令に基づき実
行停止を行なわせるべき実行停止μpアドレスがライン
107を通して診断制御情報レジスタ16に置数される
。
一方一般制御指令がライン101を通して例えば外部デ
ータ処理装置などから一般制御指令レジスタ10に置数
される。一般制御指令レジスタ10に置数された一般制
御指令はライン102を通してμp実行制御回路11が
起動される。μp実行制御回路11はμpアドレスレジ
スタ12、制御メモ1川3、μpアドレス歩進回路14
を制御してμpアドレスを歩進または更新しながら、一
連の制御動作に対応する制御動作情報を制御メモリ13
から逐次読出し、μp実行制御回路11内で実行される
。このときμpアドレス情報は制御メモリ13へ送出さ
れると同時にμpアドレス照合回路17へも送出される
。該μpアドレス情報が診断制御情報レジスタ16に置
数された実行停止μpアドレスと一致すると、μpアド
レス照合回路17はライン109を通してμp実行制御
回路11にμp実行停止を指示する。このようにして従
来、一連の制御動作に対応するμpアドレス履歴を、外
部からの通常の一般制御指令とは独立に手動動作にて診
断制御指令を発し逐次実行・停止させつつ追うことによ
り、制御メモリとμp実行制御回路との正常性を確認す
る診断を行つていた。このため多大な時間を要し、かつ
人手を要する欠点があつた。また上述の如く診断にあた
り特に診断制御指令レジスタ15や診断制御情報レジス
タ16が正常であることを前提とするため、障害を防止
する必要があることもあつて上記谷回路構成のハードコ
アはどうしても大きくならざるを得ない欠点があつた。
本発明は、これらの欠点を除去するため、外部からの制
御指令の1つに診断制御指令を設け、かつ制御指令レジ
スタを共用することにより、1元的な制御指令のもとに
簡単かつ容易な診断回路で自動診断を可能とすることを
目的としている。
ータ処理装置などから一般制御指令レジスタ10に置数
される。一般制御指令レジスタ10に置数された一般制
御指令はライン102を通してμp実行制御回路11が
起動される。μp実行制御回路11はμpアドレスレジ
スタ12、制御メモ1川3、μpアドレス歩進回路14
を制御してμpアドレスを歩進または更新しながら、一
連の制御動作に対応する制御動作情報を制御メモリ13
から逐次読出し、μp実行制御回路11内で実行される
。このときμpアドレス情報は制御メモリ13へ送出さ
れると同時にμpアドレス照合回路17へも送出される
。該μpアドレス情報が診断制御情報レジスタ16に置
数された実行停止μpアドレスと一致すると、μpアド
レス照合回路17はライン109を通してμp実行制御
回路11にμp実行停止を指示する。このようにして従
来、一連の制御動作に対応するμpアドレス履歴を、外
部からの通常の一般制御指令とは独立に手動動作にて診
断制御指令を発し逐次実行・停止させつつ追うことによ
り、制御メモリとμp実行制御回路との正常性を確認す
る診断を行つていた。このため多大な時間を要し、かつ
人手を要する欠点があつた。また上述の如く診断にあた
り特に診断制御指令レジスタ15や診断制御情報レジス
タ16が正常であることを前提とするため、障害を防止
する必要があることもあつて上記谷回路構成のハードコ
アはどうしても大きくならざるを得ない欠点があつた。
本発明は、これらの欠点を除去するため、外部からの制
御指令の1つに診断制御指令を設け、かつ制御指令レジ
スタを共用することにより、1元的な制御指令のもとに
簡単かつ容易な診断回路で自動診断を可能とすることを
目的としている。
以下図面によつて詳細に説明する。第2図は本発明の実
施例であつて、20は制御指令レジスタ、21はμp実
行制御回路、22はμpアドレスレジスタ、23は制御
メモリ、24はμpアドレス歩進回路、25は診断制御
情報レジスタ、26はμpアドレス照合回路、27,2
8は夫々ゲート回路であつて制御指令内容によりμp実
行制御回路21を起動するかまたは診断制御情報レジス
タ25に置数せしめるべくいずれか一方のみが選択され
るものを表わしている。
施例であつて、20は制御指令レジスタ、21はμp実
行制御回路、22はμpアドレスレジスタ、23は制御
メモリ、24はμpアドレス歩進回路、25は診断制御
情報レジスタ、26はμpアドレス照合回路、27,2
8は夫々ゲート回路であつて制御指令内容によりμp実
行制御回路21を起動するかまたは診断制御情報レジス
タ25に置数せしめるべくいずれか一方のみが選択され
るものを表わしている。
以下本発明にもとずいて、任意の制御指令による一連の
制御動作に対応するμpアドレス履歴を、そのμpアド
レスを逐次実行停止させ追うことにより、制御メモリと
μp実行制御回路との正常性を確認する場合について述
べる。すなわち外部よりライン201を通して制御指令
レジスタ20に任意のμpアドレスで実行停止させる診
断制御指令が置数される。
制御動作に対応するμpアドレス履歴を、そのμpアド
レスを逐次実行停止させ追うことにより、制御メモリと
μp実行制御回路との正常性を確認する場合について述
べる。すなわち外部よりライン201を通して制御指令
レジスタ20に任意のμpアドレスで実行停止させる診
断制御指令が置数される。
制御指令内容が診断制御指令であることからゲート回路
28が開きライン203を通して診断制御情報レジスタ
25にその制御指令に基づく実行停止μpアドレスが置
数される。本診断制御指令に引続き、一般制御指令がラ
イン201を通して制御指令レジスタ20に置数される
。その制御指令内容が一般制御指令であることからゲー
ト回路27が開き、ライン202を通してμp実杓肯u
御回路21を起動する。1tp実行制御回路21はμp
アドレスレジスタ22、制御メモリ23、μpアドレス
歩進回路24を制御してμpアドレスを歩進または更新
しながら一連の制御動作に対応する制御動作情報を制御
メモリより逐次読出す。
28が開きライン203を通して診断制御情報レジスタ
25にその制御指令に基づく実行停止μpアドレスが置
数される。本診断制御指令に引続き、一般制御指令がラ
イン201を通して制御指令レジスタ20に置数される
。その制御指令内容が一般制御指令であることからゲー
ト回路27が開き、ライン202を通してμp実杓肯u
御回路21を起動する。1tp実行制御回路21はμp
アドレスレジスタ22、制御メモリ23、μpアドレス
歩進回路24を制御してμpアドレスを歩進または更新
しながら一連の制御動作に対応する制御動作情報を制御
メモリより逐次読出す。
μpアドレス情報は制御メモリ23へ送出されると同時
にμpアドレス照合回路26へも送出される。該μpア
ドレス情報が診断制御情報レジスタ25に置数された実
行停止μpアドレスと一致すると、μpアドレス照合回
路26はライン209を通してμp実行制御回路21に
μp実行停止を指示する。この場合、仮に図示の制御指
令レジスタ20に診断制御指令がセツトされる際に誤ま
つた形で該指令がセツトされることがあつても、このよ
うな場合には一般制御指令が図示の制御指令レジスタ2
0にセツトされる際にも当然に誤まりを生じ、該誤りを
検知することができる。
にμpアドレス照合回路26へも送出される。該μpア
ドレス情報が診断制御情報レジスタ25に置数された実
行停止μpアドレスと一致すると、μpアドレス照合回
路26はライン209を通してμp実行制御回路21に
μp実行停止を指示する。この場合、仮に図示の制御指
令レジスタ20に診断制御指令がセツトされる際に誤ま
つた形で該指令がセツトされることがあつても、このよ
うな場合には一般制御指令が図示の制御指令レジスタ2
0にセツトされる際にも当然に誤まりを生じ、該誤りを
検知することができる。
以上説明したように診断制御指令と一般制御指令とを外
部から1元的に指令することにより、一連の制御動作に
対応するμpアドレス履歴を、逐次追うことができ自動
診断を可能ならしめる。
部から1元的に指令することにより、一連の制御動作に
対応するμpアドレス履歴を、逐次追うことができ自動
診断を可能ならしめる。
また診断回路もゲート回路27,28を付与するだけで
診断制御指令レジスタが不要となりその分だけ回路構成
を簡単化できる。さらに診断にあたり制御指令レジスタ
は診断用にも一般用にも使用されるため、障害を予め検
知できる。
診断制御指令レジスタが不要となりその分だけ回路構成
を簡単化できる。さらに診断にあたり制御指令レジスタ
は診断用にも一般用にも使用されるため、障害を予め検
知できる。
第1図は従来の制御指令起動マイクロプログラム制御方
式装置における診断回路部の一例、第2図は本発明の制
御指令起動μp制御方式装置における診断回路部の一実
施例を示す。 図中、20は制御指令レジスタ、21はμp実行制御回
路、22はμpアドレスレジスタ、23は制御メモリ、
24はμpアドレス歩進回路、25は診断制御情報レジ
スタ、26はμpアドレス照合回路を表わす。
式装置における診断回路部の一例、第2図は本発明の制
御指令起動μp制御方式装置における診断回路部の一実
施例を示す。 図中、20は制御指令レジスタ、21はμp実行制御回
路、22はμpアドレスレジスタ、23は制御メモリ、
24はμpアドレス歩進回路、25は診断制御情報レジ
スタ、26はμpアドレス照合回路を表わす。
Claims (1)
- 【特許請求の範囲】 1 制御動作情報を格納する制御メモリをそなえると共
に、外部からの制御指令に基づき制御メモリの内容を逐
次読出すことにより一連の制御動作を実行するマイクロ
プログラム実行制御回路をそなえた制御指令起動マイク
ロプログラム方式装置において、診断制御指令と通常の
制御動作を行う一般制御指令とが外部から共通の経路で
もつて伝達されるよう構成されると共に該夫々が共通に
セットされる制御指令レジスタを有し、上記一般制御指
令の場合にはマイクロプログラム実行制御回路を起動し
、上記診断制御指令の場合にはその診断制御指令に基づ
く診断制御情報を診断制御情報レジスタにセットせしめ
るよう構成し、上記制御指令レジスタを介して上記診断
制御情報レジスタにセットされた診断制御情報と、上記
制御指令レジスタを介して上記マイクロプログラム実行
制御回路を起動する一般制御指令とにもとずいて、上記
制御メモリおよび上記マイクロプログラム実行制御回路
を含む回路構成の診断を行なうようにしたことを特徴と
する診断制御方式。 2 上記制御指令レジスタは出力側に選択ゲート回路を
そなえ、該選択ゲート回路を切換えることによつて上記
マイクロプログラム実行制御回路に対する起動と、上記
診断制御情報レジスタに対する情報セットとを切換える
ようにしたことを特徴とする特許請求の範囲第1項記載
の診断制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52077385A JPS5920144B2 (ja) | 1977-06-29 | 1977-06-29 | 診断制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52077385A JPS5920144B2 (ja) | 1977-06-29 | 1977-06-29 | 診断制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5412535A JPS5412535A (en) | 1979-01-30 |
| JPS5920144B2 true JPS5920144B2 (ja) | 1984-05-11 |
Family
ID=13632413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52077385A Expired JPS5920144B2 (ja) | 1977-06-29 | 1977-06-29 | 診断制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5920144B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5529592B2 (ja) * | 1973-07-20 | 1980-08-05 | ||
| JPS5072555A (ja) * | 1973-10-29 | 1975-06-16 |
-
1977
- 1977-06-29 JP JP52077385A patent/JPS5920144B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5412535A (en) | 1979-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4423508A (en) | Logic tracing apparatus | |
| JPS5920144B2 (ja) | 診断制御方式 | |
| JP2000066949A (ja) | データ記録再生装置およびデータ記録再生装置のメモリアクセス方法 | |
| JP3794081B2 (ja) | バスライン通信エンコーダの通信方法 | |
| JP2793184B2 (ja) | 半導体記憶装置 | |
| US5542092A (en) | Method and system for setting bus addresses in order to resolve or prevent bus address conflicts between interface cards of a personal computer | |
| JPH0587850B2 (ja) | ||
| JPS58121459A (ja) | 電子計算機のサ−ビスプロセツサ | |
| KR900007279B1 (ko) | 사설교환기에서의 플로피 디스크 드라이버의 제어방법 | |
| JPS6065360A (ja) | メモリ自已診断方式 | |
| JPH05216856A (ja) | マルチマイクロプロセッサシステムの障害保守方式 | |
| JPS6156525B2 (ja) | ||
| JPS5822765B2 (ja) | 電子計算機システムにおけるプログラムロ−ド方式 | |
| JPS5819086B2 (ja) | チヤネルインタフエ−ス回路の診断方式 | |
| JPS5931800B2 (ja) | 制御メモリ診断方式 | |
| JP2778343B2 (ja) | 監視制御装置 | |
| JPS6332637A (ja) | 情報処理装置 | |
| JPS60254362A (ja) | デ−タ処理装置における状態情報の退避方法 | |
| JPH03175770A (ja) | 並行データ試験方法 | |
| JPS6115458B2 (ja) | ||
| JPH0239812B2 (ja) | ||
| JPH0322017A (ja) | イニシャライズプログラム検証方式 | |
| JPS6019271A (ja) | デ−タ・チヤネル装置 | |
| JPH04268657A (ja) | 入出力チャネルの試験・診断方式 | |
| JPS61157944A (ja) | マイクロプログラム制御部を有するマイクロプロセツサ |