JPS5921058B2 - デ−タを基準デ−タ項目の1群と反復的同時的に比較する方法および装置 - Google Patents
デ−タを基準デ−タ項目の1群と反復的同時的に比較する方法および装置Info
- Publication number
- JPS5921058B2 JPS5921058B2 JP50144548A JP14454875A JPS5921058B2 JP S5921058 B2 JPS5921058 B2 JP S5921058B2 JP 50144548 A JP50144548 A JP 50144548A JP 14454875 A JP14454875 A JP 14454875A JP S5921058 B2 JPS5921058 B2 JP S5921058B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- comparison
- logical
- storage means
- entities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operations
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/90—Details of database functions independent of the retrieved data types
- G06F16/903—Querying
- G06F16/90335—Query processing
- G06F16/90344—Query processing by using string matching techniques
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/90—Details of database functions independent of the retrieved data types
- G06F16/903—Querying
- G06F16/90335—Query processing
- G06F16/90348—Query processing by searching ordered data, e.g. alpha-numerically ordered data
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S707/00—Data processing: database and file management or data structures
- Y10S707/99931—Database or file accessing
- Y10S707/99933—Query processing, i.e. searching
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Databases & Information Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Quality & Reliability (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Character Input (AREA)
Description
【発明の詳細な説明】
本発明は一般には、データベースからの情報の流れから
データの項目を、1群の基準データの関数として比較ま
たば照合″″によつて選択することに関するものである
。
データの項目を、1群の基準データの関数として比較ま
たば照合″″によつて選択することに関するものである
。
゛データベースとはデータ項目を順次供給することので
きる全てのデータ項目送信装置(またはデータ項目源)
のことである。
きる全てのデータ項目送信装置(またはデータ項目源)
のことである。
例えば、このデータベースとしては、技術的サポートが
何であるにせよ、メモリフアイルまたは−メモリフアイ
ル群、あるいは全てのデータ伝送手段、あるいはパラメ
ータ測定によるデータ取得装置、あるいは処理装置等々
がある。゛基準データ″″は、論理式、数字式あるいは
文字数字式のものが可能であるが、これはデータベース
からのデータ形式に両立し得る形式で表わされる。
何であるにせよ、メモリフアイルまたは−メモリフアイ
ル群、あるいは全てのデータ伝送手段、あるいはパラメ
ータ測定によるデータ取得装置、あるいは処理装置等々
がある。゛基準データ″″は、論理式、数字式あるいは
文字数字式のものが可能であるが、これはデータベース
からのデータ形式に両立し得る形式で表わされる。
゛比較”またば照合″″とは、データベースからの与え
られたデータ項目と基準データとの関係を知る演算のこ
とである。
られたデータ項目と基準データとの関係を知る演算のこ
とである。
上記の関係はいずれの形式のものでもよいが、例えば、
゛同一である゛″゛以内である″゛、゛より大きい”、
゛より大きいか等しい′5、1より小さい−1より小さ
いか等しい”゛適当な測定に基づいた距離推定″″、等
がその例である。上記の一般的な比較の問題がよく重要
となるのは例えば、自動ドキユメンテーシヨンの領域、
算法言語や制御言語の構文的分析の領域、データ伝送に
おけるヘツデイングや手続きコードの処理、形式の認識
、プロセス、特に工業プロセスの制御等々の場合である
。
゛同一である゛″゛以内である″゛、゛より大きい”、
゛より大きいか等しい′5、1より小さい−1より小さ
いか等しい”゛適当な測定に基づいた距離推定″″、等
がその例である。上記の一般的な比較の問題がよく重要
となるのは例えば、自動ドキユメンテーシヨンの領域、
算法言語や制御言語の構文的分析の領域、データ伝送に
おけるヘツデイングや手続きコードの処理、形式の認識
、プロセス、特に工業プロセスの制御等々の場合である
。
公知方法の第1例をあげれば、こうした比較は系統樹を
基礎として有機化された一連の基本的比較および/もし
くは演算によつて行なわれる。
基礎として有機化された一連の基本的比較および/もし
くは演算によつて行なわれる。
こうした公知の方法の一般的原理について以下に説明す
るが、説明の便法として次の特別な例を使用することに
する。この例においてはメモリフアイルの形式をとるデ
ータベースから出される語が、基準データに含まれてい
る様々な語と比較されて、上記メモリフアイルに与えら
れる質問を形成する。例えば、゛′MEDICAMEN
T″″なる語が語群゛RESPONSABILITEC
IVILE(DES)MEDICINS(DES)HO
PITAUXPUBLICS″″すなわぢCivllR
espOnsibility(0f)DOctOrs(
0f)PubllcHOspitals′2と比較され
るとする。但し、カツコ内の語はこの際無視される。す
ると次のような基本的比較が連続的に行なわれる。
るが、説明の便法として次の特別な例を使用することに
する。この例においてはメモリフアイルの形式をとるデ
ータベースから出される語が、基準データに含まれてい
る様々な語と比較されて、上記メモリフアイルに与えら
れる質問を形成する。例えば、゛′MEDICAMEN
T″″なる語が語群゛RESPONSABILITEC
IVILE(DES)MEDICINS(DES)HO
PITAUXPUBLICS″″すなわぢCivllR
espOnsibility(0f)DOctOrs(
0f)PubllcHOspitals′2と比較され
るとする。但し、カツコ内の語はこの際無視される。す
ると次のような基本的比較が連続的に行なわれる。
この比較はメモリフアイルから出される後続の語につい
ても行なわれる。
ても行なわれる。
この比較から解るように、メモリフアイルを用いるのに
行なわなければならない比較回数はメモリフアイルに含
まれている語数と質問に含まれる語数との積に少なくと
も等しい。
行なわなければならない比較回数はメモリフアイルに含
まれている語数と質問に含まれる語数との積に少なくと
も等しい。
従つて、1つの質問にしても8回の基本的比較は必要で
ある。
ある。
法律文ドキユメンテーシヨンでは比較回数は1つの質間
で20回にも達する(これはイタリア国破棄院において
調べられた)。従つて、メモリフアイルが大きくなれば
、当然のことながら、そのフアイルをより使い易いエレ
メントに分割することになるが、これとてもアドレス指
定や基準の点で相当な問題を伴なわない訳ではないしか
し特にこのような比較方式においては、処理時間そのも
のが問題である。
で20回にも達する(これはイタリア国破棄院において
調べられた)。従つて、メモリフアイルが大きくなれば
、当然のことながら、そのフアイルをより使い易いエレ
メントに分割することになるが、これとてもアドレス指
定や基準の点で相当な問題を伴なわない訳ではないしか
し特にこのような比較方式においては、処理時間そのも
のが問題である。
これはメモリフアイルから出される語の形式から、問題
になる語の形式やまた位置にも関連して起る問題である
。従つて、処理時間は語の形式の関数であると言えよう
。例えば上記において見たように、 ゛RESPONSABILITECIVILEMEDE
CINSHOPITAUXPUBLICS゛″(Res
pOnsibilltyCivilDOctOrsPu
blicHOspitals)と比較される゛MEDI
CAlVENT″″なる語の場合、比較回数は8回であ
る。
になる語の形式やまた位置にも関連して起る問題である
。従つて、処理時間は語の形式の関数であると言えよう
。例えば上記において見たように、 ゛RESPONSABILITECIVILEMEDE
CINSHOPITAUXPUBLICS゛″(Res
pOnsibilltyCivilDOctOrsPu
blicHOspitals)と比較される゛MEDI
CAlVENT″″なる語の場合、比較回数は8回であ
る。
3゛VETERINAIRE″″(Veteri部Ry
)なる語は、やはり上記と同じ語群と比較される場合、
次の比較がなされる。
)なる語は、やはり上記と同じ語群と比較される場合、
次の比較がなされる。
すなわち、5回の基本的比較が行なわれる。
処理時間はまた質問中の語の位置の関数でもある。とい
うのは1つの語が認識されると直ちに、メモリフアイル
中の後続語へと移るからである。上記の語群と比較され
だCIVILE″″(Civil)なる語の場合は次の
如くなる。すなわち、比較は7回に行なわれる。
うのは1つの語が認識されると直ちに、メモリフアイル
中の後続語へと移るからである。上記の語群と比較され
だCIVILE″″(Civil)なる語の場合は次の
如くなる。すなわち、比較は7回に行なわれる。
まだPUBLICS″゛(Public)なる語をやは
り上記の語群と比較する場合は次の通りである。
り上記の語群と比較する場合は次の通りである。
すなわち、基本的比較は11回行なわれる。しかしなが
ら、自動ドキユメンテーシヨンにおいてはデータかサポ
ートおよび特にデイスクメモリまたは大容量メモリκよ
つて与えられるリズムでメモリフアイルの処理を制御す
ることができないのは正に、各語のみならず各キヤラク
タまたはオクテツトの処理時間が不定であるためである
。これの最も明白な結果として、入出力手続きが具合悪
くなつたり、中央記憶装置内のデータ量が処理速度に対
して過剰になつたりする。上記の例における方法とは別
に、同じ特長を呈した同種類の方法が他にもある。
ら、自動ドキユメンテーシヨンにおいてはデータかサポ
ートおよび特にデイスクメモリまたは大容量メモリκよ
つて与えられるリズムでメモリフアイルの処理を制御す
ることができないのは正に、各語のみならず各キヤラク
タまたはオクテツトの処理時間が不定であるためである
。これの最も明白な結果として、入出力手続きが具合悪
くなつたり、中央記憶装置内のデータ量が処理速度に対
して過剰になつたりする。上記の例における方法とは別
に、同じ特長を呈した同種類の方法が他にもある。
公知方法の上記の如き欠点を克服するために、゛連想メ
モリ゛またば内容探索式メモリ”として知られる公知装
置を使用することが提案されている。
モリ゛またば内容探索式メモリ”として知られる公知装
置を使用することが提案されている。
これらの装置の一般的使用原理は1情報要素をかかる記
憶装置の全セルの内容と同時かつ並列的に比較すること
であつて、結果は比較によつて正の応答が与えられるセ
ルの個数または内容のいずれかで示される。この方法は
当然のことながら、記憶装置そのものに集積されて多数
の比較全部を含む群を実施する結線論理回路を示唆する
ものであり、その回路は処理データのフオーマツトまた
は行なわれた比較の種類のいずれも修飾不可能なので、
かさばり、複雑で、高価でしかも全く融通性がない。実
際、こうした装置は極めて特殊な用途を別にすればこれ
まで殆んど利用されていない。
憶装置の全セルの内容と同時かつ並列的に比較すること
であつて、結果は比較によつて正の応答が与えられるセ
ルの個数または内容のいずれかで示される。この方法は
当然のことながら、記憶装置そのものに集積されて多数
の比較全部を含む群を実施する結線論理回路を示唆する
ものであり、その回路は処理データのフオーマツトまた
は行なわれた比較の種類のいずれも修飾不可能なので、
かさばり、複雑で、高価でしかも全く融通性がない。実
際、こうした装置は極めて特殊な用途を別にすればこれ
まで殆んど利用されていない。
事実、もし大量のデータを処理したいならば、かさの大
きい、従つて金のかかる材料を使用せざるを得ない。こ
の材料のかさばりを縮小するために、これまでに、上記
記憶装置を前記のような系統樹的探 .″索方式と結合
させた折衷的方法が用いられたことがあつたが、これと
ても系統樹的方式の欠点をいかんともなしがたい。従つ
て、本発明の目的は上記の一般的問題点を解決すると共
に、上記の初期方法の不都合な点、および特に、比較演
算を行なうのにデータベースからのデータの大部分を一
時的に高速呼出しメモリまたは連想呼出しメモリに記憶
する必要性を除くことにある。
きい、従つて金のかかる材料を使用せざるを得ない。こ
の材料のかさばりを縮小するために、これまでに、上記
記憶装置を前記のような系統樹的探 .″索方式と結合
させた折衷的方法が用いられたことがあつたが、これと
ても系統樹的方式の欠点をいかんともなしがたい。従つ
て、本発明の目的は上記の一般的問題点を解決すると共
に、上記の初期方法の不都合な点、および特に、比較演
算を行なうのにデータベースからのデータの大部分を一
時的に高速呼出しメモリまたは連想呼出しメモリに記憶
する必要性を除くことにある。
このために、本発明は、ゼータベースからのデータ要素
の各々と基準データの対応データ要素との並列的比較全
体を、中間記憶を行なわずに順次かつ直接に行ない、上
記データ要素はそのサイズのいかんを問わずかつデータ
単位ないしはビツトに小さくできるという処理原理に基
礎をおいている。
の各々と基準データの対応データ要素との並列的比較全
体を、中間記憶を行なわずに順次かつ直接に行ない、上
記データ要素はそのサイズのいかんを問わずかつデータ
単位ないしはビツトに小さくできるという処理原理に基
礎をおいている。
以下の説明においては次のことが前提とされている。
すなわち、基準データはある特定数の独立したエンテイ
テイから形成されていると見做し得る。これらエンテイ
テイは以下に基準゛論理エンテイテイ″゛と称する。こ
れらの論理エンテイテイはサイズを一定化できる、すな
わち、キヤラクタ、語あるいは、一定数のキヤラクタか
らなるコードの場合と同様、一定数のデータ要素あるい
はデータ単位で構成可能である。
テイから形成されていると見做し得る。これらエンテイ
テイは以下に基準゛論理エンテイテイ″゛と称する。こ
れらの論理エンテイテイはサイズを一定化できる、すな
わち、キヤラクタ、語あるいは、一定数のキヤラクタか
らなるコードの場合と同様、一定数のデータ要素あるい
はデータ単位で構成可能である。
あるいは、論理エンテイテイはサイズが可変でもよい。
この場合、一般にはそれらエンテイテイは可変個数のキ
ヤラクタから構成されると考えることができるが、キヤ
ラクタそのもののサイズは一定であり、キヤラクタ個数
もある限度以下である。更に、これら論理エンテイテイ
は上記の構造をもつた文字数字データの場合にはブラン
クあるいは間隔と称する特殊キャラクタで互いに分離さ
せられる。上記の特殊キヤラクタは先行論理エンテイテ
イの最終キヤラクタとして処理される。同様に、データ
ベースからのデータの少なくとも一部分は基準データの
一部分に両立する構造を有している、すなわち基準論理
エンテイテイと同種の゛論理エンテイテイ″5で形成さ
れていると見做し得るものとされる。やはり゛特殊キヤ
ラクタ″″として知られるその他のキヤラクタも論理エ
ンテイテイあるいは論理エンテイテイ列の終りを定め、
また必要であればそれら論理エンテイテイを特長づける
のに用いられる。
ヤラクタから構成されると考えることができるが、キヤ
ラクタそのもののサイズは一定であり、キヤラクタ個数
もある限度以下である。更に、これら論理エンテイテイ
は上記の構造をもつた文字数字データの場合にはブラン
クあるいは間隔と称する特殊キャラクタで互いに分離さ
せられる。上記の特殊キヤラクタは先行論理エンテイテ
イの最終キヤラクタとして処理される。同様に、データ
ベースからのデータの少なくとも一部分は基準データの
一部分に両立する構造を有している、すなわち基準論理
エンテイテイと同種の゛論理エンテイテイ″5で形成さ
れていると見做し得るものとされる。やはり゛特殊キヤ
ラクタ″″として知られるその他のキヤラクタも論理エ
ンテイテイあるいは論理エンテイテイ列の終りを定め、
また必要であればそれら論理エンテイテイを特長づける
のに用いられる。
より詳しくは本発明は一般的に、
(イ)2次元表に基準論理エンテイテイを1エンテイテ
イ/けたの割合で記録すると共に各基準論理エンテイテ
イの同順位データ要素を各行に記し、そしてデータ要素
数が2次元表の行数よりも少なくとも1間隔キヤラクタ
または1ブランクキヤラクタだけ小さい基準論理エンテ
イテイは終了させ、(ロ)認識さるべき論理エンテイテ
イを構成しているデータを直接にデータ送信装置からサ
イズのいかんを問わず順次形式で受信し、(ハ)認識さ
るべき論理エンテイテイの第1データ要素を2次元表の
第1行に記されている全データ要素と、選んだ第1関数
に従つて同時かつ並列的に比較して、それら比較の結果
を記憶し、(ニ)認識さるべき論理エンテイテイの第2
データ要素を2次元表の第2行に記されている全データ
要素と上記の第1関数に従つて同時かつ並列的に比較し
、それら第2比較の結果をすでに記憶されている第1比
較の結果と、選んだ第2関数に従つて並列的に組合わせ
、そしてこの組合わせ結果を記憶し、(ホ)認識さるべ
き論理エンテイテイのデータ要素を2次元表の連続行に
記されているデータ要素と、第1関数に従つて同時かつ
並列的に反復比較し、そしてその都度、上記比較の結果
を先行の比較の結果と、第2関数に従つて組合わせ、比
較さるべき論理エンテイテイの終りが検出されるまで、
あるいは2次元表の最終行に達するまで上記演算を続行
して、最終比較の結果を該当の論理エンテイテイの比較
結果とすることからなることを特徴とする、一連の論理
エンテイテイを1群の基準論理エンテイテイと反復・同
時比較またば照合゛する方法に関している。
イ/けたの割合で記録すると共に各基準論理エンテイテ
イの同順位データ要素を各行に記し、そしてデータ要素
数が2次元表の行数よりも少なくとも1間隔キヤラクタ
または1ブランクキヤラクタだけ小さい基準論理エンテ
イテイは終了させ、(ロ)認識さるべき論理エンテイテ
イを構成しているデータを直接にデータ送信装置からサ
イズのいかんを問わず順次形式で受信し、(ハ)認識さ
るべき論理エンテイテイの第1データ要素を2次元表の
第1行に記されている全データ要素と、選んだ第1関数
に従つて同時かつ並列的に比較して、それら比較の結果
を記憶し、(ニ)認識さるべき論理エンテイテイの第2
データ要素を2次元表の第2行に記されている全データ
要素と上記の第1関数に従つて同時かつ並列的に比較し
、それら第2比較の結果をすでに記憶されている第1比
較の結果と、選んだ第2関数に従つて並列的に組合わせ
、そしてこの組合わせ結果を記憶し、(ホ)認識さるべ
き論理エンテイテイのデータ要素を2次元表の連続行に
記されているデータ要素と、第1関数に従つて同時かつ
並列的に反復比較し、そしてその都度、上記比較の結果
を先行の比較の結果と、第2関数に従つて組合わせ、比
較さるべき論理エンテイテイの終りが検出されるまで、
あるいは2次元表の最終行に達するまで上記演算を続行
して、最終比較の結果を該当の論理エンテイテイの比較
結果とすることからなることを特徴とする、一連の論理
エンテイテイを1群の基準論理エンテイテイと反復・同
時比較またば照合゛する方法に関している。
本発明をより明確にするため、すでに述べた特定例に本
発明の極めて一般的な方法を適用して説明する。本発明
の方法の(イ)項に関しては、上記の基準データRES
PONSABILITECIVILE(DES)MED
ECINS(DES)HOPITAUXPUBLICS
″゛(CivllRespOnsibillty(0f
)DOctOrs(0f)PublicHOspita
ls)はカツコ内の語を無視すれば、サイズの異なる5
個の論理エンテイテイで構成されていると見做される。
発明の極めて一般的な方法を適用して説明する。本発明
の方法の(イ)項に関しては、上記の基準データRES
PONSABILITECIVILE(DES)MED
ECINS(DES)HOPITAUXPUBLICS
″゛(CivllRespOnsibillty(0f
)DOctOrs(0f)PublicHOspita
ls)はカツコ内の語を無視すれば、サイズの異なる5
個の論理エンテイテイで構成されていると見做される。
送基準表は従つて、選んだデータ要素がキヤラクタであ
る場合には次の如くなる。上表で゛?″゛の記号は論理
エンテイテイを分離するキヤラクタを示し、まだ一″5
はいずれかのキヤラクタを示している。
る場合には次の如くなる。上表で゛?″゛の記号は論理
エンテイテイを分離するキヤラクタを示し、まだ一″5
はいずれかのキヤラクタを示している。
この表はまた、基準論理エンテイテイを12キヤラクタ
に限定すべきであると判断された場合には図示の如く、
12行目と13行目との間に水平線分を施して短くする
こともできる。
に限定すべきであると判断された場合には図示の如く、
12行目と13行目との間に水平線分を施して短くする
こともできる。
また、データ要素としてビツトを採ることを決め、キヤ
ラクタをASCIIの8ビツト方式に基5づいてパリテ
イ対で符号化する場合は、表の始まりを次の形式にする
。
ラクタをASCIIの8ビツト方式に基5づいてパリテ
イ対で符号化する場合は、表の始まりを次の形式にする
。
するとこの表は論理エンテイテイが12キヤラクタに限
定されるかあるいは15キャラクタを含むかに応じて9
6行あるいは120行からなる。
定されるかあるいは15キャラクタを含むかに応じて9
6行あるいは120行からなる。
同数のけたと異数の行とを有する表はその他の情報要素
に対応することになる。ここで本発明の方法の段階(ハ
)について見れば、この段階の演算はキヤラクタにより
単純な゛同異”″形式の第1比較関数で行なわれるが、
受信論理エンテイテイの第1キヤラクタは表の第1行に
含まれるキヤラクタ、すなわち、DK.Kひ夏豆コと比
較され、その結果が記録される。
に対応することになる。ここで本発明の方法の段階(ハ
)について見れば、この段階の演算はキヤラクタにより
単純な゛同異”″形式の第1比較関数で行なわれるが、
受信論理エンテイテイの第1キヤラクタは表の第1行に
含まれるキヤラクタ、すなわち、DK.Kひ夏豆コと比
較され、その結果が記録される。
受信キヤラクタがその行に含まれる5個の異なつたキヤ
ラクタの1つであれば上記の結果はいずれの場合にも誤
となるかあるいは正となるかのいずれかである。ビツト
毎に同じ比較が行なわれる場合、表の第1行は匹]]】
】]となり、この第1比較の結果は比較さるべきエンテ
イテイの第1ビツトが「1」であるか[0]であるかに
応じてこの行01100と同じになるか、あるいはその
補数である1011に等しくなるかのいずれかである。
事実、この場合には次の比較演算、すなわち 0110
0または 01100のいずれかが行なわれる。
ラクタの1つであれば上記の結果はいずれの場合にも誤
となるかあるいは正となるかのいずれかである。ビツト
毎に同じ比較が行なわれる場合、表の第1行は匹]]】
】]となり、この第1比較の結果は比較さるべきエンテ
イテイの第1ビツトが「1」であるか[0]であるかに
応じてこの行01100と同じになるか、あるいはその
補数である1011に等しくなるかのいずれかである。
事実、この場合には次の比較演算、すなわち 0110
0または 01100のいずれかが行なわれる。
ここで「1]は正、「O」は誤に相当する。本発明の方
法の段階(ニ)について見れば、第2の比較は表の第2
行口[菫??]で行なわれ、この行は2つの同じキヤラ
クタを含んでいるから上記の比較からは正の結果が全く
得られない、正の結果が1つ得られる、正の結果が2つ
得られるのいずれかとなる。
法の段階(ニ)について見れば、第2の比較は表の第2
行口[菫??]で行なわれ、この行は2つの同じキヤラ
クタを含んでいるから上記の比較からは正の結果が全く
得られない、正の結果が1つ得られる、正の結果が2つ
得られるのいずれかとなる。
この場合、第2の比較演算は論理積演算となり、この演
算によれば、受信した2つのキヤラクタが2文字組合わ
せ、すなわちRE,CI,ME,HOあるいはPUのう
ちの1個をなす場合に正の結果をもたらし得るだけであ
る。
算によれば、受信した2つのキヤラクタが2文字組合わ
せ、すなわちRE,CI,ME,HOあるいはPUのう
ちの1個をなす場合に正の結果をもたらし得るだけであ
る。
毎ビツト処理の場合、第2比較の結果は11000ある
いはその補数00111となり、論理積との比較からは
、比較さるべき論理エンテイテイの最初の2ビツトに応
じて次表の結果が生じる。
いはその補数00111となり、論理積との比較からは
、比較さるべき論理エンテイテイの最初の2ビツトに応
じて次表の結果が生じる。
本発明の方法の段階(ホ)について見れば、毎キヤラク
タ処理の場合、n行まで演算を継続すると、受信した一
連のn個のキヤラクタが表のけたのうち、n行で切捨て
られたけたに含まれるn個のキヤラクタに等しい場合に
だけ完全には誤でない結果が得られる。演算を、受信し
たエンテイテイの最終゛間隔゛″キヤラクタあるいは完
全な表の最終行まで継続すれば、その比較結果は、受信
した論理エンテイテイが基準論理エンテイテイの1つに
等しい場合にのみ完全には誤とならない。最終結果は、
8倍であるがより簡単な演算を含む反復数を犠牲にして
毎ビツト演算の場合に同一となる。
タ処理の場合、n行まで演算を継続すると、受信した一
連のn個のキヤラクタが表のけたのうち、n行で切捨て
られたけたに含まれるn個のキヤラクタに等しい場合に
だけ完全には誤でない結果が得られる。演算を、受信し
たエンテイテイの最終゛間隔゛″キヤラクタあるいは完
全な表の最終行まで継続すれば、その比較結果は、受信
した論理エンテイテイが基準論理エンテイテイの1つに
等しい場合にのみ完全には誤とならない。最終結果は、
8倍であるがより簡単な演算を含む反復数を犠牲にして
毎ビツト演算の場合に同一となる。
本発明の方法によれば2つの相異なつた関数が用いられ
、これら関数は要求される結果に応じて適当に選ばれ、
また取扱わるべきデータ要素のサイズに左右される。
、これら関数は要求される結果に応じて適当に選ばれ、
また取扱わるべきデータ要素のサイズに左右される。
演算を毎ビツトで行なう最も単純な場合においては、上
記の例におけるように、第1関数は簡単なブール恒等(
IDENTITY)関数であることが最も多く、入り要
素と表中の同じ順位の行に含まれる要素との間に用いら
れ、次のように表わし得る結果をもたらす。
記の例におけるように、第1関数は簡単なブール恒等(
IDENTITY)関数であることが最も多く、入り要
素と表中の同じ順位の行に含まれる要素との間に用いら
れ、次のように表わし得る結果をもたらす。
すなわち、R=x…X
ここでxは入り要素、Xは表のブール、ベクトル行を示
す。
す。
この関数は一定または可変サイズのエンテイテイに関し
、同異形式の全ての比較に使用できる。
、同異形式の全ての比較に使用できる。
゛より大きい″″、゛より大きいか等しい゛″、あるい
ば算術偏差″”形式のより複雑な比較を行なうにはその
他の論理関数あるいは算術関数を用いることができる。
第2の関数により、得られる比較の定義が完了する。
ば算術偏差″”形式のより複雑な比較を行なうにはその
他の論理関数あるいは算術関数を用いることができる。
第2の関数により、得られる比較の定義が完了する。
これは常に同数の要素からなる2つのデータ要素群間に
おいて、毎要素でしかも転送の側方伝播を伴なわないで
行なわれる並列的演算である。第1関数に関しては、多
数の論理的ないしは算術的演算を行ない得るが、最も使
用される関数は上記例における如く論理積関数であつて
、これは第1関数によつて表わされた条件が、調べられ
た論理エンテイテイの全データ要素によつて満足されて
いるか否かの確認を可能とするものである。特に、この
第2関数と第1の恒等(IDENTITY)関数とを組
合わせるとどのような個数の、どのようなサイズの基準
論理エンテイテイに対しても゛同異″゛比較が得られる
。一般に、これをS:ニS△Rと表わすことができ、こ
こでRは第1関数の結果である。
おいて、毎要素でしかも転送の側方伝播を伴なわないで
行なわれる並列的演算である。第1関数に関しては、多
数の論理的ないしは算術的演算を行ない得るが、最も使
用される関数は上記例における如く論理積関数であつて
、これは第1関数によつて表わされた条件が、調べられ
た論理エンテイテイの全データ要素によつて満足されて
いるか否かの確認を可能とするものである。特に、この
第2関数と第1の恒等(IDENTITY)関数とを組
合わせるとどのような個数の、どのようなサイズの基準
論理エンテイテイに対しても゛同異″゛比較が得られる
。一般に、これをS:ニS△Rと表わすことができ、こ
こでRは第1関数の結果である。
Sの最終値からは比較の結果が得られる。これは、正の
結果に対してベクトルRが元々選ばれており、かつ可変
サイズの論理エンテイテイは表内に含まれる分離キヤラ
クタにより終了させられることを前提としている。
結果に対してベクトルRが元々選ばれており、かつ可変
サイズの論理エンテイテイは表内に含まれる分離キヤラ
クタにより終了させられることを前提としている。
ハミング距離による比較は第1の゛排他的論理和″゛関
数および、計数形の第2関数を用いて行なうことができ
る。
数および、計数形の第2関数を用いて行なうことができ
る。
事実、これは様々なビツトの個数を各基準論理エンテイ
テイについて計数することである。この計数は高順位に
まで及ぶ必要はないが、不明確を排するためにはモジユ
ロ・モードで行なつてはならない。1群の非周期的、4
状態カウンタは一般には、満足すべき結果をもたらし、
基準論理エンテイテイの正確な受流が状態(0)で示さ
れ、単一または二つの誤りを伴なつた基準論理エンテイ
テイ受信は状態(1)または(2)で示され、更には、
認識されないもしくは多数の誤りを伴なつて受信された
論理エンテイテイは状態(3)で示される。
テイについて計数することである。この計数は高順位に
まで及ぶ必要はないが、不明確を排するためにはモジユ
ロ・モードで行なつてはならない。1群の非周期的、4
状態カウンタは一般には、満足すべき結果をもたらし、
基準論理エンテイテイの正確な受流が状態(0)で示さ
れ、単一または二つの誤りを伴なつた基準論理エンテイ
テイ受信は状態(1)または(2)で示され、更には、
認識されないもしくは多数の誤りを伴なつて受信された
論理エンテイテイは状態(3)で示される。
本発明の方法に従つて比較を行なうには、第1関数と第
2関数との種々の組合わせ、またはこれら2関数に匹敵
し、中間的結果を生じさせない単一演算を用いることが
できる。
2関数との種々の組合わせ、またはこれら2関数に匹敵
し、中間的結果を生じさせない単一演算を用いることが
できる。
本発明の方法は更に、サイズを問わない一連の論理エン
テイテイの処理にも用いることができ、その一連の論理
エンテイテイの長さは一定でも可変でもよい。
テイテイの処理にも用いることができ、その一連の論理
エンテイテイの長さは一定でも可変でもよい。
この場合、比較方法はその一連の論理エンテイテイの各
々に対して連続的かつ独立的に適用されるという特徴を
もつて〜・る。本発明の別の特徴によれば、一連の論理
エンテイテイに関して行なつた連続比較の結果は後で使
用するために記憶される。
々に対して連続的かつ独立的に適用されるという特徴を
もつて〜・る。本発明の別の特徴によれば、一連の論理
エンテイテイに関して行なつた連続比較の結果は後で使
用するために記憶される。
この記憶は上記結果の全体に適用できるあるいは、全体
としては非ゼロであり、従つて基準論理エレテイテイの
うち少なくとも1つの基準論理エンテイテイの認識に対
応する結果に限定することができる。
としては非ゼロであり、従つて基準論理エレテイテイの
うち少なくとも1つの基準論理エンテイテイの認識に対
応する結果に限定することができる。
本発明の更に別の特徴によれば、一連の論理エンテイテ
イに関して行なつた連続比較の結果は、選んだ第3の関
数に従つて互いに組合わさつて、この最終的組合わせの
結果で上記一連の論理エンテイテイについて要求された
比較の結果を示すことができる。
イに関して行なつた連続比較の結果は、選んだ第3の関
数に従つて互いに組合わさつて、この最終的組合わせの
結果で上記一連の論理エンテイテイについて要求された
比較の結果を示すことができる。
上記第3関数は第2関数と同種類のものでよい。
例えば論理和関数を用いれば一連の論理エンテイテイに
ついて行なつた比較の正の結果全部を再群化することが
でき、従つてそれらエンテイテイの順位とは無関係に認
識済みエンテイテイを定義することができる。上記第3
関数は更にまた別の種類、例えば非ゼロ・ベクトル結累
計数形のものでもよく、これによれば一連のうちで反復
認識された基準論理エンテイテイの個数を決定できるし
、あるいは一連の中での基準論理エンテイテイの特定発
生順位の確認を行なうことができる。
ついて行なつた比較の正の結果全部を再群化することが
でき、従つてそれらエンテイテイの順位とは無関係に認
識済みエンテイテイを定義することができる。上記第3
関数は更にまた別の種類、例えば非ゼロ・ベクトル結累
計数形のものでもよく、これによれば一連のうちで反復
認識された基準論理エンテイテイの個数を決定できるし
、あるいは一連の中での基準論理エンテイテイの特定発
生順位の確認を行なうことができる。
また更に本発明の別の特徴によれば、一連の論理エンテ
イテイの比較の結果を、上記の比較方法を同時的その他
の第2用法を、1群の種類の比較結果と連続的に比較で
きる。
イテイの比較の結果を、上記の比較方法を同時的その他
の第2用法を、1群の種類の比較結果と連続的に比較で
きる。
従つて、フレーミング検査、一連の論理エンテイテイの
発生順位の探索、例えば工業プロセス制御ないしは医療
診断等の状況認識等の複雑な検査を行なうことができる
。
発生順位の探索、例えば工業プロセス制御ないしは医療
診断等の状況認識等の複雑な検査を行なうことができる
。
本発明のまた更に別の特徴によれば、一連の論理エンテ
イテイに連続的に行なつた比較を表および/もしくは様
々な関数を用いて、論理エンテイテイの順位に応じて応
用できる。
イテイに連続的に行なつた比較を表および/もしくは様
々な関数を用いて、論理エンテイテイの順位に応じて応
用できる。
従つて、本発明の方法は、様々な形式または意義をもつ
た一連の論理エンテイテイからなる列に直接応用できる
。
た一連の論理エンテイテイからなる列に直接応用できる
。
特にこの方法は、データ伝送プロセス、プログラミング
言語および制御言語、および工業制御において見られる
様な論理データないしは数字データの後続している1つ
もしくはそれ以上の識別キヤラクタからなる列に適用し
て有益である。勿論、本発明の方法は、上記に述べた単
一列の論理エンテイテイ処理の様々な可能性により一連
の論理エンテイテイ列にも適用可能である。
言語および制御言語、および工業制御において見られる
様な論理データないしは数字データの後続している1つ
もしくはそれ以上の識別キヤラクタからなる列に適用し
て有益である。勿論、本発明の方法は、上記に述べた単
一列の論理エンテイテイ処理の様々な可能性により一連
の論理エンテイテイ列にも適用可能である。
また更に、本発明の別の特徴によれば、比較方法の特定
論理エンテイテイ列への適用はすでに行なつた比較の結
果により条件が与えられて定義される。この場合、記録
、サブンコード、フアイル、サブフアイル、あるいはデ
ータベースに含まれるいかなる情報細片等の一連の論理
エンテイテイないしは論理エンテイテイ列群を定めるの
にいかなる論理エンテイテイないしは一連の論理エンテ
イテイでも使用でき、またそれらエンテイテイを、必要
な場合には、上記サブデイビジヨンの論理エンテイテイ
に適用さるべき比較ないしは転送の種類およびパラメー
タを明示するのに使用することができる。
論理エンテイテイ列への適用はすでに行なつた比較の結
果により条件が与えられて定義される。この場合、記録
、サブンコード、フアイル、サブフアイル、あるいはデ
ータベースに含まれるいかなる情報細片等の一連の論理
エンテイテイないしは論理エンテイテイ列群を定めるの
にいかなる論理エンテイテイないしは一連の論理エンテ
イテイでも使用でき、またそれらエンテイテイを、必要
な場合には、上記サブデイビジヨンの論理エンテイテイ
に適用さるべき比較ないしは転送の種類およびパラメー
タを明示するのに使用することができる。
従つて、行なわるべき論理的判断の複雑のみにより限定
されるか、複雑な構造のデータの処理に大きな柔軟性が
得られる。この性質はまた、既存のメモリフアイルまた
はデータベースに本発明の方法を適用することが相当容
易になつてそれらフアイルまたはデータベースの再構成
を不要とする点で有利である。データ構造が様々である
場合、画定かつ明示手段として、当該目的使用さるべく
特に保持される゛特殊キヤラクタ″゛を利用するのが多
くの場合好ましくまた常にそのほうが簡単である。
されるか、複雑な構造のデータの処理に大きな柔軟性が
得られる。この性質はまた、既存のメモリフアイルまた
はデータベースに本発明の方法を適用することが相当容
易になつてそれらフアイルまたはデータベースの再構成
を不要とする点で有利である。データ構造が様々である
場合、画定かつ明示手段として、当該目的使用さるべく
特に保持される゛特殊キヤラクタ″゛を利用するのが多
くの場合好ましくまた常にそのほうが簡単である。
事実、本発明の別の特徴によれば、一定サイズの論理エ
ンテイテイと考えられる被処理データを構成するキヤラ
クタ全部K本発明の比較方法を同時的かつ独立的に適用
することによりそうした特殊キヤラクタの識別が行なわ
れ、その結果は比較方法の様々な段階を制御するのに用
いられる。特に、これら特殊キヤラクタで制御できるの
は次の通りである。
ンテイテイと考えられる被処理データを構成するキヤラ
クタ全部K本発明の比較方法を同時的かつ独立的に適用
することによりそうした特殊キヤラクタの識別が行なわ
れ、その結果は比較方法の様々な段階を制御するのに用
いられる。特に、これら特殊キヤラクタで制御できるの
は次の通りである。
(1)データベースでよい適当な送信装置からの基準論
理エンテイテイを表に書込むことによる、主たる用途で
の本発明の方法の開始。
理エンテイテイを表に書込むことによる、主たる用途で
の本発明の方法の開始。
(2)比較演算の開始。
(3)上記比較のパラメータ(表、関数)の選択。
(4)比較演算の終了。(5)比較演算中ないしは終了
時におげる、装置中の別の装置へ転送されるデータの定
義。
時におげる、装置中の別の装置へ転送されるデータの定
義。
この最終的な制御機能は被転送データが極めて様々な種
類でしかも様々な発生源からのものであるから最も複雑
である。事実、これは次のものに係り得る。すなわち、
一連のうちの各論理エンテイテイの比較結果、大なり小
なり複雑な比較結果の組合わせ、表の内容の一部あるい
は基準データを含む表と組合わさつた付加表、データベ
ースからの一連のもしくはそれ以上の論理エンテイテイ
等々。この最後の場合では、転送データの定義は幾つか
の特殊キヤラクタを必要とし得、それらは各々次の如き
仕様の1要素を定義する。すなわち、条件付き転送との
比較を受ける一連の論理エンテイテイ(シーケンス)、
上記転送を効果的に行なうために満たすべき条件、記憶
された結果との比較を受ける一連の論理エンテイテイ、
比較は受けないが1つまたはそれ以上の比較結果で転送
を条件付けられる一連の論理エンテイテイもしくは論理
エンテイテイ列群、各種比較および判断のパラメータ等
々。従つて、様々な種類の従来の連想メモリで得られる
結果の大半は、部分的に直列的な構成の制限が伴なうに
しても経済的、はるかに向上した応用の融通性、および
全体的に十分で、大きなデータの流を連続的に供給し得
るデータサポートの出力に完全に適合した速度で見つけ
出すことができる。(6)特殊キヤラクタの比較による
探索の一時的停止。
類でしかも様々な発生源からのものであるから最も複雑
である。事実、これは次のものに係り得る。すなわち、
一連のうちの各論理エンテイテイの比較結果、大なり小
なり複雑な比較結果の組合わせ、表の内容の一部あるい
は基準データを含む表と組合わさつた付加表、データベ
ースからの一連のもしくはそれ以上の論理エンテイテイ
等々。この最後の場合では、転送データの定義は幾つか
の特殊キヤラクタを必要とし得、それらは各々次の如き
仕様の1要素を定義する。すなわち、条件付き転送との
比較を受ける一連の論理エンテイテイ(シーケンス)、
上記転送を効果的に行なうために満たすべき条件、記憶
された結果との比較を受ける一連の論理エンテイテイ、
比較は受けないが1つまたはそれ以上の比較結果で転送
を条件付けられる一連の論理エンテイテイもしくは論理
エンテイテイ列群、各種比較および判断のパラメータ等
々。従つて、様々な種類の従来の連想メモリで得られる
結果の大半は、部分的に直列的な構成の制限が伴なうに
しても経済的、はるかに向上した応用の融通性、および
全体的に十分で、大きなデータの流を連続的に供給し得
るデータサポートの出力に完全に適合した速度で見つけ
出すことができる。(6)特殊キヤラクタの比較による
探索の一時的停止。
これはデータベースが様々な構造の連続帯域、例えば文
字数字メモリフアイル内の論理的もしくは数字データに
ついての語構造を含んでいる時特に、区切符号としての
特殊キヤラクタの排他的使用が不可能な全ての場合にお
いて重要となる。上記の停止は所定規模で実レコードの
終りまで適用され得る、あるいはより一般的にはデータ
項目そのものとは無関係にいかなる区切符号によつて限
定され得る。適当な装置が無ければデータ伝送手続きの
公知トランスペアレット伝送方式の1つを用いることも
できるが、これによる解決は結局のところ厄介ないしは
確度が低くなるのが普通である。上記の、本発明の方法
は自動ドキユメンテーシヨンにおいてよく用いられるい
かなるメモリフアイルの処理にも応用できる。
字数字メモリフアイル内の論理的もしくは数字データに
ついての語構造を含んでいる時特に、区切符号としての
特殊キヤラクタの排他的使用が不可能な全ての場合にお
いて重要となる。上記の停止は所定規模で実レコードの
終りまで適用され得る、あるいはより一般的にはデータ
項目そのものとは無関係にいかなる区切符号によつて限
定され得る。適当な装置が無ければデータ伝送手続きの
公知トランスペアレット伝送方式の1つを用いることも
できるが、これによる解決は結局のところ厄介ないしは
確度が低くなるのが普通である。上記の、本発明の方法
は自動ドキユメンテーシヨンにおいてよく用いられるい
かなるメモリフアイルの処理にも応用できる。
従つて、メモリフアイルを次の如く仮定する。
これは特定数のレコードないしは何組かの記録列、サブ
レコードないしは何列かのサブレコード、キーワードな
いしは論理エンテイテイから必らず構成されている。上
記の何組かのレコード列、サブレコード列および論理エ
ンテイテイは一定長、あるいはより一般的に可変長のも
のでよく、従つて論理エンテイテイについてはヘツデイ
ングまたは区切符号で、あるいは他の特殊キヤラクタの
無い場合にはそれらに先行するブランクまたは間隔キヤ
ラクタで定められる。この特定例においては、上記ヘツ
デイングあるいは区切符号は特殊論理エンテイテイであ
る。
レコードないしは何列かのサブレコード、キーワードな
いしは論理エンテイテイから必らず構成されている。上
記の何組かのレコード列、サブレコード列および論理エ
ンテイテイは一定長、あるいはより一般的に可変長のも
のでよく、従つて論理エンテイテイについてはヘツデイ
ングまたは区切符号で、あるいは他の特殊キヤラクタの
無い場合にはそれらに先行するブランクまたは間隔キヤ
ラクタで定められる。この特定例においては、上記ヘツ
デイングあるいは区切符号は特殊論理エンテイテイであ
る。
特殊な基準論理エンテイテイは表中のそれらヘツデイン
グや区切符号に対応する。またその表中で行なわれた連
続比較の結果により比較プロセスの各種関数の実施が制
御される。すでに認識された特殊論理エンテイテイに従
つての関数の決定を可能にするセレクタが用いられる。
主処理装置からのプログラムにより、制御した演算の関
数としてのこれら様々な特殊エンテイテイの選択を可能
にするコードが得られる。上記の特殊論理エンテイテイ
は下記の演算の1つを制御する。
グや区切符号に対応する。またその表中で行なわれた連
続比較の結果により比較プロセスの各種関数の実施が制
御される。すでに認識された特殊論理エンテイテイに従
つての関数の決定を可能にするセレクタが用いられる。
主処理装置からのプログラムにより、制御した演算の関
数としてのこれら様々な特殊エンテイテイの選択を可能
にするコードが得られる。上記の特殊論理エンテイテイ
は下記の演算の1つを制御する。
すなわち、(1)すでに認識されている特殊エンテイテ
イにより定義された一連の論理エンテイテイの比較演算
。
イにより定義された一連の論理エンテイテイの比較演算
。
(2)すでに認識されている特殊エンテイテイにより定
義された一連の論理エンテイテイの記憶演算。
義された一連の論理エンテイテイの記憶演算。
各論理エンテイテイ列の終りに置かれた特殊キャラクタ
は明らかに記憶演算の終りを制御することができる。こ
れは記憶された最終キャラクタであるが印字上は意味を
もたない。更にこれは後続の論理エンテイテイの比較の
開始を制御する。得られた結果は処理されると、正の場
合には、セツトされた単一信号に対して記憶されたエン
テイテイの主処理装置への転送がその処理された結果に
より制御される。
は明らかに記憶演算の終りを制御することができる。こ
れは記憶された最終キャラクタであるが印字上は意味を
もたない。更にこれは後続の論理エンテイテイの比較の
開始を制御する。得られた結果は処理されると、正の場
合には、セツトされた単一信号に対して記憶されたエン
テイテイの主処理装置への転送がその処理された結果に
より制御される。
一定長に構成されたメモリフアイルの場合は、各種演算
の連結は純反復的に制御され得る。
の連結は純反復的に制御され得る。
セツトされた各論理エンテイテイの結果の処理を特長づ
けるコードは所望結果の得られた場合にメモリフアイル
の利用を停止すべきか否かの表示を含み得る。従つて、
メモリフアイルの利用の終了は主処理装置を通じて制御
される。得られた比較の結果に関してセツトされた各論
理エンテイテイ列に対して行なわれる主要な処理は次の
通りである。
けるコードは所望結果の得られた場合にメモリフアイル
の利用を停止すべきか否かの表示を含み得る。従つて、
メモリフアイルの利用の終了は主処理装置を通じて制御
される。得られた比較の結果に関してセツトされた各論
理エンテイテイ列に対して行なわれる主要な処理は次の
通りである。
(1)探索されていた結果の少なくとも1つが得られて
いることを測定する、相異つた部分的結果の論理和関数
。
いることを測定する、相異つた部分的結果の論理和関数
。
(2)得られた様々な結果と、探索中の1群の結果との
比較関数、これは、基準論理エンテイテイ全部が系列組
において認識されたか否かを測定したい時に特に必要と
なる。
比較関数、これは、基準論理エンテイテイ全部が系列組
において認識されたか否かを測定したい時に特に必要と
なる。
(3)論理エンテイテイの発生順位が所望の順位に準じ
ているか否かの測定を可能にする関数。
ているか否かの測定を可能にする関数。
(4)プロセスそのものに従つて実施され、また得られ
た様々な結果形式と、探索している結果を特徴づける形
式の数群の結果との間に行なわれる比較関数。上記のよ
うに、この同時比較関数は選んだ発生順位に従つて得ら
れた結果に関して行なつても行なわなくともよい。例と
して、著書目録メモリフアイルの記録を次のように構成
するとする。
た様々な結果形式と、探索している結果を特徴づける形
式の数群の結果との間に行なわれる比較関数。上記のよ
うに、この同時比較関数は選んだ発生順位に従つて得ら
れた結果に関して行なつても行なわなくともよい。例と
して、著書目録メモリフアイルの記録を次のように構成
するとする。
N.s:重要でない、あるいは印刷上のキヤラクタかか
る記録は明らかにその他のへツデイングまたはその他の
系列、例えば、版に含まれる序文または各種の注釈を書
いた人の名前、印刷業者の名前または納本日等も含み得
る。
る記録は明らかにその他のへツデイングまたはその他の
系列、例えば、版に含まれる序文または各種の注釈を書
いた人の名前、印刷業者の名前または納本日等も含み得
る。
記号口はブランクキヤラクタまたは間隔キャラクタがあ
ることを意味する。
ることを意味する。
これは後続している論理エンテイテイの比較の開始を制
御する。記号(2)は、印刷上の意味をもたず、後続す
る論理エンテイテイの比較の開始と同時に記憶演算の終
りを制御する機能をもつ特殊キヤラクタのあることを意
味する。記号(3)は該当の記録に対して得られた結果
の処理を制御する機能をもつた特殊キャラクタのあるこ
とを意味する。
御する。記号(2)は、印刷上の意味をもたず、後続す
る論理エンテイテイの比較の開始と同時に記憶演算の終
りを制御する機能をもつ特殊キヤラクタのあることを意
味する。記号(3)は該当の記録に対して得られた結果
の処理を制御する機能をもつた特殊キャラクタのあるこ
とを意味する。
この後には、いずれの機能をも制御せず、第1の比較が
後続記録により要求される前に受信結果の処理の実施を
可能にする幾つかのキヤラクタが続く。これらは必らず
特殊キヤラクタ(4)で完全になり、この特殊キャラク
タはすでに得られている部分的結果または最終結果を全
てゼロにりセツトすることを制御して、後続の記録の第
1特殊論理エンテイテイに関して行なわるべき比較を開
始させるものである。これら様々な特殊キヤラクタはメ
モリフアイルの形成時にプログラミングによつてメモリ
フアイルの適当な記憶場所に記録される。
後続記録により要求される前に受信結果の処理の実施を
可能にする幾つかのキヤラクタが続く。これらは必らず
特殊キヤラクタ(4)で完全になり、この特殊キャラク
タはすでに得られている部分的結果または最終結果を全
てゼロにりセツトすることを制御して、後続の記録の第
1特殊論理エンテイテイに関して行なわるべき比較を開
始させるものである。これら様々な特殊キヤラクタはメ
モリフアイルの形成時にプログラミングによつてメモリ
フアイルの適当な記憶場所に記録される。
しかしながら、特殊キヤラクタにより制御されるこれら
機能は明らかに特殊論理エンテイテイで制御され得る。
機能は明らかに特殊論理エンテイテイで制御され得る。
そしてこれらの機能が正に用いられる瞬間を、すなわち
これら特殊エンテイテイの比較の終了時点を心に留めお
く必要がある。従つて、ヘツデイングは次の如くなる。
ART口: DEBUTD!ARTICLE(記録の始
まり)これの機能は先行の系列組についてすでに得られ
ている部分的結果あるいは最終結果を全てゼロにりセツ
トすることにある。
これら特殊エンテイテイの比較の終了時点を心に留めお
く必要がある。従つて、ヘツデイングは次の如くなる。
ART口: DEBUTD!ARTICLE(記録の始
まり)これの機能は先行の系列組についてすでに得られ
ている部分的結果あるいは最終結果を全てゼロにりセツ
トすることにある。
FART口 :FIND′ARTICLE(記録の終り
)これは受信結果の処理を制御するものである。
)これは受信結果の処理を制御するものである。
この処理は後続の特殊エンテイテイART口の比較中に
生じることになる。同じことは特殊キヤラクタロについ
ても言える。これは特殊エンテイテイと代替され得る。
生じることになる。同じことは特殊キヤラクタロについ
ても言える。これは特殊エンテイテイと代替され得る。
この特殊エンテイテイは印刷上の意味を全く必要としな
い。しかしながら、この例においては比較の開始はやは
り特殊キヤラクタロにより制御され得る。メモリフアイ
ルはすでに形成されているから、ユーザとしては彼の発
する質問および彼の得たいと願つている返答を選ぶこと
Kなる。例えば、彼がVICTORHUGOO)THE
ATRE作品(戯曲)のTITLEとそうした作品が図
書館において分類されているNUMBERを知りたいと
願つているとする。
い。しかしながら、この例においては比較の開始はやは
り特殊キヤラクタロにより制御され得る。メモリフアイ
ルはすでに形成されているから、ユーザとしては彼の発
する質問および彼の得たいと願つている返答を選ぶこと
Kなる。例えば、彼がVICTORHUGOO)THE
ATRE作品(戯曲)のTITLEとそうした作品が図
書館において分類されているNUMBERを知りたいと
願つているとする。
メモリフアイルを使用するに先立ち、彼は特殊エンテイ
テイAUT口,TIT口.INDEX口,NUM口に対
して割当られた表に書込む。
テイAUT口,TIT口.INDEX口,NUM口に対
して割当られた表に書込む。
すると特殊エンテイテイAUT口,INDEX口 に関
して行なわれる比較の場合、セレクタは正の結果の場合
に、後続系列の比較機能を制御し得、また同フ様に、特
殊エンテイテイTITU,NUM?に関して行なわれる
比較の場合、セレクタは正の結果の場合に、後続系列の
記憶機能を制御し得る。
して行なわれる比較の場合、セレクタは正の結果の場合
に、後続系列の比較機能を制御し得、また同フ様に、特
殊エンテイテイTITU,NUM?に関して行なわれる
比較の場合、セレクタは正の結果の場合に、後続系列の
記憶機能を制御し得る。
特殊処理用の記憶は全て特殊論理エンテイテイにより制
御され得る。これは上記の例においては、ユーザがある
期眠例えば1950年以降のICTORHUGOの戯曲
作品追加だけを応答に得たい場合に用いられるものであ
る。
御され得る。これは上記の例においては、ユーザがある
期眠例えば1950年以降のICTORHUGOの戯曲
作品追加だけを応答に得たい場合に用いられるものであ
る。
すると特殊エンテイテイDATEDI口は特殊エンテイ
テイ用に割当てられた表に記録される。そしてそれが比
較によつて認識されると、セレクタは特殊記憶演算の制
御を行ない、この演算は結果の処理時に、上記の比較プ
ロセス以外に、上記の記憶情報(すなわち、19680
515)と基準情報(すなわち、19500000)と
簡単な比較演算の実施を可能にするものである。ここで
もメモリフアイルの使用に先立ち、ユーザは上記の方法
により行なつて欲しい比較演算の種類を定める。
テイ用に割当てられた表に記録される。そしてそれが比
較によつて認識されると、セレクタは特殊記憶演算の制
御を行ない、この演算は結果の処理時に、上記の比較プ
ロセス以外に、上記の記憶情報(すなわち、19680
515)と基準情報(すなわち、19500000)と
簡単な比較演算の実施を可能にするものである。ここで
もメモリフアイルの使用に先立ち、ユーザは上記の方法
により行なつて欲しい比較演算の種類を定める。
すなわちこの場合には比較/恒等演算を選ぶ。更にこの
時ユーザは論理エンテイテイに割当てられた表に、彼の
質問に対応した基準論理エンテイテイ、すなわちこの場
合では、HUGO口 ,ICTORl,THEATRE
口を記録してしまつていることになろう。この場合、基
準情報19500000は上記方法による比較を生じさ
せず、従つてこの表には記録されない。与えられた質問
に対し正の応答を生じさせるためには、単一記録に対し
て、3つの論理エンテイテイHUGO口,VICTOR
口,THEATRE口が全てすでに認識されていること
が必要である。これは、上記3エンテイテイが基準論理
エンテイテイの最初の3けたに記録されていれば、結果
は基準ベクトルと全体的に一致するとの前提に立つもの
である。上記基準ベクトルとは下記のものである。これ
は表が16個の基準エンテイテイ1110000000
000000を含み得る場合である。
時ユーザは論理エンテイテイに割当てられた表に、彼の
質問に対応した基準論理エンテイテイ、すなわちこの場
合では、HUGO口 ,ICTORl,THEATRE
口を記録してしまつていることになろう。この場合、基
準情報19500000は上記方法による比較を生じさ
せず、従つてこの表には記録されない。与えられた質問
に対し正の応答を生じさせるためには、単一記録に対し
て、3つの論理エンテイテイHUGO口,VICTOR
口,THEATRE口が全てすでに認識されていること
が必要である。これは、上記3エンテイテイが基準論理
エンテイテイの最初の3けたに記録されていれば、結果
は基準ベクトルと全体的に一致するとの前提に立つもの
である。上記基準ベクトルとは下記のものである。これ
は表が16個の基準エンテイテイ1110000000
000000を含み得る場合である。
更には、各記録に対して得られた結果の処理のために、
この比較/恒等に対応する機能をユーザは選択できる。
この比較/恒等に対応する機能をユーザは選択できる。
本発明は更に特殊な、詳しくは前記の自動ドキユメンテ
ーシヨンあるいは、基本的には自然言語のテキストから
なるデータベースを取扱わねばならないその他の領域に
おける上記の如き可変長のデータ項目を処理するための
、本発明の実施形態も目的とする。
ーシヨンあるいは、基本的には自然言語のテキストから
なるデータベースを取扱わねばならないその他の領域に
おける上記の如き可変長のデータ項目を処理するための
、本発明の実施形態も目的とする。
これらの実施形態の第1の例としては、比較すべき一連
の論理エンテイテイの論理エンテイテイの始まりを示す
特殊キヤラクタの認識により、上記論理エンテイテイに
関する比較の開始、すでに行なわれた比較の結果の利用
、記憶等の補助機能の実施を可能にし、また後続の論理
エンテイテイ系列の種類を示す特殊キヤラクタあるいは
特殊論理エンテイテイの識別により、行なわれた比較の
種類、上記系列の比較により得られた結果の利用および
上記補助機能の種類を定めるようにしたことを特徴とす
る方法がある。
の論理エンテイテイの論理エンテイテイの始まりを示す
特殊キヤラクタの認識により、上記論理エンテイテイに
関する比較の開始、すでに行なわれた比較の結果の利用
、記憶等の補助機能の実施を可能にし、また後続の論理
エンテイテイ系列の種類を示す特殊キヤラクタあるいは
特殊論理エンテイテイの識別により、行なわれた比較の
種類、上記系列の比較により得られた結果の利用および
上記補助機能の種類を定めるようにしたことを特徴とす
る方法がある。
事実、自然言語または半自然言語での、すなわち自然言
語から派生した語から構成されてはいるがより厳格な構
文の枠内で用いられるゼータベースにおいては論理エン
テイテイはブランクキヤラクタまたは間隔キヤラクタに
より分離された語である。
語から派生した語から構成されてはいるがより厳格な構
文の枠内で用いられるゼータベースにおいては論理エン
テイテイはブランクキヤラクタまたは間隔キヤラクタに
より分離された語である。
データベースの有機化により、上記間隔キヤラクタのう
ち幾つかのものは系列およびゾーンの始まりのインデツ
クスとして用いられる様々な特殊キヤラクタで代替され
る。これらの特殊キヤラクタの個数の倍増を避けるため
には、系列の種類およびそれらの意義を定める、特殊論
理エンテイテイとして知られる論理エンテイテイ、例え
ば、が用いられる。上記特殊論理エンテイテイを体系的
かつ同時的に探索すると、一連の論理エンテイテイに関
して適当な比較を行なうことができ、一方で使用する特
殊キヤラクタの数を最少限にでき、この特殊キヤラクタ
はある場合には単一のブランクキヤラクタあるいは間隔
キヤラクタにまで少なくしてもよい後者の場合、特殊論
理エンテイテイが全く独占的に用いられる筈である。
ち幾つかのものは系列およびゾーンの始まりのインデツ
クスとして用いられる様々な特殊キヤラクタで代替され
る。これらの特殊キヤラクタの個数の倍増を避けるため
には、系列の種類およびそれらの意義を定める、特殊論
理エンテイテイとして知られる論理エンテイテイ、例え
ば、が用いられる。上記特殊論理エンテイテイを体系的
かつ同時的に探索すると、一連の論理エンテイテイに関
して適当な比較を行なうことができ、一方で使用する特
殊キヤラクタの数を最少限にでき、この特殊キヤラクタ
はある場合には単一のブランクキヤラクタあるいは間隔
キヤラクタにまで少なくしてもよい後者の場合、特殊論
理エンテイテイが全く独占的に用いられる筈である。
これによれば、様々な構造をもつたデータベース、すな
わち、可変数の特殊キヤラクタを含むデータベース、例
えばそうしたデータベースの従来からの取扱い方法の範
囲内で構成されたデータベースに本発明の方法を適用で
きる。本発明においては基本的形態として、データを基
準データ項目の1群と反復的同時的に比較する方法であ
つて、サーチされるべきデータの広範な集合体からサー
チ目的に従つてデータの項目を選択的に検索し、該サー
チされるべきデータは、論理実体(ロジカルエンテイテ
イ)を包含するデータの実質的に連続的な順次的な流れ
として該サーチされるべきデータを送信することができ
る任意のデータ源から得られるものであり、該論理実体
の各個は任意の1つの所定のサイズのデータ要素の一連
により形成され、該一連は該データ流れにおける1つの
論理実体の最初の要素として認識され得る1つの論理実
体で開始され該データ流れにおける1つの論理実体の最
後の要素として認識され得る1つの論理エンテイテイで
終了するようになつており、該反復的同時的な比較方法
は基本的なサーチ過程として下記の各段階、すなわち、
(1)サーチ目的に従い、基準データ項目として、該所
定サイズのデータ要素の一連により形成された複数個の
基準論理実体を選択する段階、0i)該複数個の基準論
理実体を各列における1つの論理エンテイテイとともに
2次元配列に記憶させる段階であつて、各列は各個の基
準論理実体の各個の同一シーケンスランクのデータ要素
を包含するもの、(ホ)前述のようにサーチ6されるべ
きデータの該集合体からのデータ源により送信されるデ
ータの流れを構成する該データ要素を順次的に電気的に
受信する段階、(O最初に受信される論理実体の最初の
データ要素を検出する段階、(v)該サーチ目的に従つ
て選択された論理関数の最初のセツトに従い、該最初の
データ要素を該2次元配列の最初の列の内容と、同時的
独立的に、直接に比較する段階、(6)該サーチ目的に
従つて選択された論理関数の第2のセツトに従い、該最
初の比較段階の結果を、結果レジスタの初期状態の所定
のセツトに直接的に結合し、該結合段階の結果を該結果
レジスタに一時的に記憶させる段階、(4)選択された
論理関数の該最初のセツトに従い、次回に受信されたデ
ータ要素を、該2次元配列の第2の列の内容と同時的独
立的に、直接的に比較する段階、(4)選択された論理
関数の該第2のセツトに従い、該第2の比較段階の結果
を最初の結合段階の該一時的に記憶された結果と並列的
に、直接的に結合し、この第2の結合段階の結果を、該
最初に記憶された結果の代りに該結果レジスタに一時的
に記憶させる段階、k)前述の比較段階および結合段階
の交互実行を、該最初に受信された論理要素の最後のデ
ータ要素の検出にひきつづく比較および結合段階か、該
テーブルの最終の列を用いる比較段階およびそれにひき
つづく結合段階か、いずれかが最初に生起するまで進行
させる段階、(イ)最後の結合段階の結果を、該複数の
基準論理実体を参照して、先行する該最初に受信された
論理実体の反復的同時的な、基本的サーチ処理の結果と
して提供する段階、および、Q)最初の記憶段階にひき
つづき前述されたと同じ基本的サーチ処理に従い、各ケ
ースにおいて最初のデータ要素の検出により開始されて
、その後に受信された論理実体を処理するために処理を
進行させる段階、を具備するデータを基準データ項目の
1群と反復的同時的に比較する方法、が提供される。
わち、可変数の特殊キヤラクタを含むデータベース、例
えばそうしたデータベースの従来からの取扱い方法の範
囲内で構成されたデータベースに本発明の方法を適用で
きる。本発明においては基本的形態として、データを基
準データ項目の1群と反復的同時的に比較する方法であ
つて、サーチされるべきデータの広範な集合体からサー
チ目的に従つてデータの項目を選択的に検索し、該サー
チされるべきデータは、論理実体(ロジカルエンテイテ
イ)を包含するデータの実質的に連続的な順次的な流れ
として該サーチされるべきデータを送信することができ
る任意のデータ源から得られるものであり、該論理実体
の各個は任意の1つの所定のサイズのデータ要素の一連
により形成され、該一連は該データ流れにおける1つの
論理実体の最初の要素として認識され得る1つの論理実
体で開始され該データ流れにおける1つの論理実体の最
後の要素として認識され得る1つの論理エンテイテイで
終了するようになつており、該反復的同時的な比較方法
は基本的なサーチ過程として下記の各段階、すなわち、
(1)サーチ目的に従い、基準データ項目として、該所
定サイズのデータ要素の一連により形成された複数個の
基準論理実体を選択する段階、0i)該複数個の基準論
理実体を各列における1つの論理エンテイテイとともに
2次元配列に記憶させる段階であつて、各列は各個の基
準論理実体の各個の同一シーケンスランクのデータ要素
を包含するもの、(ホ)前述のようにサーチ6されるべ
きデータの該集合体からのデータ源により送信されるデ
ータの流れを構成する該データ要素を順次的に電気的に
受信する段階、(O最初に受信される論理実体の最初の
データ要素を検出する段階、(v)該サーチ目的に従つ
て選択された論理関数の最初のセツトに従い、該最初の
データ要素を該2次元配列の最初の列の内容と、同時的
独立的に、直接に比較する段階、(6)該サーチ目的に
従つて選択された論理関数の第2のセツトに従い、該最
初の比較段階の結果を、結果レジスタの初期状態の所定
のセツトに直接的に結合し、該結合段階の結果を該結果
レジスタに一時的に記憶させる段階、(4)選択された
論理関数の該最初のセツトに従い、次回に受信されたデ
ータ要素を、該2次元配列の第2の列の内容と同時的独
立的に、直接的に比較する段階、(4)選択された論理
関数の該第2のセツトに従い、該第2の比較段階の結果
を最初の結合段階の該一時的に記憶された結果と並列的
に、直接的に結合し、この第2の結合段階の結果を、該
最初に記憶された結果の代りに該結果レジスタに一時的
に記憶させる段階、k)前述の比較段階および結合段階
の交互実行を、該最初に受信された論理要素の最後のデ
ータ要素の検出にひきつづく比較および結合段階か、該
テーブルの最終の列を用いる比較段階およびそれにひき
つづく結合段階か、いずれかが最初に生起するまで進行
させる段階、(イ)最後の結合段階の結果を、該複数の
基準論理実体を参照して、先行する該最初に受信された
論理実体の反復的同時的な、基本的サーチ処理の結果と
して提供する段階、および、Q)最初の記憶段階にひき
つづき前述されたと同じ基本的サーチ処理に従い、各ケ
ースにおいて最初のデータ要素の検出により開始されて
、その後に受信された論理実体を処理するために処理を
進行させる段階、を具備するデータを基準データ項目の
1群と反復的同時的に比較する方法、が提供される。
また本発明においては他の形態として、データを基準デ
ータ項目の1群と反復的同時的に比較する装置であつて
、該データは所定のサイズのデータ要素ごとに直列的態
様でデータ源から受信されるものであり、該基準データ
項目は基準論理実体の1つのセツトであり、該比較を行
う装置は、(1)基準論理実体を記憶する第1の記憶手
段であつて、所定の公称最大長さの基準論理実体におけ
る該所定サイズのデータ要素が存在するのに対応する数
の位置を有し、該位置の各個は複数個の指令された記憶
要素を具備し、相異なる記憶された論理実体の1つのデ
ータ要素を包含することが可能であり、かつ読出し出力
を有するもの、(6)基準論理実体の1つのセツトを、
該基準論理実体のデータ要素であつて該第1の記憶手段
のそれぞれの位置に一連の順序で該位置の最初のものか
ら開始されるもの、と共に、該第1の記憶手段へ入力す
る書込み手段、(ホ)該第1の記憶手段の読出し出力を
制御する読出し手段であつて、該第1の記憶手段に非周
期的態様で位置順序により該第1の記憶手段の内容の読
出しを順次的に実行させるもの、(ロ)受信されたデー
タ要素の各個と、該第1の記憶手段の読出された出力に
より、単一の記憶位置から読出されたデータ要素との同
時的および独立的比較を実行する第1の論理手段、(v
) 一時的出力記憶手段を有し、該第1の論理手段の出
力端子に接続された入力端子を有する第2の論理手段で
あつて、該第1の論理手段の出力を該出力記憶手段の内
容と結合し、次いで、該第1の論理手段における他の比
較の実行に先立つて、さらに結合を行うことなく、該比
較の結果を該出力手段に代入するもの、および、@)デ
ータ源からのデータ要素が送出される期間においてデー
タ源から導出されるタイミング信号に応答する制御論理
手段であつて、該論理手段、読取り手段および記憶手段
を始動し制御するに必要な信号を発生するもの、を具備
するデータを基準データの項目の一群と反復的同時的に
比較する装置、が提供される。
ータ項目の1群と反復的同時的に比較する装置であつて
、該データは所定のサイズのデータ要素ごとに直列的態
様でデータ源から受信されるものであり、該基準データ
項目は基準論理実体の1つのセツトであり、該比較を行
う装置は、(1)基準論理実体を記憶する第1の記憶手
段であつて、所定の公称最大長さの基準論理実体におけ
る該所定サイズのデータ要素が存在するのに対応する数
の位置を有し、該位置の各個は複数個の指令された記憶
要素を具備し、相異なる記憶された論理実体の1つのデ
ータ要素を包含することが可能であり、かつ読出し出力
を有するもの、(6)基準論理実体の1つのセツトを、
該基準論理実体のデータ要素であつて該第1の記憶手段
のそれぞれの位置に一連の順序で該位置の最初のものか
ら開始されるもの、と共に、該第1の記憶手段へ入力す
る書込み手段、(ホ)該第1の記憶手段の読出し出力を
制御する読出し手段であつて、該第1の記憶手段に非周
期的態様で位置順序により該第1の記憶手段の内容の読
出しを順次的に実行させるもの、(ロ)受信されたデー
タ要素の各個と、該第1の記憶手段の読出された出力に
より、単一の記憶位置から読出されたデータ要素との同
時的および独立的比較を実行する第1の論理手段、(v
) 一時的出力記憶手段を有し、該第1の論理手段の出
力端子に接続された入力端子を有する第2の論理手段で
あつて、該第1の論理手段の出力を該出力記憶手段の内
容と結合し、次いで、該第1の論理手段における他の比
較の実行に先立つて、さらに結合を行うことなく、該比
較の結果を該出力手段に代入するもの、および、@)デ
ータ源からのデータ要素が送出される期間においてデー
タ源から導出されるタイミング信号に応答する制御論理
手段であつて、該論理手段、読取り手段および記憶手段
を始動し制御するに必要な信号を発生するもの、を具備
するデータを基準データの項目の一群と反復的同時的に
比較する装置、が提供される。
また本発明においてはさらに他の態様として、データを
基準データ項目の1群と反復的同時的に比較する装置で
あつて、該データは所定のサイズのデータ要素ごとに直
列的態様でデータ源から受信されるものであり、該基準
データ項目は基準論理実体の1つのセツトであり、該比
較を行う装置は、(1)基準論理実体を記憶する第1の
記憶手段であつて、所定の公称最大長さの基準論理実体
における該所定サイズのデータ要素が存在するのに対応
する数の位置を有し、該位置の各個は複数個の指令され
た記憶要素を具備し、相異なる記憶された論理実体の1
つのデータ要素を包含することが可能であり、かつ読出
し出力を有するもの、(j)基準論理実体の1つのセツ
トを、該基準論理実体のデータ要素であつて該第1の記
憶手段のそれぞれの位置に一連の順序で該位置の最初の
ものから開始されるもの、と共に、該第1の記憶手段へ
入力する書込み手段、(4)該第1の記憶手段の読出し
出力を制御する読出し手段であつて、該第1の記憶手段
に非周期的態様で位置順序により該第1の記憶手段の内
容の読出しを順次的に実行させるもの、(ロ)出力レジ
スタ、および、該データ源、該第1の記憶手段の読出し
手段および該出力レジスタにそれぞれ接続される3つの
データ入力端子を有する論理手段であつて、受信された
データ要素と該第1の記憶手段から読出されたデータ要
素との同時的独立的比較を行い、該比較結果を該出力記
憶手段の先行する内容に結合し、次いで該データ源に接
続されたデータ入力端子における他のデータ要素の受信
に先立つて、更に結合を行うことなく、該結合結果を該
出力記憶手段に記憶させるもの、および、(v)データ
源からのデータ要素が送出される期間においてデータ源
から導出されるタイミング信号に応答する制御論理手段
であつて、該論理手段、読取り手段、および記憶手段を
始動し制御するに必要な信号を発生するもの、を具備す
るデータを基準データの項目の一群と反復的同時的に比
較する装置、が提供される。
基準データ項目の1群と反復的同時的に比較する装置で
あつて、該データは所定のサイズのデータ要素ごとに直
列的態様でデータ源から受信されるものであり、該基準
データ項目は基準論理実体の1つのセツトであり、該比
較を行う装置は、(1)基準論理実体を記憶する第1の
記憶手段であつて、所定の公称最大長さの基準論理実体
における該所定サイズのデータ要素が存在するのに対応
する数の位置を有し、該位置の各個は複数個の指令され
た記憶要素を具備し、相異なる記憶された論理実体の1
つのデータ要素を包含することが可能であり、かつ読出
し出力を有するもの、(j)基準論理実体の1つのセツ
トを、該基準論理実体のデータ要素であつて該第1の記
憶手段のそれぞれの位置に一連の順序で該位置の最初の
ものから開始されるもの、と共に、該第1の記憶手段へ
入力する書込み手段、(4)該第1の記憶手段の読出し
出力を制御する読出し手段であつて、該第1の記憶手段
に非周期的態様で位置順序により該第1の記憶手段の内
容の読出しを順次的に実行させるもの、(ロ)出力レジ
スタ、および、該データ源、該第1の記憶手段の読出し
手段および該出力レジスタにそれぞれ接続される3つの
データ入力端子を有する論理手段であつて、受信された
データ要素と該第1の記憶手段から読出されたデータ要
素との同時的独立的比較を行い、該比較結果を該出力記
憶手段の先行する内容に結合し、次いで該データ源に接
続されたデータ入力端子における他のデータ要素の受信
に先立つて、更に結合を行うことなく、該結合結果を該
出力記憶手段に記憶させるもの、および、(v)データ
源からのデータ要素が送出される期間においてデータ源
から導出されるタイミング信号に応答する制御論理手段
であつて、該論理手段、読取り手段、および記憶手段を
始動し制御するに必要な信号を発生するもの、を具備す
るデータを基準データの項目の一群と反復的同時的に比
較する装置、が提供される。
次に添付図面に従い本発明を更に詳しく説明する。
第1図にプロツク図で示した第1実施例においては、比
較装置は基本的には、基準データを含む読書きメモリ1
と、それぞれ上記の如く第1および第2の関数をもたら
す2つの演算装置2,3と、結果を含む作業レジスタ4
と、レジスタ/カウンタ5とから構成されている。
較装置は基本的には、基準データを含む読書きメモリ1
と、それぞれ上記の如く第1および第2の関数をもたら
す2つの演算装置2,3と、結果を含む作業レジスタ4
と、レジスタ/カウンタ5とから構成されている。
これら部材全部の特徴は主として基準データの構造およ
び比較演算を実行する選ばれた方法に左右される。
び比較演算を実行する選ばれた方法に左右される。
これを説明するのにここでも方法を説明するのに前記に
すでに用いた例を援用する。
すでに用いた例を援用する。
この例においては、基準データは可変サイズをもつた、
一連の文字数字キヤラクタを含む形式の5個の論理エン
テイテイからなる。
一連の文字数字キヤラクタを含む形式の5個の論理エン
テイテイからなる。
これらのエンテイテイの最大長は間隔を間にとつた15
キヤラクタである。従つて、基準データは16キヤラク
タからなる最大8個の論理エンテイテイで構成されてい
るとする。上記の例においては、本発明の比較演算は2
つの相異つたレベル、すなわちキヤラクタのレベルある
いはビツトのレベルで行ない得ると説明した。
キヤラクタである。従つて、基準データは16キヤラク
タからなる最大8個の論理エンテイテイで構成されてい
るとする。上記の例においては、本発明の比較演算は2
つの相異つたレベル、すなわちキヤラクタのレベルある
いはビツトのレベルで行ない得ると説明した。
第1の例においては、メモリ1の各記憶場所は基準表の
行、すなわち様々な基準論理エンテイテイの同順位のキ
ヤラクタを含んでいる。上記メモリは従つて、16個の
記憶場所を含み、その容量はキヤラクタを表わすのに用
いるコードでは48乃至64ビツトになり、従つて、全
部で768乃至1024ビツトになる。メモリ1を第1
演算装置2に結合する結線6は1記憶場所の容量、すな
わちこの場合48乃至64ビツト等しいサイズ、すなわ
ち多数の送信信号を有することになる。
行、すなわち様々な基準論理エンテイテイの同順位のキ
ヤラクタを含んでいる。上記メモリは従つて、16個の
記憶場所を含み、その容量はキヤラクタを表わすのに用
いるコードでは48乃至64ビツトになり、従つて、全
部で768乃至1024ビツトになる。メモリ1を第1
演算装置2に結合する結線6は1記憶場所の容量、すな
わちこの場合48乃至64ビツト等しいサイズ、すなわ
ち多数の送信信号を有することになる。
第1演算装置2は更に結線8を通じてデータ送信装置7
からデータを、この場合は毎キヤラクタ連続して受信す
る。従つて、第1演算装置2は、上記のように、8キヤ
ラクタに関し第1関数を実施する演算を並列的に行ない
得る回路から構成されている。第2図は相応の構造を図
示しており、これは8個の演算素子9.1乃至9.8か
ら構成されており、これら素子は比較さるべきキヤラク
タを結線8を通じて同時に受信し、またチヤンネル6.
1乃至6.8を通じてメモリ1からの基準キヤラクタを
個個に受信する。
からデータを、この場合は毎キヤラクタ連続して受信す
る。従つて、第1演算装置2は、上記のように、8キヤ
ラクタに関し第1関数を実施する演算を並列的に行ない
得る回路から構成されている。第2図は相応の構造を図
示しており、これは8個の演算素子9.1乃至9.8か
ら構成されており、これら素子は比較さるべきキヤラク
タを結線8を通じて同時に受信し、またチヤンネル6.
1乃至6.8を通じてメモリ1からの基準キヤラクタを
個個に受信する。
第1演算の結果は演算素子9.1乃至9.8の出力線群
で構成されたチヤンネル10を通じて第2の演算装置3
へ送られる。
で構成されたチヤンネル10を通じて第2の演算装置3
へ送られる。
その構成は上記の結果の複雑さに、従つて第1関数の種
類に左右される。等/異比較、以内/類似比較等の単純
な演算の場合、演算素子9は単一の出力信号だけを出し
、チヤンネル10は8個の信号だけを第2演算装置3へ
送信することになる。TTL集積回路7485形で得ら
れるような複雑な比較演算の場合、演算装置3へ送られ
るべき信号の数は2な〜・し3倍になる。第2演算装置
3は一般には、第1演算装置2VCより連続的に行なわ
れた比較の結果について論理和演算を行なう演算装置で
ある。
類に左右される。等/異比較、以内/類似比較等の単純
な演算の場合、演算素子9は単一の出力信号だけを出し
、チヤンネル10は8個の信号だけを第2演算装置3へ
送信することになる。TTL集積回路7485形で得ら
れるような複雑な比較演算の場合、演算装置3へ送られ
るべき信号の数は2な〜・し3倍になる。第2演算装置
3は一般には、第1演算装置2VCより連続的に行なわ
れた比較の結果について論理和演算を行なう演算装置で
ある。
第2演算装置3はチヤンネル10を通じて上記の結果を
、またチャンネル11を通じて作業レジスタ4の内容を
受信する。上記の第2演算または結合の結果はチヤンネ
ル12を通じて作業レジスタ4へ送られる。第3図は上
記の例に応じた図であり、この演算は例えば2個のTT
L集積回路7408形により実施でき、またこの第2演
算装置は8個の演算素子3.1乃至3.8から構成され
ている。その他の結合可能な機能は論理積、算入ないし
は計数等の様様な論理的ないしは演算関数で実施し得る
。他方、フレーミングサーチないしは一連の発生サーチ
等のより複雑な比較演算の割合、第1演算装置2、第2
演算装置3、作業レジスタ4のそれぞれの役割は互いに
他から独立するのがより難しくなるので後述する本発明
の実施例の1つを用いるのが好ましい。作業レジスタ4
はチヤンネル12を通じて、第2演算装置3によつて行
なわれる結合演算の結果を受信する。
、またチャンネル11を通じて作業レジスタ4の内容を
受信する。上記の第2演算または結合の結果はチヤンネ
ル12を通じて作業レジスタ4へ送られる。第3図は上
記の例に応じた図であり、この演算は例えば2個のTT
L集積回路7408形により実施でき、またこの第2演
算装置は8個の演算素子3.1乃至3.8から構成され
ている。その他の結合可能な機能は論理積、算入ないし
は計数等の様様な論理的ないしは演算関数で実施し得る
。他方、フレーミングサーチないしは一連の発生サーチ
等のより複雑な比較演算の割合、第1演算装置2、第2
演算装置3、作業レジスタ4のそれぞれの役割は互いに
他から独立するのがより難しくなるので後述する本発明
の実施例の1つを用いるのが好ましい。作業レジスタ4
はチヤンネル12を通じて、第2演算装置3によつて行
なわれる結合演算の結果を受信する。
作業レジスタの内容は上記演算装置および利用装置、3
〜4チヤンネル11を通じて送られる。作業レジスタ4
は第4図に示すように、少なくとも8個の双安定回路か
らなり、例えば2個のTTL集積回路7475形ないし
は4個のTTL集積回路7474形で形成することがで
きる。レジスタ/カウンタ5の機能はメモリ1を順次ア
ドレス指定してメモリ1がチヤンネル6を通じてその記
憶場所の内容を第1演算装置2へ供給することにある。
〜4チヤンネル11を通じて送られる。作業レジスタ4
は第4図に示すように、少なくとも8個の双安定回路か
らなり、例えば2個のTTL集積回路7475形ないし
は4個のTTL集積回路7474形で形成することがで
きる。レジスタ/カウンタ5の機能はメモリ1を順次ア
ドレス指定してメモリ1がチヤンネル6を通じてその記
憶場所の内容を第1演算装置2へ供給することにある。
この第1例においては、16の状態をもつカウンタが用
いられ、これは4個の2進双安定回路、例えば1個のT
TL集積回路7493形で構成されている。このように
定められたアドレスは結線14を通じてメモリ1へ送ら
れる。毎ビツト処理の場合、メモリ1は8ビツト容量を
各々がもつた使用コードに準じて96個乃至128個の
記憶場所からなる。これがまたチヤンネル6のサイズで
もあり、第1演算装置2は結線8を通じてデータ送信装
置からのビツトと、チヤンネル6を通じてメモリ1から
出る8ビツトとの素比較を実施する8個の回路で構成さ
れねばならない。単純な等/異比較用回路の2例をそれ
ぞれ示したのが第5図、第6図であり、最初の例には例
えばTTL集積回路74155形フオーウエ不マルチプ
レクサ回路とTTL集積回路7404形インバータ回路
とを用い、また第2の例はTTL集積回路7486形排
他的論理和回路2個とインバータとを用いている。第1
演算装置2の出力チヤンネル10は上記の第1例の場合
と同じ特徴を有しており、これは、少なくとも、第1の
機能を適用されるデータ素子とは第2機能が無関係であ
る最も単純な例においては第2演算装置3や作業レジス
タ4にも言える。
いられ、これは4個の2進双安定回路、例えば1個のT
TL集積回路7493形で構成されている。このように
定められたアドレスは結線14を通じてメモリ1へ送ら
れる。毎ビツト処理の場合、メモリ1は8ビツト容量を
各々がもつた使用コードに準じて96個乃至128個の
記憶場所からなる。これがまたチヤンネル6のサイズで
もあり、第1演算装置2は結線8を通じてデータ送信装
置からのビツトと、チヤンネル6を通じてメモリ1から
出る8ビツトとの素比較を実施する8個の回路で構成さ
れねばならない。単純な等/異比較用回路の2例をそれ
ぞれ示したのが第5図、第6図であり、最初の例には例
えばTTL集積回路74155形フオーウエ不マルチプ
レクサ回路とTTL集積回路7404形インバータ回路
とを用い、また第2の例はTTL集積回路7486形排
他的論理和回路2個とインバータとを用いている。第1
演算装置2の出力チヤンネル10は上記の第1例の場合
と同じ特徴を有しており、これは、少なくとも、第1の
機能を適用されるデータ素子とは第2機能が無関係であ
る最も単純な例においては第2演算装置3や作業レジス
タ4にも言える。
従つて第3図、第4図の回路を使用できる。レジスタ/
カウンタ5はこの場合、128の状態を呈しまた6個の
2進双安定回路からなるレジスタである。厳に順次のキ
ヤラクタの演算を行なう場合、これらの演算は、結線1
5を通じてデータ送信装置7によつて出される単純な基
準タイミング信号により制御できる。
カウンタ5はこの場合、128の状態を呈しまた6個の
2進双安定回路からなるレジスタである。厳に順次のキ
ヤラクタの演算を行なう場合、これらの演算は、結線1
5を通じてデータ送信装置7によつて出される単純な基
準タイミング信号により制御できる。
上記のタイミング信号はレジスタ4における、演算装置
3からチャンネル12を通じて到る仮結果の再生および
レジスタ/カウンタ5の同時進みを制御する。データ送
信装置7が独立した、基準タイミング信号を出さない場
合には、データ送信装置からの複合信号からそのタイミ
ング信号を再現させるに適当なセパレータ回路を用いる
ことになる。上記回路の起動κは2つの別々の動作が含
まれる。
3からチャンネル12を通じて到る仮結果の再生および
レジスタ/カウンタ5の同時進みを制御する。データ送
信装置7が独立した、基準タイミング信号を出さない場
合には、データ送信装置からの複合信号からそのタイミ
ング信号を再現させるに適当なセパレータ回路を用いる
ことになる。上記回路の起動κは2つの別々の動作が含
まれる。
その第1はメモリ1に基準データを記入することである
。これは第1図に、データ・チヤンネル17およびアド
レス指定制御結線18を備えた書込み演算装置16によ
つて行なわれる。基準データ記入時のメモリ1のアドレ
ス指定はそのメモリの特定性質および、基準データの供
給時の形式に極めて大きく左右されるが、一般にはこの
アドレス指定は処理中と同時に順次に行なわれ、従つて
レジスタ/カウンタ5によつて行ない得る。上記データ
記入は、毎記憶場所書込み以外の書込み、例えば第1演
算モードでは毎キヤラクタ書込み、あるいは第2演算モ
ード2は毎けた書込みにおいてメモリ1を呼出しできれ
ば大いに簡略化される。これは、上記メモリがいくつか
の技術と両立し得ない場合には特別な構造が必要になる
。起動時の動作の2つ目は、作業レジスタ4およびレジ
スタ/カウンタ5を初期状態にセツトすることである。
。これは第1図に、データ・チヤンネル17およびアド
レス指定制御結線18を備えた書込み演算装置16によ
つて行なわれる。基準データ記入時のメモリ1のアドレ
ス指定はそのメモリの特定性質および、基準データの供
給時の形式に極めて大きく左右されるが、一般にはこの
アドレス指定は処理中と同時に順次に行なわれ、従つて
レジスタ/カウンタ5によつて行ない得る。上記データ
記入は、毎記憶場所書込み以外の書込み、例えば第1演
算モードでは毎キヤラクタ書込み、あるいは第2演算モ
ード2は毎けた書込みにおいてメモリ1を呼出しできれ
ば大いに簡略化される。これは、上記メモリがいくつか
の技術と両立し得ない場合には特別な構造が必要になる
。起動時の動作の2つ目は、作業レジスタ4およびレジ
スタ/カウンタ5を初期状態にセツトすることである。
作業レジスタ4の初期状態は、その伏態の時には、第2
演算装置3が第1演算装置2の出力に対しトランスペア
レットになり、第1演算装置2の出力がレジスタに複写
されるのが好ましい。これが可能でないあるいは実施困
難である場合、例えば比較を行なわんと選んだ第2の機
能に対する中立要素の存在しない場合には、比較結果の
解釈時のレジスタ4の初期状態、そのレジスタの末期状
態への利用/判断装置13の影響を考慮に入れる必要が
ある。更にはまた、メモリ1に含まれる基準論理エンテ
イテイの1部分へ比較の適用を限定するのにも作業レジ
スタ4の起動を用いることもできる。
演算装置3が第1演算装置2の出力に対しトランスペア
レットになり、第1演算装置2の出力がレジスタに複写
されるのが好ましい。これが可能でないあるいは実施困
難である場合、例えば比較を行なわんと選んだ第2の機
能に対する中立要素の存在しない場合には、比較結果の
解釈時のレジスタ4の初期状態、そのレジスタの末期状
態への利用/判断装置13の影響を考慮に入れる必要が
ある。更にはまた、メモリ1に含まれる基準論理エンテ
イテイの1部分へ比較の適用を限定するのにも作業レジ
スタ4の起動を用いることもできる。
これは第3図に示す演算装置で特に行なわれる。作業レ
ジスタ4の双安定回路の1つKお〜・てゼロまたは誤り
である初期状態は対応の基準論理エンテイテイとの比較
の禁止に相当する。レジスタ/カウンタ5はメモリ1の
第1記憶場所をアドレス指定する状態で起動される。
ジスタ4の双安定回路の1つKお〜・てゼロまたは誤り
である初期状態は対応の基準論理エンテイテイとの比較
の禁止に相当する。レジスタ/カウンタ5はメモリ1の
第1記憶場所をアドレス指定する状態で起動される。
この起動は受信した各論理エンテイテイの始まりにおい
て行なわれねばならず、一定長のエンテイテイの場合に
おいては計数により、あるいは可変長のエンテイテイの
場合には特殊キヤラクタの検出により制御される。これ
らの検査は第1図の特殊制御装置19によつて行なわれ
、この装置は結線8,15を通じてデータ送信装置7か
らデータ信号とタイミング信号とを受け、結線20,2
1を通じてレジスタ4,5へ起動信号を与える。上記制
御装置は従つて、結線22を通じてレジスタ/カウンタ
5からサイクル終了信号を受信し、同様にして結線23
を通じて利用/判断装置13へ演算終了信号を与えて、
作業レジスタ4の中に含まれている結果のサンプリング
および利用を生じさせる。第1図に示すように、出力チ
ヤンネル11もまた制御装置19へ到り得、連続比較の
開始に対する比較の結果をその制御装置に投入させ得る
。第7図に示す変形例においては、第1実施例Kおいて
演算装置3および作業レジスタ4によつて行なわれた機
能を実行するのが単一の演算装置25である。この演算
装置25は単一のデータ入力(チヤンネル10)、単一
の出力(チヤンネル11)および2本の制御結線15,
20を備えており、これら結線は全て第1実施例におけ
る同じ役割を有する。上記の変形例は多くの場合第1図
のものよりも安価な回路を提供するものであり、これは
、第2の関数が演算ないしは計数である場合に特に有益
である。これはまた、例えばハミング距離の推定の如き
複雑な比較演算に一般に用いられる演算形式である。第
8図は単純な、毎ビツトモードの等/異比較に対する上
記変形実施例を示している。
て行なわれねばならず、一定長のエンテイテイの場合に
おいては計数により、あるいは可変長のエンテイテイの
場合には特殊キヤラクタの検出により制御される。これ
らの検査は第1図の特殊制御装置19によつて行なわれ
、この装置は結線8,15を通じてデータ送信装置7か
らデータ信号とタイミング信号とを受け、結線20,2
1を通じてレジスタ4,5へ起動信号を与える。上記制
御装置は従つて、結線22を通じてレジスタ/カウンタ
5からサイクル終了信号を受信し、同様にして結線23
を通じて利用/判断装置13へ演算終了信号を与えて、
作業レジスタ4の中に含まれている結果のサンプリング
および利用を生じさせる。第1図に示すように、出力チ
ヤンネル11もまた制御装置19へ到り得、連続比較の
開始に対する比較の結果をその制御装置に投入させ得る
。第7図に示す変形例においては、第1実施例Kおいて
演算装置3および作業レジスタ4によつて行なわれた機
能を実行するのが単一の演算装置25である。この演算
装置25は単一のデータ入力(チヤンネル10)、単一
の出力(チヤンネル11)および2本の制御結線15,
20を備えており、これら結線は全て第1実施例におけ
る同じ役割を有する。上記の変形例は多くの場合第1図
のものよりも安価な回路を提供するものであり、これは
、第2の関数が演算ないしは計数である場合に特に有益
である。これはまた、例えばハミング距離の推定の如き
複雑な比較演算に一般に用いられる演算形式である。第
8図は単純な、毎ビツトモードの等/異比較に対する上
記変形実施例を示している。
図示の回路は、排他的論理和回路26で構成された演算
装置2のと、3個の否定論理和回路27乃至29で構成
された演算装置25とを含んでいる。否定論理和回路2
8,29はセツト/りセツト双安定回路をなしており、
否定論理和回路27は上記双安定回路のりセツト入力に
接続されている。起動時には、結線20を通じて制御演
算装置19から到る信号により演算装置25の双安定回
路群がセツトされる。
装置2のと、3個の否定論理和回路27乃至29で構成
された演算装置25とを含んでいる。否定論理和回路2
8,29はセツト/りセツト双安定回路をなしており、
否定論理和回路27は上記双安定回路のりセツト入力に
接続されている。起動時には、結線20を通じて制御演
算装置19から到る信号により演算装置25の双安定回
路群がセツトされる。
結線8を通じてデータ送信装置7から来る情報の各単位
がこの時、排他的論理和回路26により4チヤンネル6
を通じてメモリ1から出される信号と並列比較される。
チヤンネル8上の信号とチヤンネル6上の信号とが不一
致の場合、チヤンネル10を通じて否定論理回路27へ
送られる、対応回路26の出力信号はチヤンネル15土
の制御信号にセツト/りセツト双安定回路をりセツトさ
せる。このように、比較演算の終りにおいて、セツトさ
れたままの双安定回路は、対応の基準論理エンテイテイ
とデータ送信装置から受けた論理エンテイテイとの間に
不一致のないこと、すなわちそれらが同一であることを
示す。演算装置25のセツト/りセツト双安定回路の、
チヤンネル11を通じて呼出し可能な内容は従つて、受
信論理エンテイテイの識別基準をもたらす。上記形式の
8回路からなる群を8ビツトを含む8つの記憶場所をも
つた固定メモリと組合わせると、特殊キヤラクタおよび
詳しくは可変長の論理エンテイテイを分離させるキヤラ
クタの識別するのに用い得るキヤラクタを識別する回路
が簡単に形成される。
がこの時、排他的論理和回路26により4チヤンネル6
を通じてメモリ1から出される信号と並列比較される。
チヤンネル8上の信号とチヤンネル6上の信号とが不一
致の場合、チヤンネル10を通じて否定論理回路27へ
送られる、対応回路26の出力信号はチヤンネル15土
の制御信号にセツト/りセツト双安定回路をりセツトさ
せる。このように、比較演算の終りにおいて、セツトさ
れたままの双安定回路は、対応の基準論理エンテイテイ
とデータ送信装置から受けた論理エンテイテイとの間に
不一致のないこと、すなわちそれらが同一であることを
示す。演算装置25のセツト/りセツト双安定回路の、
チヤンネル11を通じて呼出し可能な内容は従つて、受
信論理エンテイテイの識別基準をもたらす。上記形式の
8回路からなる群を8ビツトを含む8つの記憶場所をも
つた固定メモリと組合わせると、特殊キヤラクタおよび
詳しくは可変長の論理エンテイテイを分離させるキヤラ
クタの識別するのに用い得るキヤラクタを識別する回路
が簡単に形成される。
このように形成した装置は従つて、可変長の論理エンテ
イテイを処理する、第1図の装置19の根本を形成する
ための、比較装置の演算装置制御用装置として用いられ
る。この装置に対する上記装置は単に例として示したの
であつて、記憶場所の数およびサイズは特殊キヤラクタ
の長さと個数に従つて可変である。このようにして、様
々なコードで表わされるデータあるいは様々な組の特殊
キヤラクタを含むデータを処理しなければならない場合
には読書きメモリを用いることができる。第9図に示す
第2例においては、演算装置2,3の機能は、チヤンネ
ル6,8,11を通じてデータを受け、チヤンネル12
を通じてレジスタ4へ結果を送信する単一演算装置30
により遂行される。
イテイを処理する、第1図の装置19の根本を形成する
ための、比較装置の演算装置制御用装置として用いられ
る。この装置に対する上記装置は単に例として示したの
であつて、記憶場所の数およびサイズは特殊キヤラクタ
の長さと個数に従つて可変である。このようにして、様
々なコードで表わされるデータあるいは様々な組の特殊
キヤラクタを含むデータを処理しなければならない場合
には読書きメモリを用いることができる。第9図に示す
第2例においては、演算装置2,3の機能は、チヤンネ
ル6,8,11を通じてデータを受け、チヤンネル12
を通じてレジスタ4へ結果を送信する単一演算装置30
により遂行される。
第10図は、゛より大きい゛、゛より小さい″″、゛よ
り大きいか等しい”、゛より小さいか等しい″″という
形式の2進比較用の演算装置30の一形式を例として示
している。この装置は、先ず下位データ要素を毎ビツト
処理する際に、数字データ等の、いかなる形式のデータ
にも適用できる。非数字データについては、この装置は
記憶演算を行ない得る。この場合、演算装置30はイン
バータ31と8個のトリプル論理積/論理和素子32.
1乃至32.8とから構成され、その各々は受信した論
理エンテイテイと基準論理エンテイテイの1つとの間に
行なわれる2進減算の結果を順次評価するものである。
これらの4つの可能な検査のいずれを選ぶかは、作業レ
ジスタ4の初期内容およびそのレジスタの末期内容によ
り定められる。この仕様は、8個の基準論理エンテイテ
イ毎に異なつており、このために、相異つた形式の比較
の同時遂行を可能にしかつ従つてフレーミング・サーチ
あるいは限度サーチの直接遂行を可能する。第11図に
示す第3例においては、2個の演算装置2,3および作
業レジスタ4の機能は結合されて、単一演算装置35と
して形成されている。勿論、その他にも多数の変形変更
が可能である。従つて、上記の例は全2、各々が16キ
ヤラクタあるいは128ビツトを最大限含む8個の基準
論理エンテイテイからなる群に関している。第12図に
は更に別の例が示されているが、比較回路は、様々な群
の基準データを含む多数のメモリ・モジユール1a乃至
1nから構成されている。
り大きいか等しい”、゛より小さいか等しい″″という
形式の2進比較用の演算装置30の一形式を例として示
している。この装置は、先ず下位データ要素を毎ビツト
処理する際に、数字データ等の、いかなる形式のデータ
にも適用できる。非数字データについては、この装置は
記憶演算を行ない得る。この場合、演算装置30はイン
バータ31と8個のトリプル論理積/論理和素子32.
1乃至32.8とから構成され、その各々は受信した論
理エンテイテイと基準論理エンテイテイの1つとの間に
行なわれる2進減算の結果を順次評価するものである。
これらの4つの可能な検査のいずれを選ぶかは、作業レ
ジスタ4の初期内容およびそのレジスタの末期内容によ
り定められる。この仕様は、8個の基準論理エンテイテ
イ毎に異なつており、このために、相異つた形式の比較
の同時遂行を可能にしかつ従つてフレーミング・サーチ
あるいは限度サーチの直接遂行を可能する。第11図に
示す第3例においては、2個の演算装置2,3および作
業レジスタ4の機能は結合されて、単一演算装置35と
して形成されている。勿論、その他にも多数の変形変更
が可能である。従つて、上記の例は全2、各々が16キ
ヤラクタあるいは128ビツトを最大限含む8個の基準
論理エンテイテイからなる群に関している。第12図に
は更に別の例が示されているが、比較回路は、様々な群
の基準データを含む多数のメモリ・モジユール1a乃至
1nから構成されている。
これらのモジユールは全て、結線14を通じてレジスタ
/カウンタ5を通じて並列にアドレス指定される。いず
れかの時点において用いられるモジユールの選択は結線
40を通じて制御装置19により決定される。第13図
に示す更に別の例においては、様々な群の基準データは
共通メモリ41の相異なる部分に含められる。
/カウンタ5を通じて並列にアドレス指定される。いず
れかの時点において用いられるモジユールの選択は結線
40を通じて制御装置19により決定される。第13図
に示す更に別の例においては、様々な群の基準データは
共通メモリ41の相異なる部分に含められる。
このメモリのアドレス指定は従つて、結線15を通じて
送られるレジスタ/カウンタ5の内容の組合わせ、また
結線42を通じて制御装置19から出されるアドレス補
数により行なわれる。更にまた別の例においては、演算
装置2,3,25,30および/または35は、同じデ
ータを受信しまた制御装置19により動作を制御される
多数の相異なつた演算装置により構成されている。
送られるレジスタ/カウンタ5の内容の組合わせ、また
結線42を通じて制御装置19から出されるアドレス補
数により行なわれる。更にまた別の例においては、演算
装置2,3,25,30および/または35は、同じデ
ータを受信しまた制御装置19により動作を制御される
多数の相異なつた演算装置により構成されている。
例えば、第14図に示す如く、演算装置2の代りには、
同数の相異なつた第1機能を遂行する1群の独立的演算
素子2a,2b・・・2nが用いられる。これらの演算
素子は結線6,8を通じてメモリ1およびデータ送信装
置7から並列的に入力データを受信し、それらの出力は
単一出力10において再群化される。いずれかの所定時
点において有効な演算装置の選択は結線13を通じて制
御装置19によつて制御される。更に別の例においては
、演算装置2,3または結合された演算装置25または
30はTTL集積回路74181形等の多機能論理回路
により形成される。
同数の相異なつた第1機能を遂行する1群の独立的演算
素子2a,2b・・・2nが用いられる。これらの演算
素子は結線6,8を通じてメモリ1およびデータ送信装
置7から並列的に入力データを受信し、それらの出力は
単一出力10において再群化される。いずれかの所定時
点において有効な演算装置の選択は結線13を通じて制
御装置19によつて制御される。更に別の例においては
、演算装置2,3または結合された演算装置25または
30はTTL集積回路74181形等の多機能論理回路
により形成される。
この例によれば、様々な種類の比較を行ない得る装置を
コンパクトに形成することが可能となる。第15図に示
す第2実施例においては、基準データの表はメモリ50
に含まれる。
コンパクトに形成することが可能となる。第15図に示
す第2実施例においては、基準データの表はメモリ50
に含まれる。
このメモリのアドレス指定を行なうのは、レジスタ/カ
ウンタ5からのチャンネル14上の出力と結線8を通じ
てデータ送信装置7から受信するデータ素子との組合わ
せである。この組合わさつた信号によれば、復号回路5
0aを通じてメモリ50の1記憶場所が選択され、この
場所は第1機能に準じた、受信データ要素と基準論理エ
ンテイテイと同順位のデータ要素との比較の結果を含ん
でいるものである。チヤンネル51を通じてメモリ50
から出される上記記憶場所の内容は、チャンネル11を
通じて得られる作業レジスタ4の内容と、第2関数に従
つた演算装置3により組合わされる。上記比較の結果は
チヤンネル12を通じて作業レジスタ4に記録され、制
御信号が結線15を通じてデータ送信装置7により出さ
れる。この信号はレジスタ/カウンタ5を前進させると
共に、後続データ要素の処理の準備を整える。メモリ5
0の起動は、結線56を通じて補助レジスタ/カウンタ
55から出される様々な種類のエンテイテイと、結線5
4を通じて出される基準論理エンテイテイの連続データ
要素との、第1関数に従つた比較を可能にする。
ウンタ5からのチャンネル14上の出力と結線8を通じ
てデータ送信装置7から受信するデータ素子との組合わ
せである。この組合わさつた信号によれば、復号回路5
0aを通じてメモリ50の1記憶場所が選択され、この
場所は第1機能に準じた、受信データ要素と基準論理エ
ンテイテイと同順位のデータ要素との比較の結果を含ん
でいるものである。チヤンネル51を通じてメモリ50
から出される上記記憶場所の内容は、チャンネル11を
通じて得られる作業レジスタ4の内容と、第2関数に従
つた演算装置3により組合わされる。上記比較の結果は
チヤンネル12を通じて作業レジスタ4に記録され、制
御信号が結線15を通じてデータ送信装置7により出さ
れる。この信号はレジスタ/カウンタ5を前進させると
共に、後続データ要素の処理の準備を整える。メモリ5
0の起動は、結線56を通じて補助レジスタ/カウンタ
55から出される様々な種類のエンテイテイと、結線5
4を通じて出される基準論理エンテイテイの連続データ
要素との、第1関数に従つた比較を可能にする。
結線53上の信号によりレジスタ/カウンタ5がレジス
タ/カウンタ55の各サイクル毎に1段ずつ進められる
。またメモリ50のアドレス指定は結線14,56を通
じて行なわれる。最終的には、結線58上の信号により
、例えば反復演算の場合にメモリ50の直接データ書込
みが、すでに準備されたデータを援用して行なわれる。
この実施例は第1実施例に関連して上述したと同じ変更
修飾が可能である。
タ/カウンタ55の各サイクル毎に1段ずつ進められる
。またメモリ50のアドレス指定は結線14,56を通
じて行なわれる。最終的には、結線58上の信号により
、例えば反復演算の場合にメモリ50の直接データ書込
みが、すでに準備されたデータを援用して行なわれる。
この実施例は第1実施例に関連して上述したと同じ変更
修飾が可能である。
但し第9図乃至第11図に示す例の如き修飾変更は行な
われない。利用/判断装置13は、求めている結果の形
式に従つて多数の演算素子を含んでいる。第1の単純な
演算素子は緩衝記憶装置であり、これには一系列の、あ
るいは系列組の論理エンテイテイに関する比較の結果が
記録される。この緩衝記憶装置は結線23を通じて制御
装置9により制御される(第1図参照)。第2の重要な
演算素子は組合わせレジスタである。
われない。利用/判断装置13は、求めている結果の形
式に従つて多数の演算素子を含んでいる。第1の単純な
演算素子は緩衝記憶装置であり、これには一系列の、あ
るいは系列組の論理エンテイテイに関する比較の結果が
記録される。この緩衝記憶装置は結線23を通じて制御
装置9により制御される(第1図参照)。第2の重要な
演算素子は組合わせレジスタである。
第16図に示すように、これは、この図の例では8個の
双安定回路100.1乃至100.8からなるレジスタ
であり、これら回路は8個の回路101.1乃至101
.8からなる論理和演算装置と組合わさつている。上記
サマリ一演算装置は、2進結果をもたらしかつ制御信号
を出し得るある特定数の判断演算装置と組合わせ得る。
その1つは8個の入力を備え、結果のうち少なくとも1
つが得られているか否かに関しての判断を可能にする論
理和回路102である。第2回路103は論理積回路で
あり、これは結果が全て得られているか否か、例えば全
基準論理エンテイテイが認識されているか否かについて
その出力で示すような形式のものである。第3の回路は
コンパレータ104とレジスタ105とから構成されて
いる。
双安定回路100.1乃至100.8からなるレジスタ
であり、これら回路は8個の回路101.1乃至101
.8からなる論理和演算装置と組合わさつている。上記
サマリ一演算装置は、2進結果をもたらしかつ制御信号
を出し得るある特定数の判断演算装置と組合わせ得る。
その1つは8個の入力を備え、結果のうち少なくとも1
つが得られているか否かに関しての判断を可能にする論
理和回路102である。第2回路103は論理積回路で
あり、これは結果が全て得られているか否か、例えば全
基準論理エンテイテイが認識されているか否かについて
その出力で示すような形式のものである。第3の回路は
コンパレータ104とレジスタ105とから構成されて
いる。
これによればレジスタ100に含まれていて、レジスタ
105中の特定のフアイルされたデータと比較さるべき
結果の組合わせを可能にする。最終的には、作業レジス
タ4および組合わせレジスタ100のそれぞれの出力1
1,106は個個の比較や組合わせの結果と、メモリ1
に類似した第2メモリに含まれる1群の形式の結果との
比較を可能にする別の比較装置の入力に直接ないしは中
間レジスタを介して接続され得る。
105中の特定のフアイルされたデータと比較さるべき
結果の組合わせを可能にする。最終的には、作業レジス
タ4および組合わせレジスタ100のそれぞれの出力1
1,106は個個の比較や組合わせの結果と、メモリ1
に類似した第2メモリに含まれる1群の形式の結果との
比較を可能にする別の比較装置の入力に直接ないしは中
間レジスタを介して接続され得る。
更にこの装置を、可変長の、例えば複数系列または系列
組の論理エンテイテイに対して区切符号として用いられ
る形式の論理エンテイテイの識別に適用することもでき
る。
組の論理エンテイテイに対して区切符号として用いられ
る形式の論理エンテイテイの識別に適用することもでき
る。
その場合、この比較装置は、第17図に示すような3個
の比較サブシステムで構成し、第1サブシステム110
を特殊キャラクタの識別、第2サブシステム111を「
区切」論理エンテイテイの識別、また第3サブシステム
を主要比較にそれぞれ用いるのが好ましい。データ送信
装置7からの比較さるべきデータ項目は上記の3サブシ
ステムにより並列受信され、従つて、これらサブシステ
ムは上記データ送信装置の出力に同期して、但し、別の
サイクルに準じて同時に動作する。緩衝記憶装置113
は一連(系列)の論理エンテイテイを仮記憶する。上記
3サブシステムの各々の起動はこの場合先のサブシステ
ムにより得られた結果に準じて処理装置114により制
御される。主たる比較の結果はチヤンネル115を通じ
てサブシステム112により処理装置114へ送られる
が、これらの結果にはサブシステム111により特に出
される識別パラメータおよび必要であれば緩衝記憶装置
113中の記憶された論理エンテイテイ系列が伴なう。
の比較サブシステムで構成し、第1サブシステム110
を特殊キャラクタの識別、第2サブシステム111を「
区切」論理エンテイテイの識別、また第3サブシステム
を主要比較にそれぞれ用いるのが好ましい。データ送信
装置7からの比較さるべきデータ項目は上記の3サブシ
ステムにより並列受信され、従つて、これらサブシステ
ムは上記データ送信装置の出力に同期して、但し、別の
サイクルに準じて同時に動作する。緩衝記憶装置113
は一連(系列)の論理エンテイテイを仮記憶する。上記
3サブシステムの各々の起動はこの場合先のサブシステ
ムにより得られた結果に準じて処理装置114により制
御される。主たる比較の結果はチヤンネル115を通じ
てサブシステム112により処理装置114へ送られる
が、これらの結果にはサブシステム111により特に出
される識別パラメータおよび必要であれば緩衝記憶装置
113中の記憶された論理エンテイテイ系列が伴なう。
第18図は比較装置の構造に適合した記憶装置の論理構
成を示している。
成を示している。
この記憶装置は、各々p個のビツトを含むn個の記憶場
所を有するh個の同一モジユール200.1乃至200
.hから形成されている。これらモジユールのアドレス
入力およびデータ入力はそれぞれ、並列チヤンネル20
1,202に接続されている。
所を有するh個の同一モジユール200.1乃至200
.hから形成されている。これらモジユールのアドレス
入力およびデータ入力はそれぞれ、並列チヤンネル20
1,202に接続されている。
またこれらモジユールのデータ出力は独立した並列チヤ
ンネル203.1乃至203.hである。ある比較装置
実施例では、この緩衝記憶装置は更に、マルチプレクサ
204.1乃至204hを含んでおり、これらの入力は
モジユール203.1乃至203.hの出力チヤンネル
に接続されており、またこれらマルチプレクサの出力は
並列結線205を形成している。メモリモジユール20
0.1乃至200.hの書込み制御はモジユール毎に単
一結線206.1乃至206.hを通じて個々に行なわ
れる。
ンネル203.1乃至203.hである。ある比較装置
実施例では、この緩衝記憶装置は更に、マルチプレクサ
204.1乃至204hを含んでおり、これらの入力は
モジユール203.1乃至203.hの出力チヤンネル
に接続されており、またこれらマルチプレクサの出力は
並列結線205を形成している。メモリモジユール20
0.1乃至200.hの書込み制御はモジユール毎に単
一結線206.1乃至206.hを通じて個々に行なわ
れる。
これらのモジユールは技術的必要事項であれば読出しを
結線207で集合的に制御される。出力マルチプレクサ
204.1乃至204.hは設けられる場合に限り、並
列結線208VCより集合的に制御される。
結線207で集合的に制御される。出力マルチプレクサ
204.1乃至204.hは設けられる場合に限り、並
列結線208VCより集合的に制御される。
比較装置の起動が行なわれると、基準論理エンテイテイ
は1エンテイテイ/モジユールの割合でメモリモジユー
ル200.1乃至200.hに連続的に記録される。
は1エンテイテイ/モジユールの割合でメモリモジユー
ル200.1乃至200.hに連続的に記録される。
基準論理エンテイテイを構成するpビツトのデータ要素
は並列チヤンネル202上に連続的に現われ、並列チヤ
ンネル201上に同時に現われたアドレス信号により指
定された記憶場所に各々記録される。書込み動作は、書
込み中の基準論理エンテイテイに相応したメモリ200
のモジユールにおいて終端する結線206上の信号によ
り制御される。並列出力203.1乃至203.h上に
同時に現われるpビツトのh個のデータ要素は、データ
送信装置7からのpビツトのデータ要素、例えば第1図
、第2図に示した表に関連して述べたキヤラクタに関す
る比較演算を実行するのに直接に用い得る。
は並列チヤンネル202上に連続的に現われ、並列チヤ
ンネル201上に同時に現われたアドレス信号により指
定された記憶場所に各々記録される。書込み動作は、書
込み中の基準論理エンテイテイに相応したメモリ200
のモジユールにおいて終端する結線206上の信号によ
り制御される。並列出力203.1乃至203.h上に
同時に現われるpビツトのh個のデータ要素は、データ
送信装置7からのpビツトのデータ要素、例えば第1図
、第2図に示した表に関連して述べたキヤラクタに関す
る比較演算を実行するのに直接に用い得る。
上記出力はまた、1つまたはそれ以上のモジユールの内
容の一部を、それが結果として用いられる場合に、転送
するのにも用い得る。マルチプレクサ203.1乃至2
03.hは、基準論理エンテイテイを構成するデータ単
位ないしはビツトの系列を並列チヤンネル205上に適
宜の順位で得ることを可能にする。
容の一部を、それが結果として用いられる場合に、転送
するのにも用い得る。マルチプレクサ203.1乃至2
03.hは、基準論理エンテイテイを構成するデータ単
位ないしはビツトの系列を並列チヤンネル205上に適
宜の順位で得ることを可能にする。
上記系列は比較演算の毎ビツト遂行に必要である。この
場合、並列アドレス・チヤンネル201、制御チヤンネ
ル208の群は、レジスタ/カウンタの出力15を形成
している第1図、第7図、第9図、第11図、第12図
、第13図のチヤンネル14を構成し、更にマルチプレ
クサ204を制御するチヤンネル208はレジスタ5の
下位段の出力を形成している。基準論理エンテイテイの
表を含むメモリのかかる論理構成によれば、一般にはp
ビツトのデータ要素で連続的に毎キヤラクタまたはそれ
以上で上記エンテイテイを出し得るいずれのデータ送信
装置の迅速変更をも特に可能にする。
場合、並列アドレス・チヤンネル201、制御チヤンネ
ル208の群は、レジスタ/カウンタの出力15を形成
している第1図、第7図、第9図、第11図、第12図
、第13図のチヤンネル14を構成し、更にマルチプレ
クサ204を制御するチヤンネル208はレジスタ5の
下位段の出力を形成している。基準論理エンテイテイの
表を含むメモリのかかる論理構成によれば、一般にはp
ビツトのデータ要素で連続的に毎キヤラクタまたはそれ
以上で上記エンテイテイを出し得るいずれのデータ送信
装置の迅速変更をも特に可能にする。
これは特に、第17図にプロツク図で示しているような
装置の場合には、特に重要であり、これはサブシステム
の記憶場所に含まれる゛3区切゛基準エンテイテイが一
般には、認識すべきデータ項日のそれに類似した出力速
度でデータ送信装置7から得られる。上記論理構成は勿
論、利用可能な構成部品に応じた方法で行なわれる。各
メモリモジユール200は例えば、多数の同様な集積回
路で形成することができ、並列のアドレス指定や制御を
受け得る。16X4ビツトの、2個のTTL集積回路7
489形で形成されたモジユールは最大16個のキヤラ
クタを有する論理エンテイテイの記憶を可能にする。
装置の場合には、特に重要であり、これはサブシステム
の記憶場所に含まれる゛3区切゛基準エンテイテイが一
般には、認識すべきデータ項日のそれに類似した出力速
度でデータ送信装置7から得られる。上記論理構成は勿
論、利用可能な構成部品に応じた方法で行なわれる。各
メモリモジユール200は例えば、多数の同様な集積回
路で形成することができ、並列のアドレス指定や制御を
受け得る。16X4ビツトの、2個のTTL集積回路7
489形で形成されたモジユールは最大16個のキヤラ
クタを有する論理エンテイテイの記憶を可能にする。
このモジユールの書込みはオクテツトまたは4ビツトの
データ要素のいずれかで生じさせ得る。かかるモジユー
ルの内容の読出しはオクテツトまたは4ビツトの要素で
相称的に行ない得、あるいは4または8個の入力を備え
たマルチプレクサを用いて、あるいはこれらの2形式を
組合わせることにより毎ビツトの割合で行ない得る。他
方、200.1乃至200.hの如き多数のメモリモジ
ユールを含む大容量構成部品を用いた全ての例は選んだ
実用的構成に準じて書込みおよび/もしくは読出し動作
の遂行なより複雑化する。
データ要素のいずれかで生じさせ得る。かかるモジユー
ルの内容の読出しはオクテツトまたは4ビツトの要素で
相称的に行ない得、あるいは4または8個の入力を備え
たマルチプレクサを用いて、あるいはこれらの2形式を
組合わせることにより毎ビツトの割合で行ない得る。他
方、200.1乃至200.hの如き多数のメモリモジ
ユールを含む大容量構成部品を用いた全ての例は選んだ
実用的構成に準じて書込みおよび/もしくは読出し動作
の遂行なより複雑化する。
多数の基準論理エンテイテイに属するデータ要素の単一
記憶場所への群化には各記録サイクルの間、すでに記録
されたデータ要素の予備記録および、従つてレジスタへ
の仮記憶を必要とする。相異なつた基準論理エンテイテ
イに属する同順位のデータ要素の様々なアドレスの多数
の記憶場所への分布によりそれらの要素の連続読出しが
行なわれ、これは単サイクルの比較演算および、その結
果、演算を実行する時間の同一係数による増倍を実行す
るのに必要である。
記憶場所への群化には各記録サイクルの間、すでに記録
されたデータ要素の予備記録および、従つてレジスタへ
の仮記憶を必要とする。相異なつた基準論理エンテイテ
イに属する同順位のデータ要素の様々なアドレスの多数
の記憶場所への分布によりそれらの要素の連続読出しが
行なわれ、これは単サイクルの比較演算および、その結
果、演算を実行する時間の同一係数による増倍を実行す
るのに必要である。
しかしながら、かかる論理構成は、データ送信装置の出
力が適当である全ての場合に大容量の単一ないしは2〜
3個の集積回路を用いれば費用が少なくて済むので完全
に正当化できる。
力が適当である全ての場合に大容量の単一ないしは2〜
3個の集積回路を用いれば費用が少なくて済むので完全
に正当化できる。
第19図に示す装置は3個の表メモリと、特殊キヤラク
タを含むメモリTCS3OOと、特殊論理エンテイテイ
を含むメモリ置S3Olと、基準論理エンテイテイを含
むメモリ置R3O2とを、様々な形式の結果を含むメモ
リTER3O3と共に備えている。
タを含むメモリTCS3OOと、特殊論理エンテイテイ
を含むメモリ置S3Olと、基準論理エンテイテイを含
むメモリ置R3O2とを、様々な形式の結果を含むメモ
リTER3O3と共に備えている。
上記メモリは、第18図に示すように、同一のモジユー
ル200.1乃至200.hと、同数のマルチプレクサ
204.1乃至204.hとから形成されている。
ル200.1乃至200.hと、同数のマルチプレクサ
204.1乃至204.hとから形成されている。
メモリTER3O3もまた、並列制御を受ける特定数の
循環レジスタで構成されている。
循環レジスタで構成されている。
表メモリTCS3OO,TELS3Ol,TELR3O
2は直列接続された2個のレジスタ/カウンタ305,
306からなる共通アドレス指定装置A3O4によりア
ドレスを指定され、レジスタ/カウンタ306のほうは
非サイクル形であり、すなわちゼロ・りセツト装置32
7の働きのみによりその初期状態に復帰する。
2は直列接続された2個のレジスタ/カウンタ305,
306からなる共通アドレス指定装置A3O4によりア
ドレスを指定され、レジスタ/カウンタ306のほうは
非サイクル形であり、すなわちゼロ・りセツト装置32
7の働きのみによりその初期状態に復帰する。
レジスタ/カウンタ305の出力はアドレス指定装置A
3O4の下位に対応しており、3個の表メモリ300乃
至302の群に共通している。
3O4の下位に対応しており、3個の表メモリ300乃
至302の群に共通している。
最多数の特殊論理エンテイテイおよび基準論理エンテイ
テイのキヤラクタに対応するレジスタ/カウンタ306
の出力308は表メモリ置301、置R3O2だけを制
御する。上記表メモリは並列結線309により例えば毎
キヤラクタで書込みされる。
テイのキヤラクタに対応するレジスタ/カウンタ306
の出力308は表メモリ置301、置R3O2だけを制
御する。上記表メモリは並列結線309により例えば毎
キヤラクタで書込みされる。
データ送信装置310は結線311を通じて連続的にデ
ータを、また結線312を通じて基準タイミング信号を
出す。
ータを、また結線312を通じて基準タイミング信号を
出す。
上記データ項目と表メモリTCS3OO,TELS3O
l,TELR3O2の出力313,314,315上の
信号との比較は3個の演算装置316,317,318
により行なわれる。
l,TELR3O2の出力313,314,315上の
信号との比較は3個の演算装置316,317,318
により行なわれる。
最初の2個の演算装置316,317は等/異比較機能
を持つものであり、例えば第8図に示すような多数の回
路あるいは状態変更制御装置を用いた論理的に同等の回
路で形成し得る。最後の演算装置318は同一の構造を
もち得る、あるいは第3図、第5図、第6図、第10図
に示すような回路で形成できる、あるいは上記のように
、極めて様様な比較関数を実行する多機能付き集積回路
で構成できる。上記演算装置318の出力は演算装置3
19により制御される。
を持つものであり、例えば第8図に示すような多数の回
路あるいは状態変更制御装置を用いた論理的に同等の回
路で形成し得る。最後の演算装置318は同一の構造を
もち得る、あるいは第3図、第5図、第6図、第10図
に示すような回路で形成できる、あるいは上記のように
、極めて様様な比較関数を実行する多機能付き集積回路
で構成できる。上記演算装置318の出力は演算装置3
19により制御される。
後者は上記のような、また第16図に例えば100,1
01で示した第3論理機能に従つて基本比較の結果を結
合する。この演算装置319の出力320は演算装置3
21に接続されており、この演算装置321のほうはチ
ヤンネル322上に得られる、表メモリTER3O3の
内容と演算装置319の最終的内容とを比較するもので
ある。
01で示した第3論理機能に従つて基本比較の結果を結
合する。この演算装置319の出力320は演算装置3
21に接続されており、この演算装置321のほうはチ
ヤンネル322上に得られる、表メモリTER3O3の
内容と演算装置319の最終的内容とを比較するもので
ある。
上記演算装置321の構造は演算装置318のそれに類
している。比較演算装置316の出力325は始動論理
演算装置326に接続されている。この装置326はチ
ヤンネル(出力)325に信号を与えられると、判断装
置335を制御する信号を結線324上に、またアドレ
ス指定装置A3O4をゼロにりセツトする信号を結線3
27上に、また演算装置316乃至318の作業レジス
タをゼロにりセツトする信号を結線328上に、また入
力結線330を通じて演算装置317の内容を転送する
信号を結線329上に、それぞれ発生させる。上記の転
送はレジスタ331において行なわれ、同レジスタの出
力332,333,334はそれぞれに、演算装置31
8から演算装置319への転送、演算装置319および
321の起動、判断装置335の幾つかの機能を制御す
る。上記判断装置335はチヤンネル323を通じて演
算装置319の最終的内容を受信する。
している。比較演算装置316の出力325は始動論理
演算装置326に接続されている。この装置326はチ
ヤンネル(出力)325に信号を与えられると、判断装
置335を制御する信号を結線324上に、またアドレ
ス指定装置A3O4をゼロにりセツトする信号を結線3
27上に、また演算装置316乃至318の作業レジス
タをゼロにりセツトする信号を結線328上に、また入
力結線330を通じて演算装置317の内容を転送する
信号を結線329上に、それぞれ発生させる。上記の転
送はレジスタ331において行なわれ、同レジスタの出
力332,333,334はそれぞれに、演算装置31
8から演算装置319への転送、演算装置319および
321の起動、判断装置335の幾つかの機能を制御す
る。上記判断装置335はチヤンネル323を通じて演
算装置319の最終的内容を受信する。
またこの判断装置は第16図に示すように、演算装置3
19に含まれる比較結果に関する単純な論理的倹査、例
えば全結果、部分結果、大半の結果、所与順位の結果等
の形式の結果を検査する。これら検査結果群はチヤンネ
ル337および制御結線338を通じて緩衝記憶装置3
36に記憶され得る。判断装置335はまた緩衝記憶装
置340ヘチヤンネル339を通じて制御信号、起動信
号、書込み信号を出し、この記憶装置は結線311,3
12を通して、データ送信装置310の出すデータおよ
び時間基準(基準タイミング)信号を受信する。
19に含まれる比較結果に関する単純な論理的倹査、例
えば全結果、部分結果、大半の結果、所与順位の結果等
の形式の結果を検査する。これら検査結果群はチヤンネ
ル337および制御結線338を通じて緩衝記憶装置3
36に記憶され得る。判断装置335はまた緩衝記憶装
置340ヘチヤンネル339を通じて制御信号、起動信
号、書込み信号を出し、この記憶装置は結線311,3
12を通して、データ送信装置310の出すデータおよ
び時間基準(基準タイミング)信号を受信する。
上記緩衝記憶装置336は実に複数形式の結果との比較
を行なう演算装置321の出力にチヤンネル341を通
じて接続されている。
を行なう演算装置321の出力にチヤンネル341を通
じて接続されている。
最終的に、出力342は緩衝記憶装置336の内容、す
なわち検査結果および複数形式の結果との比較の結果を
利用装置に調べさせる。
なわち検査結果および複数形式の結果との比較の結果を
利用装置に調べさせる。
同様にして、緩衝記憶装置340の出力343は同装置
に記憶されている数系列のデータの利用を可能にする。
上記の説明は基本的は本発明による最小限の毎ビツト処
理に関している。
に記憶されている数系列のデータの利用を可能にする。
上記の説明は基本的は本発明による最小限の毎ビツト処
理に関している。
同図は実κ、本発明の、例えば毎オクテツト処理関数の
構成についても示している。
構成についても示している。
この例では、表メモリ300乃至302は第18図のマ
ルチプレクサ204.1乃至204.h等のものは含ん
でおらず、演算装置316乃至318はその前部に、第
2図に示す如き第1並列演算装置を有している。更には
、起動演算装置326およびレジスタ331は上記の如
く、第19図に示す如きものとは異なつた機能に対応す
る極めて多数の出力を備えるものでよい。こうすれば表
メモリ300,301は対応の容量をもつたものとなる
。
ルチプレクサ204.1乃至204.h等のものは含ん
でおらず、演算装置316乃至318はその前部に、第
2図に示す如き第1並列演算装置を有している。更には
、起動演算装置326およびレジスタ331は上記の如
く、第19図に示す如きものとは異なつた機能に対応す
る極めて多数の出力を備えるものでよい。こうすれば表
メモリ300,301は対応の容量をもつたものとなる
。
レジスタ331に関連して示したものの全部または一部
の代りに演算装置326の特定補助出力を用いる、ある
いはそれらと、論理和回路を介して結合させてもよい。
この状況、もつと一般的には、演算装置326からの制
御信号の分配は、比較装置の起動および順位論理をデー
タベースの特定構造およびユーザの要求に適合させるよ
うに利用装置で制御可能である。同様にして、判断装置
335の補助出力は例えばコンピユータ形式の、割込、
リクエストあるいは状態信号を利用装置へ、また、通常
の順次動作または、特定動作を目的として、特定記録を
示すヘツデイングの認識時に磁気デイスクの電子結合装
置への書込制御信号等の制御信号をデータ送信装置へ供
給し得る。上記の例においては、誤りの発生時に再起動
を行ない得るようにするためには、アドレスレジス\夕
を伴なつた高速呼出メモリ形式の緩衝記憶装置340を
形成することが必要であり、上記アドレスレジスタには
交さ結線を備えたデユプリケート装置が設けられる。
の代りに演算装置326の特定補助出力を用いる、ある
いはそれらと、論理和回路を介して結合させてもよい。
この状況、もつと一般的には、演算装置326からの制
御信号の分配は、比較装置の起動および順位論理をデー
タベースの特定構造およびユーザの要求に適合させるよ
うに利用装置で制御可能である。同様にして、判断装置
335の補助出力は例えばコンピユータ形式の、割込、
リクエストあるいは状態信号を利用装置へ、また、通常
の順次動作または、特定動作を目的として、特定記録を
示すヘツデイングの認識時に磁気デイスクの電子結合装
置への書込制御信号等の制御信号をデータ送信装置へ供
給し得る。上記の例においては、誤りの発生時に再起動
を行ない得るようにするためには、アドレスレジス\夕
を伴なつた高速呼出メモリ形式の緩衝記憶装置340を
形成することが必要であり、上記アドレスレジスタには
交さ結線を備えたデユプリケート装置が設けられる。
第20図に示すように、緩衝記憶装置340はこの場合
、読書きメモリモジユール350、アドレスレジスタ3
51、デユプリケートレジスタ350を含んで形成され
る。
、読書きメモリモジユール350、アドレスレジスタ3
51、デユプリケートレジスタ350を含んで形成され
る。
上記2つのレジスタのそれぞれの出力は他のレジスタの
入力に接続されているので、制御信号355,356の
作用下で非破壊的な内容の往復複写が可能である。通常
の動作時には、前進制御信号358は読書き制御信号3
59の状態に準じて、チヤンネル360を通じて到るデ
ータ項目のメモリモジユール350への順次記録ないし
はチヤンネル361を通じてのそれらデータ項目の順次
読出しを可能にする。結果の緩衝記憶装置336も同様
の構造のものでよいが、2入力337,341を備える
マルチプレクサを備えた入カチヤンネル360について
はこの限りでない。データベースの読出し時ないしはメ
ツセージの受信時に、制御信号355は、正しく読出し
または受信された記録またはメツセージの終りに再開イ
ンデツクスボインタのデユプリケートレジスタ352へ
の記憶を生じさせると同時に先行の再開インデツクスボ
インタを消滅させる。
入力に接続されているので、制御信号355,356の
作用下で非破壊的な内容の往復複写が可能である。通常
の動作時には、前進制御信号358は読書き制御信号3
59の状態に準じて、チヤンネル360を通じて到るデ
ータ項目のメモリモジユール350への順次記録ないし
はチヤンネル361を通じてのそれらデータ項目の順次
読出しを可能にする。結果の緩衝記憶装置336も同様
の構造のものでよいが、2入力337,341を備える
マルチプレクサを備えた入カチヤンネル360について
はこの限りでない。データベースの読出し時ないしはメ
ツセージの受信時に、制御信号355は、正しく読出し
または受信された記録またはメツセージの終りに再開イ
ンデツクスボインタのデユプリケートレジスタ352へ
の記憶を生じさせると同時に先行の再開インデツクスボ
インタを消滅させる。
結線311を通じてデータ送信装置から受信した記録な
いしは後続メツセージはチャンネル311にその時接続
しているチヤンネル360を通じてメモリモジユール3
50へ書込みされて、その時チヤンネル312に接続し
ている結線358によりアドレスが進められる。
いしは後続メツセージはチャンネル311にその時接続
しているチヤンネル360を通じてメモリモジユール3
50へ書込みされて、その時チヤンネル312に接続し
ている結線358によりアドレスが進められる。
誤りの生じた場合、再開は制御信号356による作用で
行なわれ、この信号は2個の緩衝記憶装置336,34
0においてはデユプリケートレジスタ352の内容のア
ドレスレジスタ351への複写を生じさせる。
行なわれ、この信号は2個の緩衝記憶装置336,34
0においてはデユプリケートレジスタ352の内容のア
ドレスレジスタ351への複写を生じさせる。
誤りのない場合には、制御信号355が、2個の緩衝記
憶装置336,340に記憶されていたデータの終りに
おいて再開インデツクスボインタとして用いられる。
憶装置336,340に記憶されていたデータの終りに
おいて再開インデツクスボインタとして用いられる。
かかる再開ぱメモリフアイルの管理およびデータ伝送に
よく用いられる方法に従つて実施できる。
よく用いられる方法に従つて実施できる。
こうした緩衝記憶装置の構成によれば、読出しされたな
いしは受信して完全に処理され、緩衝記憶装置352に
記憶されたインデツクスボインタで区切られた記録また
はメツセージに従つて緩衝記憶装置の内容の一部を利用
装置へ転送するために、1緩衝記憶装置がオバーフロ一
した場合には比転を中止でき、一方では部分的に処理さ
れた記録またはメツセージの反復による処理の再開を可
能にするという利点を備えている。すると、メモリモジ
ユール350に記憶されている情報は結線361(第2
0図),342,343(第19図)および制御信号結
線358(第20図)る通じて利用装置により回復され
る。
いしは受信して完全に処理され、緩衝記憶装置352に
記憶されたインデツクスボインタで区切られた記録また
はメツセージに従つて緩衝記憶装置の内容の一部を利用
装置へ転送するために、1緩衝記憶装置がオバーフロ一
した場合には比転を中止でき、一方では部分的に処理さ
れた記録またはメツセージの反復による処理の再開を可
能にするという利点を備えている。すると、メモリモジ
ユール350に記憶されている情報は結線361(第2
0図),342,343(第19図)および制御信号結
線358(第20図)る通じて利用装置により回復され
る。
この装置はデータベースの記録内容の修飾を簡単かつ自
動的に行ない得る。この記録の読出しには、修飾すべき
記録ないしはサブレコードの位置は比較装置によりイン
デツキングされ、特殊キヤラクタないしは与えられた特
殊論理エンテイテイの識別時に判断装置335の出す制
御信号355の作用でデユプリケートレジスタ352に
残留する。読出しは記録の終りまで継続され、その記録
の全体が結線311,360を通じて緩衝記憶装置34
0のメモリモジユール350に記憶される。デユプリケ
ートレジスタ352に含まれるインデツクスボインタの
制御信号356によるアドレスレジスタへの複写により
修飾はインデツクスされた順位で実行される。アドレス
レジスタ351は最終的には制御信号350の作用で再
起動され、メモリモジユール350の修飾内容はデータ
ベースサポートの、例えば、修飾内容が許せば同じ場所
に再記録される。この再書込みは制御信号358,35
9の作用で行なわれ、このためにチヤンネル361はデ
ータベース記録装置、例えば磁気デイスクのデータ入力
に接続されている。単純な修飾、例えばカウントないし
はその他の数字パラメータをアツプツーデート化する場
合には、修飾要素、演算コードおよびデータは装置に付
属した特殊表に含め得る。こうした要素のうち1つが、
比較で同時に操索可能で表302に記述子を含む記録の
うちでインデツクスされたものを識別する演算装置31
9の出力323により直接制御される。この装置は更に
、比較されかつ、その比較の結果により利用装置への効
果的転送が条件づけられるような論理エンテイテイの系
統的記憶を可能にする。
動的に行ない得る。この記録の読出しには、修飾すべき
記録ないしはサブレコードの位置は比較装置によりイン
デツキングされ、特殊キヤラクタないしは与えられた特
殊論理エンテイテイの識別時に判断装置335の出す制
御信号355の作用でデユプリケートレジスタ352に
残留する。読出しは記録の終りまで継続され、その記録
の全体が結線311,360を通じて緩衝記憶装置34
0のメモリモジユール350に記憶される。デユプリケ
ートレジスタ352に含まれるインデツクスボインタの
制御信号356によるアドレスレジスタへの複写により
修飾はインデツクスされた順位で実行される。アドレス
レジスタ351は最終的には制御信号350の作用で再
起動され、メモリモジユール350の修飾内容はデータ
ベースサポートの、例えば、修飾内容が許せば同じ場所
に再記録される。この再書込みは制御信号358,35
9の作用で行なわれ、このためにチヤンネル361はデ
ータベース記録装置、例えば磁気デイスクのデータ入力
に接続されている。単純な修飾、例えばカウントないし
はその他の数字パラメータをアツプツーデート化する場
合には、修飾要素、演算コードおよびデータは装置に付
属した特殊表に含め得る。こうした要素のうち1つが、
比較で同時に操索可能で表302に記述子を含む記録の
うちでインデツクスされたものを識別する演算装置31
9の出力323により直接制御される。この装置は更に
、比較されかつ、その比較の結果により利用装置への効
果的転送が条件づけられるような論理エンテイテイの系
統的記憶を可能にする。
すると、デユプリケートレジスタに含まれるインデツク
スボインタはかかる系列の始まりを定め、判断装置35
5の制御下でのアドレスレジスタ351への制御信号3
56による上記系列の始まりの複写Kより、不要な系列
の破壊を伴なつた、同一場所への後順位の再書込みが行
なわれる。この方法は全体的または部分的記憶を伴なう
系列組に適用でき、組合わさつた比較結果からの判断が
連続系列の全部または一部に影響を及ぼす。かかる方法
は一般に、処理または判断の行なわれ得る前に、同一組
内部で多数の論理エンテイテイまたは論理エンテイテイ
系列のインデッキシンク用の多数のインデツクスボイン
タを記憶することを要する。その目的で、デユプリケー
トレジスタ352の代りに゛処理持ち”あるいば先入れ
先出し(FIFO)″″構造ないしばスタツキング″あ
るいば後人れ先出し(LIFO)″゛構造が用いられ、
これによれば、発生順位と同一の、あるいは逆の順位で
の再開および利用を伴なう上記インデツクスボインタの
記憶が得られる。同様にして、記憶された系列を変更し
また/あるいは先験的に選択するために多数の上記再開
方法を同時的に利用する必要であれば、多数のデユプリ
ケートレジスタ352を使用し、各々を対応事象検出回
路により個別に制御する。
スボインタはかかる系列の始まりを定め、判断装置35
5の制御下でのアドレスレジスタ351への制御信号3
56による上記系列の始まりの複写Kより、不要な系列
の破壊を伴なつた、同一場所への後順位の再書込みが行
なわれる。この方法は全体的または部分的記憶を伴なう
系列組に適用でき、組合わさつた比較結果からの判断が
連続系列の全部または一部に影響を及ぼす。かかる方法
は一般に、処理または判断の行なわれ得る前に、同一組
内部で多数の論理エンテイテイまたは論理エンテイテイ
系列のインデッキシンク用の多数のインデツクスボイン
タを記憶することを要する。その目的で、デユプリケー
トレジスタ352の代りに゛処理持ち”あるいば先入れ
先出し(FIFO)″″構造ないしばスタツキング″あ
るいば後人れ先出し(LIFO)″゛構造が用いられ、
これによれば、発生順位と同一の、あるいは逆の順位で
の再開および利用を伴なう上記インデツクスボインタの
記憶が得られる。同様にして、記憶された系列を変更し
また/あるいは先験的に選択するために多数の上記再開
方法を同時的に利用する必要であれば、多数のデユプリ
ケートレジスタ352を使用し、各々を対応事象検出回
路により個別に制御する。
各々は誤り 4の発生した場合には再開、修飾あるいは
、最終記録またはメツセージに関する未使用の判断を実
行するために個別にアドレスレジスタ351へ再複写さ
れる。−2・ より一般的は、デユプリケートレジスタ352の代りに
は、上記の如き方法の組合わせを可能にする、レジスタ
、持ち行列およびスタツクの組合わせを緩衝記憶装置3
36および/もしくは340の中に用いることもできる
。
、最終記録またはメツセージに関する未使用の判断を実
行するために個別にアドレスレジスタ351へ再複写さ
れる。−2・ より一般的は、デユプリケートレジスタ352の代りに
は、上記の如き方法の組合わせを可能にする、レジスタ
、持ち行列およびスタツクの組合わせを緩衝記憶装置3
36および/もしくは340の中に用いることもできる
。
最後に、演算装置319のレジスタの2重化により、多
数の記録もしくは多数のメツセージに亘る系列ないしは
系列組に対する誤りの発生した場合あるいはオバーフロ
一の生いた場合に再開が可能化する。
数の記録もしくは多数のメツセージに亘る系列ないしは
系列組に対する誤りの発生した場合あるいはオバーフロ
一の生いた場合に再開が可能化する。
アドレス指定装置304、演算装置317,318の作
業レジスタ、レジスタ331のかかる処理によれば、2
つの記録またはメツセージの両側に論理エンテイテイが
存在するかも知れないデータ送信装置に対する再開が実
行可能となり、こうしてデータ送信装置の論理的かつ物
理的構造が独立させられる一方では、読出しないしは受
信されたデータの即時処理が可能にされる。本発明は以
上に述べた実施例やその変形例に限定されるものでなく
、実に多数の実施形態を可能とするものである。次に本
発明の実施の態様を要約して示す。
業レジスタ、レジスタ331のかかる処理によれば、2
つの記録またはメツセージの両側に論理エンテイテイが
存在するかも知れないデータ送信装置に対する再開が実
行可能となり、こうしてデータ送信装置の論理的かつ物
理的構造が独立させられる一方では、読出しないしは受
信されたデータの即時処理が可能にされる。本発明は以
上に述べた実施例やその変形例に限定されるものでなく
、実に多数の実施形態を可能とするものである。次に本
発明の実施の態様を要約して示す。
(1)前記特許請求の範囲1に記載の方法において、前
記段階(ハ)、(ニ)の間に中間結果を生じさせずに単
一の同等演算中にそれら段階を同時に行なうにした方法
。
記段階(ハ)、(ニ)の間に中間結果を生じさせずに単
一の同等演算中にそれら段階を同時に行なうにした方法
。
(2)前記特許請求の範囲1に記載の方法において、一
連の論理エンテイテイの各々に対して前記諸段階を連続
的かつ独立的に用いるようにした方法。
連の論理エンテイテイの各々に対して前記諸段階を連続
的かつ独立的に用いるようにした方法。
(3)上記第2項に記載されている方法において、一連
の論理エンテイテイに対して連続的に行なつた比較の結
果を後で使用すべく記憶しておくようにした、一連の論
理エンテイテイに対して用いられる方法。
の論理エンテイテイに対して連続的に行なつた比較の結
果を後で使用すべく記憶しておくようにした、一連の論
理エンテイテイに対して用いられる方法。
(4)上記第2項に記載の方法において、一連の論理エ
ンテイテイに対して行なつた連続的比較の結果を、選ん
だ第3関数に従つて組合わせ、この最終的組合わせの結
果で上記一連の論理エンテイテイについての比較結果を
示すようにした、一連の論理エンテイテイに対して用い
られる方法。
ンテイテイに対して行なつた連続的比較の結果を、選ん
だ第3関数に従つて組合わせ、この最終的組合わせの結
果で上記一連の論理エンテイテイについての比較結果を
示すようにした、一連の論理エンテイテイに対して用い
られる方法。
(5)上記第3項に記載の方法において、一連の論理エ
ンテイテイの比較の結果を、前記特許請求の範囲に記載
の比較方法の別途応用によつて一群の種類の比較結果ど
連続的に比較するようにした、一連の論理エンテイテイ
に対して用いられる方法。
ンテイテイの比較の結果を、前記特許請求の範囲に記載
の比較方法の別途応用によつて一群の種類の比較結果ど
連続的に比較するようにした、一連の論理エンテイテイ
に対して用いられる方法。
(6)上記第3項に記載の方法において、一連の論理エ
ンテイテイについて、様々な表または関数を使用して様
々な比較を連続的に行なうようにした、一連の論理エン
テイテイに対して用いられる方法。
ンテイテイについて、様々な表または関数を使用して様
々な比較を連続的に行なうようにした、一連の論理エン
テイテイに対して用いられる方法。
(7)上記第6項に記載の方法において、使用すべき様
々な表または関数の選択を、処理中の論理エンテイテイ
の順位の関数として行なうようにした、一連の論理エン
テイテイに対して用いられる方法。
々な表または関数の選択を、処理中の論理エンテイテイ
の順位の関数として行なうようにした、一連の論理エン
テイテイに対して用いられる方法。
(8)上記第6項に記載の方法において、使用すべき様
々な表または関数の選択を、すでに行なつた比較の結果
の関数として行なうようにした、一連の論理エンテイテ
イに対して用いられる方法。
々な表または関数の選択を、すでに行なつた比較の結果
の関数として行なうようにした、一連の論理エンテイテ
イに対して用いられる方法。
(9)前記特許請求の範囲1に記載の方法において、比
較方法を1組の論理エンテイテイ列に対して連続的に用
いるようにした方法。
較方法を1組の論理エンテイテイ列に対して連続的に用
いるようにした方法。
(自)前記特許請求の範囲1に記載の方法において、認
識さるべき特殊論理エンテイテイあるいは一連の論理エ
ンテイテイの始まりを示す特殊キヤラクタの認識で、そ
れら論理エンテイテイを含む比較が開始され、すでに行
なわれた比較の結果が用いられ、そして補助関数の実行
が行なわれ、また後続の一連の論理エンテイテイの性格
を示す特殊キヤラクタまたは特殊論理エンテイテイの識
別によつて行なわれた比較の種類や、その一連の論理エ
ンテイテイの比較時に得た結果の利用や、上記補助関数
の種類が定められるようにした方法。
識さるべき特殊論理エンテイテイあるいは一連の論理エ
ンテイテイの始まりを示す特殊キヤラクタの認識で、そ
れら論理エンテイテイを含む比較が開始され、すでに行
なわれた比較の結果が用いられ、そして補助関数の実行
が行なわれ、また後続の一連の論理エンテイテイの性格
を示す特殊キヤラクタまたは特殊論理エンテイテイの識
別によつて行なわれた比較の種類や、その一連の論理エ
ンテイテイの比較時に得た結果の利用や、上記補助関数
の種類が定められるようにした方法。
0])前記特許請求の範囲1に記載の方法との組合わせ
で用いられる方法において、誤りの発生した場合に、デ
ータ送信装置からのデータ流の部分のいずれの部分から
でも再開でき、更には、そのデータを含んでいる主レジ
スタに相互接続されたデユプリケートレジスタ中に、そ
の再開に必要な全データを保持し、これにより、上記の
データ流部分の各々に関して行なつたチエツクにより、
各データ流部分の終りにおいて、正しいとチエツクされ
た場合には主レジスタの内容をデユプリケートレジスタ
に複写し、あるいは誤りであるとチエツクされた場合に
デユプリケートレジスタの内容を主レジスタに複写する
ことを含む方法。
で用いられる方法において、誤りの発生した場合に、デ
ータ送信装置からのデータ流の部分のいずれの部分から
でも再開でき、更には、そのデータを含んでいる主レジ
スタに相互接続されたデユプリケートレジスタ中に、そ
の再開に必要な全データを保持し、これにより、上記の
データ流部分の各々に関して行なつたチエツクにより、
各データ流部分の終りにおいて、正しいとチエツクされ
た場合には主レジスタの内容をデユプリケートレジスタ
に複写し、あるいは誤りであるとチエツクされた場合に
デユプリケートレジスタの内容を主レジスタに複写する
ことを含む方法。
づ 前記特許請求の範囲1に記載の方法と組合わせで用
いられる方法において、比較される1またはそれ以上の
記録の内容を修飾でき、更に修飾さるべき記録の位置を
その記録の終りまで保持される1つまたはそれ以上のイ
ンデツクスボインタにより、各記録の読出し中に指標付
けし、そのインデツクスポインタを用いて、上記記録の
全体を含んでいる緩衝記憶装置における修飾を制御し、
その後にその修飾された記録をデータベース・サポート
に全部再書込みすることを含む方法。
いられる方法において、比較される1またはそれ以上の
記録の内容を修飾でき、更に修飾さるべき記録の位置を
その記録の終りまで保持される1つまたはそれ以上のイ
ンデツクスボインタにより、各記録の読出し中に指標付
けし、そのインデツクスポインタを用いて、上記記録の
全体を含んでいる緩衝記憶装置における修飾を制御し、
その後にその修飾された記録をデータベース・サポート
に全部再書込みすることを含む方法。
3)前記特許請求の範囲1に記載の方法と組合わせで用
いられる方法において、認識さるべき数連の論理エンテ
イテイあるいは数組の論理エンテイテイ列を先験的に記
憶でき、更には行なわれた比較群の結果としての判断が
後続する演算のうち少なくとも1つの演算を制御する働
きをもつまで上記の論理エンテイテイ列または列組の読
出し中開始インデツクスボインタを保持する、すなわち
、記憶された論理エンテイテイ列または列組の終りにお
いて上記の開始インデツクスボインタをアツプツウデー
ト化して、記憶されたエンテイテイを後程転送されるま
で保持し、不要な論理エンテイテイ列または列組を破壊
することによつて新規論理エンテイテイ列または列組を
記録するために緩衝記憶装置のアドレス指定機構を上記
の開始インデツクスボインタに復帰させることを含む方
法。
いられる方法において、認識さるべき数連の論理エンテ
イテイあるいは数組の論理エンテイテイ列を先験的に記
憶でき、更には行なわれた比較群の結果としての判断が
後続する演算のうち少なくとも1つの演算を制御する働
きをもつまで上記の論理エンテイテイ列または列組の読
出し中開始インデツクスボインタを保持する、すなわち
、記憶された論理エンテイテイ列または列組の終りにお
いて上記の開始インデツクスボインタをアツプツウデー
ト化して、記憶されたエンテイテイを後程転送されるま
で保持し、不要な論理エンテイテイ列または列組を破壊
することによつて新規論理エンテイテイ列または列組を
記録するために緩衝記憶装置のアドレス指定機構を上記
の開始インデツクスボインタに復帰させることを含む方
法。
4)前記特許請求の範囲2に記載の装置において、第2
演算装置と結果レジスタとが組合わされて単一の演算装
置に形成されている装置。
演算装置と結果レジスタとが組合わされて単一の演算装
置に形成されている装置。
5)前記特許請求の範囲2に記載の装置において、第1
および第2演算装置が組合わされて単一の演算装置に形
成されている装置。
および第2演算装置が組合わされて単一の演算装置に形
成されている装置。
6)第1および第2演算装置と結果レジスタとが組合わ
されて単一の演算装置に形成されている装置。
されて単一の演算装置に形成されている装置。
:7)前記特許請求の範囲2に記載の装置において、記
憶装置が基準論理モジユール群と同数のメモリモジユー
ルで構成されており、更にすでに得られた結果の関数と
してモジユールの選択を制御するようにされたセレクタ
を備えている装置。
憶装置が基準論理モジユール群と同数のメモリモジユー
ルで構成されており、更にすでに得られた結果の関数と
してモジユールの選択を制御するようにされたセレクタ
を備えている装置。
(ホ)前記特許請求の範囲2に記載の装置において、第
1または第2演算が、様々な関数に対応する多数の演算
装置で行なわれ、更には、すでに得られた結果に従つて
、上記の多数の演算装置の選択を行なうセレクタを備え
ている装置。(株)前記特許請求の範囲2に記載の装置
において、更には、要約レジスタと、様々な判断基準に
応じた複数の判断演算装置とからなる判断装置を備えて
いる装置。
1または第2演算が、様々な関数に対応する多数の演算
装置で行なわれ、更には、すでに得られた結果に従つて
、上記の多数の演算装置の選択を行なうセレクタを備え
ている装置。(株)前記特許請求の範囲2に記載の装置
において、更には、要約レジスタと、様々な判断基準に
応じた複数の判断演算装置とからなる判断装置を備えて
いる装置。
(ハ)前記特許請求の範囲2に記載の装置において、並
列チヤンネルで共通アドレス信号およびデータ信号を受
け、また別々の書込み信号および共通読出し信号で制御
される複数の同一モジユールから構成された記憶装置を
備えており、上記基準論理エンテイテイの記録がエンテ
イテイ毎にかつデータ要素毎に順次に行なわれ、また比
較演算を行なうのに必要なデータの読出しが基準論理エ
ンテイテイ全体で一緒に行なわれるようにした装置。
列チヤンネルで共通アドレス信号およびデータ信号を受
け、また別々の書込み信号および共通読出し信号で制御
される複数の同一モジユールから構成された記憶装置を
備えており、上記基準論理エンテイテイの記録がエンテ
イテイ毎にかつデータ要素毎に順次に行なわれ、また比
較演算を行なうのに必要なデータの読出しが基準論理エ
ンテイテイ全体で一緒に行なわれるようにした装置。
@ 前記特許請求の範囲2に記載の装置において、特殊
キヤラクタを識別し、特殊論理エンテイテイを識別し、
キヤラクタあるいは特殊論理エンテイテイで定められた
論理エンテイテイあるいは論理エンテイテイ列を基準論
理エンテイテイと比較処理する3個の比較用サブシステ
ムと、基本演算の連結および比較演算の開始を制御する
論理制御装置と、1つまたはそれ以上のエンテイテイ列
を後で使用するために記憶できる緩衝記憶装置と、比較
用サブシステムの記憶装置に基準論理エンテイテイを記
入する書込み手段とからなる、上記第10項に記載の方
法を実施する装置。
キヤラクタを識別し、特殊論理エンテイテイを識別し、
キヤラクタあるいは特殊論理エンテイテイで定められた
論理エンテイテイあるいは論理エンテイテイ列を基準論
理エンテイテイと比較処理する3個の比較用サブシステ
ムと、基本演算の連結および比較演算の開始を制御する
論理制御装置と、1つまたはそれ以上のエンテイテイ列
を後で使用するために記憶できる緩衝記憶装置と、比較
用サブシステムの記憶装置に基準論理エンテイテイを記
入する書込み手段とからなる、上記第10項に記載の方
法を実施する装置。
(支)上記第21項に記載の装置において、更には第3
の比較用サブシステムから得られた結果の中から多数の
種類の結果を認識する第4の比較用サブシステムと、上
記の呼出しから得られた判断を記憶する第2緩衝記憶装
置とを備えた装置。
の比較用サブシステムから得られた結果の中から多数の
種類の結果を認識する第4の比較用サブシステムと、上
記の呼出しから得られた判断を記憶する第2緩衝記憶装
置とを備えた装置。
(支)上記第21項に記載の装置において、論理制御装
置が割込み信号、リクエスト信号あるいは状態信号を生
じさせ、またこの論理制御装置の接続が、緩衝記憶装置
に記憶されているデータの利用装置へ上記の信号を供給
するようになされている装置。
置が割込み信号、リクエスト信号あるいは状態信号を生
じさせ、またこの論理制御装置の接続が、緩衝記憶装置
に記憶されているデータの利用装置へ上記の信号を供給
するようになされている装置。
(ホ)上記第21項に記載の装置において、様々なサブ
システムが各々モジユール状に形成されている装置。
システムが各々モジユール状に形成されている装置。
(支)上記第21項に記載の装置において、緩衝記憶装
置が基本的には読書き記憶装置モジユールと、アドレス
・レジスタと、前記インデツクスボインタを含む少なく
とも1つのデユプリケート・レジスタと、アドレス・レ
ジスタの現状を代替されている装置。
置が基本的には読書き記憶装置モジユールと、アドレス
・レジスタと、前記インデツクスボインタを含む少なく
とも1つのデユプリケート・レジスタと、アドレス・レ
ジスタの現状を代替されている装置。
(1)上記第21項記載の装置において、データベース
の記載に含まれる記録を自動修飾するために、修飾を定
める素子が、最終の比較用演算装置の出力によりアドレ
ス指定される読書き記憶装置に含められており、これに
より上記修飾が、デユプリケートレジスタの内容によつ
て明示される緩衝記憶装置の記憶場所において直接行な
われるようにした装置。
の記載に含まれる記録を自動修飾するために、修飾を定
める素子が、最終の比較用演算装置の出力によりアドレ
ス指定される読書き記憶装置に含められており、これに
より上記修飾が、デユプリケートレジスタの内容によつ
て明示される緩衝記憶装置の記憶場所において直接行な
われるようにした装置。
第1図は本発明の比較装置の構成を示すプロツク図、第
2図は第1演算装置の図、第3図は第2演算装置の図、
第4図は作業レジスタの実施例図、第5図および第6図
は第1演算装置の回路例図、第7図は本発明の第1実施
例のプロツク図、第8図は上記第1実施例の演算装置の
回路例図、第9図は本発明の第2実施例のプロツク図、
第10図は上記第2実施例の演算装置の回路例図、第1
1図は上記2演算装置と作業レジスタを結合して単一の
演算装置になした実施例のプロツク図、第12図は多数
のメモリ・モジユールを含む比較装置の実施例のプロツ
ク図、第13図は共通記憶装置の様々な部分に様々な基
準データ群が含まれるようにした実施例のプロツク図、
第14図は数種類の第1演算装置が設けられている実施
例の図、第15図は本発明の第2比較装置のプロツク図
、第16図は比較装置に含まれる利用/判断装置の1実
施例図、第17図は3個のサブシステムで形成された複
合比較装置のプロツク図、第18図は特に本発明の比較
装置に用いられるようにした記憶装置の論理構成を示す
図、第19図は本発明の比較装置の1実施例の機能図、
第20図は本発明の緩衝記憶装置実施例の概略図である
。 1・・・読書きメモリ、2,3・・・演算装置、4・・
・作業レジスタ、5・・・レジスタ/カウンタ、7・・
・デ一夕送信装置(源)、13・・・利用装置、 19・・・制御 装置。
2図は第1演算装置の図、第3図は第2演算装置の図、
第4図は作業レジスタの実施例図、第5図および第6図
は第1演算装置の回路例図、第7図は本発明の第1実施
例のプロツク図、第8図は上記第1実施例の演算装置の
回路例図、第9図は本発明の第2実施例のプロツク図、
第10図は上記第2実施例の演算装置の回路例図、第1
1図は上記2演算装置と作業レジスタを結合して単一の
演算装置になした実施例のプロツク図、第12図は多数
のメモリ・モジユールを含む比較装置の実施例のプロツ
ク図、第13図は共通記憶装置の様々な部分に様々な基
準データ群が含まれるようにした実施例のプロツク図、
第14図は数種類の第1演算装置が設けられている実施
例の図、第15図は本発明の第2比較装置のプロツク図
、第16図は比較装置に含まれる利用/判断装置の1実
施例図、第17図は3個のサブシステムで形成された複
合比較装置のプロツク図、第18図は特に本発明の比較
装置に用いられるようにした記憶装置の論理構成を示す
図、第19図は本発明の比較装置の1実施例の機能図、
第20図は本発明の緩衝記憶装置実施例の概略図である
。 1・・・読書きメモリ、2,3・・・演算装置、4・・
・作業レジスタ、5・・・レジスタ/カウンタ、7・・
・デ一夕送信装置(源)、13・・・利用装置、 19・・・制御 装置。
Claims (1)
- 【特許請求の範囲】 1 データを基準データ項目の1群と反復的同時的に比
較する方法であつて、サーチされるべきデータの広範な
集合体からサーチ目的に従つてデータの項目を選択的に
検索し、該サーチされるべきデータは、論理実体(ロジ
カルエンティティ)を包含するデータの実質的に連続的
な順次的な流れとして該サーチされるべきデータを送信
することができる任意のデータ源から得られるものであ
り、該論理実体の各個は任意の1つの所定のサイズのデ
ータ要素の一連により形成され、該一連は該データ流れ
における1つの論理実体の最初の要素として認識され得
る1つの論理実体で開始され該データ流れにおける1つ
の論理実体の最後の要素として認識され得る1つの論理
エンティティで終了するようになつており、該反復的同
時的な比較方法は基本的なサーチ過程として下記の各段
階、すなわち、(i)サーチ目的に従い、基準データ項
目として、該所定サイズのデータ要素の一連により形成
された複数個の基準論理実体を選択する段階、(ii)
該複数個の基準論理実体を各列における1つの論理エン
ティティとともに2次元配列に記憶させる段階であつて
、各列は各個の基準論理実体の各個の同一シーケンスラ
ンクのデータ要素を包含するもの、(iii)前述のよ
うにサーチされるべきデータの該集合体からのデータ源
により送信されるデータの流れを構成する該データ要素
を順次的に電気的に受信する段階、(iv)最初に受信
される論理実体の最初のデータ要素を検出する段階、(
v)該サーチ目的に従つて選択された論理関数の最初の
セットに従い、該最初のデータ要素を該2次元配列の最
初の列の内容と、同時的独立的に、直接に比較する段階
、(vi)該サーチ目的に従つて選択された論理関数の
第2のセットに従い、該最初の比較段階の結果を、結果
レジスタの初期状態の所定のセットに直接的に結合し、
該結合段階の結果を該結果レジスタに一時的に記憶させ
る段階、(vii)選択された論理関数の該最初のセッ
トに従い、次回に受信されたデータ要素を、該2次元配
列の第2の列の内容と同時的独立的に、直接的に比較す
る段階、(viii)選択された論理関数の該第2のセ
ットに従い、該第2の比較段階の結果を最初の結合段階
の該一時的に記憶された結果と並列的に、直接的に結合
し、この第2の結合段階の結果を、該最初に記憶された
結果の代りに該結果レジスタに一時的に記憶させる段階
、(ix)前述の比較段階および結合段階の交互実行を
、該最初に受信された論理要素の最後のデータ要素の検
出にひきつづく比較および結合段階か、該テーブルの最
終の列を用いる比較段階およびそれにひきつづく結合段
階か、いずれかが最初に生起するまで進行させる段階、
(x)最後の結合段階の結果を、該複数の基準論理実体
を参照して、先行する該最初に受信された論理実体の反
復的同時的な、基本的サーチ処理の結果として提供する
段階、および(xi)最初の記憶段階にひきつづき前述
されたと同じ基本的サーチ処理に従い、各ケースにおい
て最初のデータ要素の検出により開始されて、その後に
受信された論理実体を処理するために処理を進行させる
段階、を具備するデータを基準データ項目の1群と反復
的同時的に比較する方法。 2 データを基準データ項目の1群と反復的同時的に比
較する装置であつて、該データは所定のサイズのデータ
要素ごとに直列的態様でデータ源から受信されるもので
あり、該基準データ項目は基準論理実体の1つのセット
であり、該比較を行う装置は、(i)基準論理実体を記
憶する第1の記憶手段(1)であつて、所定の公称最大
長さの基準論理実体における該所定サイズのデータ要素
が存在するのに対応する数の位置を有し、該位置の各個
は複数個の指令された記憶要素を具備し、相異なる記憶
された論理実体の1つのデータ要素を包含することが可
能であり、かつ読出し出力(6)を有するもの、(ii
)基準論理実体の1つのセットを、該基準論理実体のデ
ータ要素であつて該第1の記憶手段のそれぞれの位置に
一連の順序で該位置の最初のものから開始されるもの、
と共に、該第1の記憶手段へ入力する書込み手段(16
)、(iii)該第1の記憶手段の読出し出力を制御す
る読出し手段(5)であつて、該第1の記憶手段に非周
期的態様で位置順序により該第1の記憶手段の内容の読
出しを順次的に実行させるもの、(iv)受信されたデ
ータ要素の各個と、該第1の記憶手段の読出された出力
により単一の記憶位置から読出されたデータ要素との同
時的および独立的比較を実行する第1の論理手段(2)
、(v)一時的出力記憶手段を有し、該第1の論理手段
(2)の出力端子に接続された入力端子を有する第2の
論理手段(3、4;25)であつて、該第1の論理手段
の出力を該出力記憶手段の内容と結合し、次いで、該第
1の論理手段(2)における他の比較の実行に先立つて
、さらに結合を行うことなく、該比較の結果を該出力手
段に代入するもの、および、(vi)データ源からのデ
ータ要素が送出される期間においてデータ源から導出さ
れるタイミング信号に応答する制御論理手段(19)で
あつて、該論理手段、読取り手段および記憶手段を始動
し制御するに必要な信号を発生するもの、を具備するデ
ータを基準データの項目の一群と反復的同時的に比較す
る装置。 3 データを基準データ項目の1群と反復的同時的に比
較する装置であつて、該データは所定のサイズのデータ
要素ごとに直列的態様でデータ源から受信されるもので
あり、該基準データ項目は基準論理実体の1つのセット
であり、該比較を行う装置は、(i)基準論理実体を記
憶する第1の記憶手段(1)であつて、所定の公称最大
長さの基準論理実体における該所定サイズのデータ要素
が存在するのに対応する数の位置を有し、該位置の各個
は複数個の指令された記憶要素を具備し、相異なる記憶
された論理実体の1つのデータ要素を包含することが可
能であり、かつ読出し出力(6)を有するもの、(ii
)基準論理実体の1つのセットを、該基準論理実体のデ
ータ要素であつて該第1の記憶手段のそれぞれの位置に
一連の順序で該位置の最初のものから開始されるもの、
と共に、該第1の記憶手段へ入力する書込み手段(16
)、(iii)該第1の記憶手段の読出し出力を制御す
る読出し手段(5)であつて、該第1の記憶手段に非周
期的態様で位置順序により該第1の記憶手段の内容の読
出しを順次的に実行させるもの、(iv)出力レジスタ
(4)、および、該データ源、該第1の記憶手段の読出
し手段および該出力レジスタにそれぞれ接続される3つ
のデータ入力端子を有する論理手段であつて、受信され
たデータ要素と該第1の記憶手段から読出されたデータ
要素との同時的独立的比較を行い、該比較結果を該出力
記憶手段の先行する内容に結合し、次いで該データ源に
接続されたデータ入力端子における他のデータ要素の受
信に先立つて、更に結合を行うことなく、該結合結果を
該出力記憶手段に記憶させるもの、および、(v)デー
タ源からのデータ要素が送出される期間においてデータ
源から導出されるタイミング信号に応答する制御論理手
段(19)であつて、該論理手段、読取り手段、および
記憶手段を始動し制御するに必要な信号を発生するもの
、を具備するデータを基準データの項目の一群と反復的
同時的に比較する装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7439592A FR2293741A1 (fr) | 1974-12-04 | 1974-12-04 | Procede et systeme de rapprochement iteratif et simultane de donnees avec un ensemble de donnees de reference |
| FR7533426A FR2330075A2 (fr) | 1974-12-04 | 1975-10-31 | Procede et systeme de rapprochement iteratif et simultane de donnees avec un ensemble de donnees de reference |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5182536A JPS5182536A (ja) | 1976-07-20 |
| JPS5921058B2 true JPS5921058B2 (ja) | 1984-05-17 |
Family
ID=62495341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50144548A Expired JPS5921058B2 (ja) | 1974-12-04 | 1975-12-03 | デ−タを基準デ−タ項目の1群と反復的同時的に比較する方法および装置 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US4053871A (ja) |
| JP (1) | JPS5921058B2 (ja) |
| CA (1) | CA1061908A (ja) |
| CH (1) | CH616252A5 (ja) |
| DE (1) | DE2554442C2 (ja) |
| FR (2) | FR2293741A1 (ja) |
| GB (1) | GB1522518A (ja) |
| IL (1) | IL48604A (ja) |
| IT (1) | IT1051618B (ja) |
| NL (1) | NL7514175A (ja) |
Families Citing this family (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4221003A (en) * | 1978-05-04 | 1980-09-02 | International Business Machines Corporation | Bubble domain relational data base system |
| GB1588827A (en) * | 1978-05-31 | 1981-04-29 | System Dev Corp | Data processor method and means for determining degree of match between two data arrays |
| US4283771A (en) * | 1978-07-31 | 1981-08-11 | International Business Machines Corporation | On-chip bubble domain relational data base system |
| US4290105A (en) * | 1979-04-02 | 1981-09-15 | American Newspaper Publishers Association | Method and apparatus for testing membership in a set through hash coding with allowable errors |
| US4382277A (en) * | 1979-05-14 | 1983-05-03 | System Development Corp. | Method and means utilizing multiple processing means for determining degree of match between two data arrays |
| FR2459512A1 (fr) * | 1979-06-19 | 1981-01-09 | Vidalin Jacques | Procede pour la commande de rapprochement a effectuer entre des entites logiques de reference et des entites logiques issues d'un fichier |
| FR2499732A2 (fr) * | 1979-06-19 | 1982-08-13 | Jacques Vidalin | Systeme de commande des traitements repetitifs a executer sur des informations en cours de defilement |
| US4316177A (en) * | 1979-12-03 | 1982-02-16 | Rca Corporation | Data classifier |
| US4404542A (en) * | 1980-12-05 | 1983-09-13 | Rca Corporation | Digital sequence detector |
| ATE27504T1 (de) * | 1982-08-06 | 1987-06-15 | Univ Bordeaux 1 | Verfahren zum zusammenbringen von logischen referenzeinheiten und logischen einheiten einer datei. |
| US4525803A (en) * | 1982-08-12 | 1985-06-25 | L'universite De Bordeaux 1 | Method for controlling the comparison to be effected between reference logical entities and logical entities issuing from a file |
| EP0100804A1 (fr) * | 1982-08-12 | 1984-02-22 | Universite De Bordeaux I | Procédé de rapprochement entre des entités logiques de référence et des entités logiques issues d'un fichier |
| DE3334515A1 (de) * | 1983-09-23 | 1985-04-11 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und anordnung zum aufsuchen von einem vorgegebenen suchargument entsprechenden daten einer datenfolge in einem hybrid-assoziativspeicher |
| US4644545A (en) * | 1983-05-16 | 1987-02-17 | Data General Corporation | Digital encoding and decoding apparatus |
| JPS60116083A (ja) * | 1983-11-28 | 1985-06-22 | Toshiba Corp | 文字列判定装置 |
| US4528660A (en) * | 1983-12-08 | 1985-07-09 | The United States Of America As Represented By The Secretary Of The Air Force | Multiplexed data stream monitor |
| US4725812A (en) * | 1984-06-04 | 1988-02-16 | Siemens Aktiengesellschaft | Circuit arrangement for identifying specific bit patterns, particularly bit patterns forming synchronization signals and check loop signals and appearing as serial binary signals |
| US4665520A (en) * | 1985-02-01 | 1987-05-12 | International Business Machines Corporation | Optimistic recovery in a distributed processing system |
| US4730259A (en) * | 1985-03-01 | 1988-03-08 | Gallant Stephen I | Matrix controlled expert system producible from examples |
| US4857882A (en) * | 1985-07-02 | 1989-08-15 | Vlsi Technology, Inc. | Comparator array logic |
| US4748439A (en) * | 1985-08-13 | 1988-05-31 | Fairchild Semiconductor Corporation | Memory apparatus and method for retrieving sequences of symbols including variable elements |
| JPH0797373B2 (ja) * | 1985-08-23 | 1995-10-18 | 株式会社日立製作所 | 文書フアイリングシステム |
| US4754420A (en) * | 1985-11-14 | 1988-06-28 | Hewlett-Packard Company | Digital data filter for local area network |
| US4805093A (en) * | 1986-10-14 | 1989-02-14 | Ward Calvin B | Content addressable memory |
| US5073864A (en) * | 1987-02-10 | 1991-12-17 | Davin Computer Corporation | Parallel string processor and method for a minicomputer |
| EP0352279A4 (en) * | 1987-02-10 | 1991-10-30 | Davin Computer Corporation | Parallel string processor and method for a minicomputer |
| US4896133A (en) * | 1987-02-10 | 1990-01-23 | Davin Computer Corporation | Parallel string processor and method for a minicomputer |
| EP0395636A4 (en) * | 1987-08-20 | 1991-10-16 | Davin Computer Corporation | Parallel string processor and method for a minicomputer |
| JPH01108675A (ja) * | 1987-10-21 | 1989-04-25 | Hitachi Ltd | 電子伝票処理システム |
| US4991134A (en) * | 1988-03-30 | 1991-02-05 | International Business Machines Corporation | Concurrent sorting apparatus and method using FIFO stacks |
| EP0441873A4 (en) * | 1988-11-04 | 1992-09-30 | Davin Computer Corporation | Parallel string processor and method for a minicomputer |
| US5321843A (en) * | 1989-03-14 | 1994-06-14 | Kabushiki Kaisha Dainichi | Information retrieval apparatus and information editing system using the same |
| US5546592A (en) * | 1989-06-26 | 1996-08-13 | Ncr Corporation | System and method for incrementing memory addresses in a computer system |
| US6816872B1 (en) * | 1990-04-26 | 2004-11-09 | Timespring Software Corporation | Apparatus and method for reconstructing a file from a difference signature and an original file |
| US5475833A (en) * | 1991-09-04 | 1995-12-12 | International Business Machines Corporation | Database system for facilitating comparison of related information stored in a distributed resource |
| US5442778A (en) * | 1991-11-12 | 1995-08-15 | Xerox Corporation | Scatter-gather: a cluster-based method and apparatus for browsing large document collections |
| JP2502023B2 (ja) * | 1992-04-13 | 1996-05-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | デ―タ・ファイルの比較方法及びシステム |
| US5586288A (en) * | 1993-09-22 | 1996-12-17 | Hilevel Technology, Inc. | Memory interface chip with rapid search capability |
| FR2715486B1 (fr) * | 1994-01-21 | 1996-03-29 | Alain Nicolas Piaton | Procédé de comparaison de fichiers informatiques. |
| US5787422A (en) * | 1996-01-11 | 1998-07-28 | Xerox Corporation | Method and apparatus for information accesss employing overlapping clusters |
| US6185559B1 (en) | 1997-05-09 | 2001-02-06 | Hitachi America, Ltd. | Method and apparatus for dynamically counting large itemsets |
| CA2310321C (en) * | 1997-11-17 | 2004-11-16 | Telcordia Technologies, Inc. | Method and system for determining approximate hamming distance and approximate nearest neighbors in an electronic storage device |
| US5996073A (en) * | 1997-12-18 | 1999-11-30 | Tioga Systems, Inc. | System and method for determining computer application state |
| JP2000315198A (ja) * | 1999-05-06 | 2000-11-14 | Hitachi Ltd | 分散処理システム及びその性能モニタリング方法 |
| US20020143735A1 (en) * | 2001-03-30 | 2002-10-03 | Akin Ayi | User scope-based data organization system |
| US8073893B1 (en) | 2005-08-25 | 2011-12-06 | Robert T. Jenkins | Method and/or system for comparing character expressions |
| US8484236B1 (en) | 2006-06-30 | 2013-07-09 | Robert T. Jenkins and Virginia T. Jenkins | Method and/or system for processing data streams |
| US7899819B2 (en) * | 2007-03-02 | 2011-03-01 | Ehud Ben-Reuven | Financial line data-base |
| US20120330778A1 (en) * | 2011-05-23 | 2012-12-27 | Garrett Eastham | Product comparison and feature discovery |
| US9477473B2 (en) * | 2012-12-31 | 2016-10-25 | Cadence Design Systems, Inc. | Bit-level register file updates in extensible processor architecture |
| US9448801B2 (en) | 2012-12-31 | 2016-09-20 | Cadence Design Systems, Inc. | Automatic register port selection in extensible processor architecture |
| US10489159B2 (en) | 2016-12-21 | 2019-11-26 | Microsoft Technology Licensing, Llc | Pipelined decompression of sliding window compressed data |
| US10483981B2 (en) * | 2016-12-30 | 2019-11-19 | Microsoft Technology Licensing, Llc | Highspeed/low power symbol compare |
| US10691361B2 (en) | 2017-02-24 | 2020-06-23 | Microsoft Technology Licensing, Llc | Multi-format pipelined hardware decompressor |
| CN113779311B (zh) * | 2020-11-04 | 2024-12-10 | 北京沃东天骏信息技术有限公司 | 一种数据处理的方法、装置和存储介质 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3402394A (en) * | 1964-08-31 | 1968-09-17 | Bunker Ramo | Content addressable memory |
| US3391390A (en) * | 1964-09-09 | 1968-07-02 | Bell Telephone Labor Inc | Information storage and processing system utilizing associative memory |
| US3588845A (en) * | 1968-09-09 | 1971-06-28 | Cii | Associative memory |
| US3771139A (en) * | 1971-05-03 | 1973-11-06 | D Digby | Associative memory method of performing simultaneous content searches |
| FR2140321B1 (ja) * | 1971-06-10 | 1974-03-22 | Dassault Electronique | |
| GB1424535A (en) * | 1972-04-28 | 1976-02-11 | Ici Ltd | Signal correlators |
-
1974
- 1974-12-04 FR FR7439592A patent/FR2293741A1/fr active Granted
-
1975
- 1975-10-31 FR FR7533426A patent/FR2330075A2/fr active Granted
- 1975-11-27 GB GB48840/75A patent/GB1522518A/en not_active Expired
- 1975-12-02 CA CA240,905A patent/CA1061908A/en not_active Expired
- 1975-12-03 DE DE2554442A patent/DE2554442C2/de not_active Expired
- 1975-12-03 IT IT7569975A patent/IT1051618B/it active
- 1975-12-03 CH CH1575275A patent/CH616252A5/fr not_active IP Right Cessation
- 1975-12-03 JP JP50144548A patent/JPS5921058B2/ja not_active Expired
- 1975-12-04 US US05/637,659 patent/US4053871A/en not_active Expired - Lifetime
- 1975-12-04 IL IL48604A patent/IL48604A/xx unknown
- 1975-12-04 NL NL7514175A patent/NL7514175A/xx not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| CH616252A5 (ja) | 1980-03-14 |
| FR2293741B1 (ja) | 1981-11-06 |
| DE2554442C2 (de) | 1985-10-03 |
| CA1061908A (en) | 1979-09-04 |
| IL48604A0 (en) | 1976-02-29 |
| FR2293741A1 (fr) | 1976-07-02 |
| NL7514175A (nl) | 1976-06-09 |
| DE2554442A1 (de) | 1976-06-10 |
| IL48604A (en) | 1979-01-31 |
| JPS5182536A (ja) | 1976-07-20 |
| FR2330075B2 (ja) | 1981-12-24 |
| IT1051618B (it) | 1981-05-20 |
| FR2330075A2 (fr) | 1977-05-27 |
| GB1522518A (en) | 1978-08-23 |
| US4053871A (en) | 1977-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5921058B2 (ja) | デ−タを基準デ−タ項目の1群と反復的同時的に比較する方法および装置 | |
| JPS63500548A (ja) | ル−ルベ−スのデ−タ検索方法及び装置 | |
| US3286236A (en) | Electronic digital computer with automatic interrupt control | |
| JPS63500479A (ja) | パタ−ンをアドレス可能なメモリ | |
| US3609703A (en) | Comparison matrix | |
| EP0232376B1 (en) | Circulating context addressable memory | |
| US11822530B2 (en) | Augmentation to the succinct trie for multi-segment keys | |
| US3316538A (en) | Circuit arrangement for processing parts of words in electronic computers | |
| US2925588A (en) | Memory reading system | |
| JPH0752450B2 (ja) | 辞書デ−タ検索装置 | |
| JPH04308B2 (ja) | ||
| JPS62165238A (ja) | 電子辞書の検索方法 | |
| JP2586172B2 (ja) | 学習機能付テーブル検索装置 | |
| SU1487191A1 (ru) | Многоканальный преобразователь код-напряжение · | |
| US3310776A (en) | Automatic binary-code error detecting system | |
| SU1034040A1 (ru) | Устройство дл формировани цифровых последовательностей | |
| CN119680206A (zh) | 游戏合服时的数据处理方法、装置、电子设备及存储介质 | |
| JP3047401B2 (ja) | データ処理装置 | |
| JPH0259861A (ja) | 索引付文書作成・保管・検索装置 | |
| JP3111498B2 (ja) | レコード検索方法及びデータ処理装置 | |
| JPH01288919A (ja) | 英単語検索装置 | |
| JPH04205561A (ja) | 用語辞書による文書検索システム | |
| JPH03147036A (ja) | 可変長データ処理装置 | |
| JPS63253431A (ja) | インバ−テツド構造のデ−タベ−ス検索方式 | |
| JPS5981676A (ja) | 文字表示電子機器 |