JPS592189B2 - reverse conducting thyristor - Google Patents
reverse conducting thyristorInfo
- Publication number
- JPS592189B2 JPS592189B2 JP15995376A JP15995376A JPS592189B2 JP S592189 B2 JPS592189 B2 JP S592189B2 JP 15995376 A JP15995376 A JP 15995376A JP 15995376 A JP15995376 A JP 15995376A JP S592189 B2 JPS592189 B2 JP S592189B2
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- base layer
- layer
- electrode
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】
本発明は大電力を高速度で制御できる高性能の逆導通サ
イリスタの新しい構造を提供するもので、ある。DETAILED DESCRIPTION OF THE INVENTION The present invention provides a new structure for a high-performance reverse conduction thyristor that can control large amounts of power at high speed.
逆導通サイリスタは車輛用チョッパをはじめ各種インバ
ータ、チョッパ分野に主に使用される。これらの分野に
おける実用化研究が進むにつれて逆導通サイリスタの制
御電力の増大が強く要求されるようにな9、この為には
半導体ウェハの大口径化が避けられない傾向になつてき
た。ところが逆導通サイリスタの設計、製造においては
、半導体ウェハの直径力伏きくなると、素子性能に影響
を及ほす基本的諸問題が発生し、単にウェハ直径を大き
くしただけでは所定の制御電力の増大を実現することが
困難である。すなわち、拡散などの熱処理工程で半導体
ウェハに発生する結晶欠陥、結晶ひずみはウェハが大口
径になるほど不均一に分布しやすくそれ故に大柵径のサ
イリスタでは逆導通サイリスタのほとんどの特性々能に
強く影響するキャリヤ寿命の正確な制御が非常にむづか
しくなる。Reverse conduction thyristors are mainly used in various inverter and chopper fields, including vehicle choppers. As practical research in these fields progresses, there has been a strong demand for an increase in the control power of reverse conduction thyristors9, and for this purpose, it has become inevitable to increase the diameter of semiconductor wafers. However, in the design and manufacture of reverse conduction thyristors, when the diameter of the semiconductor wafer decreases, fundamental problems that affect device performance arise, and simply increasing the wafer diameter does not allow for a given increase in control power. It is difficult to realize this. In other words, the crystal defects and crystal strain that occur in semiconductor wafers during heat treatment processes such as diffusion tend to be more unevenly distributed as the wafer becomes larger in diameter.Therefore, thyristors with a large diameter are resistant to most of the characteristics of reverse conduction thyristors. Accurate control of the affected carrier lifetime becomes very difficult.
従来例
第1図に従米の逆導通サイリスタの代表例の断面を示す
。Conventional Example FIG. 1 shows a cross section of a typical example of a reverse conduction thyristor manufactured by the United States.
平面は回転対称形である。第1図に示す従来の逆導通サ
イリスタでは、n型の第1ベース層NBと、その第1主
面の周辺部を除いた部分に設けたp形の第1エミツタ層
PEとp形の第2ベース層PBとその表面すなわち第2
主面の中央と周辺の中間部分に環状に設けたn形の第2
エミツタ層NEの4層が順次隣接して作られそれらの間
に第1のPn接合J1、第2のPn接合J2、第3のP
n接合J3を構成している。前記環状のn形第2エミツ
タ層の下の部分はサイリスタ部分11を構成し、周囲の
第1ベース層NBと第2ベース層PBから成る部分はダ
イオード部分12を構成し、両者は逆並列の関係で逆導
通サイリスタウェハ13に内蔵されている。第2エミツ
タ層NEの内側には、これと離間して環状の第4エミツ
タ層Ngが設けられ第2ベース層PBとの間に接合J4
を有している。この逆導通サイリスタウエハ15の第1
主面16には一般にA1又はAlSiなどの薄層を介し
てMO板などのアノード電極17となる第1主電極が合
金ろう付けされておりこれは支持板と゜して役目も兼ね
そなえている。一方第2主面18のサイリスタ部分11
とダイオード部分12には共通に環状のカソード主電極
19が設けられ同じく第2主面18の中心部の第2ベー
ス層PBが露出している部分にはゲート電極21が設け
られ、その外側の環状の第4エミツタ層nビ上にはサイ
リスタ部分11の方に寄つた位置に補助サイリスタ電極
20が設けられている。なおりソート用の第2主電極1
9、ゲート電極21ともA1などの蒸着層などで形成さ
れるのが普通である。上述したように逆導通サイリスタ
ウエハ15では中央にゲート電極21、その外側に補助
サイリスタ部分13及び主サイリスタ部分11及び最外
側にダイオード部分12を設ける配置構造が従来最もよ
く用いられてきた。The plane is rotationally symmetrical. The conventional reverse conduction thyristor shown in FIG. 2 base layer PB and its surface, i.e. the second
An n-shaped secondary
Four layers of the emitter layer NE are made adjacent to each other in order, and a first Pn junction J1, a second Pn junction J2, and a third Pn junction are formed between them.
It constitutes an n-junction J3. The lower part of the annular n-type second emitter layer constitutes a thyristor part 11, and the surrounding part consisting of the first base layer NB and second base layer PB constitutes a diode part 12, both of which are arranged in antiparallel. For this reason, it is built into the reverse conduction thyristor wafer 13. An annular fourth emitter layer Ng is provided inside the second emitter layer NE and is spaced apart from the second emitter layer NE, and is connected to the second base layer PB by joining J4.
have. The first of this reverse conduction thyristor wafer 15
A first main electrode, which will become an anode electrode 17 such as an MO plate, is generally alloy-brazed to the main surface 16 via a thin layer of A1 or AlSi, and this also serves as a support plate. On the other hand, the thyristor portion 11 of the second main surface 18
A ring-shaped cathode main electrode 19 is provided in common to the diode portion 12 and a gate electrode 21 is provided in the central part of the second main surface 18 where the second base layer PB is exposed. An auxiliary thyristor electrode 20 is provided on the annular fourth emitter layer n-bi at a position closer to the thyristor portion 11. Second main electrode 1 for naori sorting
9. The gate electrode 21 is usually formed of a vapor deposited layer such as A1. As described above, in the reverse conduction thyristor wafer 15, an arrangement structure in which the gate electrode 21 is provided in the center, the auxiliary thyristor portion 13 and the main thyristor portion 11 outside the gate electrode, and the diode portion 12 on the outermost side has been most commonly used.
その理由はターンオン領域のひろがvを速くするために
は、ゲート電極を半導体ウエハの中央に配置する構造(
センター゛ゲート構造)が最も有利であり必然的にサイ
リスタ部分はその周囲に配置されたのであ9またセンタ
ーゲート構造では素子構造を回転対称にすることができ
るので、製造工程、とくに電極形成及びアセンブリ程に
おいて作業性がよく、これに伴う製造歩留の上昇、高信
頼性等が得られやすいということである。しかし半導体
ウエハが大口径、とくに5011m?上の直径になると
、この構造には下記の問題が生じる。The reason for this is that in order to increase the width of the turn-on region v, it is necessary to place the gate electrode in the center of the semiconductor wafer (
The center gate structure is the most advantageous, and the thyristor part is necessarily placed around it.9 Also, with the center gate structure, the device structure can be made rotationally symmetrical, so the manufacturing process, especially electrode formation and assembly, can be improved. This means that the workability is good in this process, and it is easy to obtain a corresponding increase in manufacturing yield and high reliability. However, semiconductor wafers have large diameters, especially 5011m? At the upper diameter, this structure presents the following problems.
一般に半導体ウエハを不純物拡散、酸化膜形成程などで
熱処理すると結晶欠陥が半導体ウエハの特に周辺附近に
多く発生しやすい。この現象は大口径になるほど著しく
なり結晶欠陥をウエハ全体に均一に導入することがむづ
かしくなることは従来より知られている。このため第1
図の従米構造例においては、ダイオード部分12にサイ
リスタ部分11より多くの結晶欠陥が発生し、そのため
結晶欠陥に起因するキヤリア寿命がサイリスタ部分11
では長くダイオード部分12では短かくなる。また逆導
通サイリスタでは、高速スイツチングの用途が多く、タ
ーンオフ時間を短縮することが要求されるので、金など
の重金属拡散法や放射線照射法や熱処理法を用いてキヤ
リア寿命の制御を行う工程が導入される。しかしこれら
の方法による効果は結晶欠陥に密接な依存性をもつてい
て前述のような不均一な結晶欠陥分布のもとではキヤリ
ア寿命の不均一性をますます助長する結果となる。その
ため、得られる逆導通サイリスタの特性においては、中
心部に近く設けられたサイリスタ部分11のキヤリア寿
命があまク短かくならない。このため、逆導通サイリメ
のターンオフ時間がそれほど短縮されないにもか\わら
ず他方周辺部に設けられたダイオード部分12のキャリ
ア寿命が必要?上に短かくなる。このためダイオード部
分での漏洩電流が増大し、結果的に耐圧が低下するとい
う基本的な問題に遭遇することになる。本発明は従来の
サイリスタの欠点を除去し、大口径半導体ウエハを用い
た大電流用であジながら高速スイツチング性能と高耐圧
の両性能を併せもつ逆導通サイリスタを得るための新規
な素子構造を提供しようとするものである。Generally, when a semiconductor wafer is heat-treated by impurity diffusion, oxide film formation, etc., many crystal defects are likely to occur, especially near the periphery of the semiconductor wafer. It has been known that this phenomenon becomes more pronounced as the diameter increases, making it difficult to uniformly introduce crystal defects throughout the wafer. For this reason, the first
In the conventional structure example shown in the figure, more crystal defects occur in the diode portion 12 than in the thyristor portion 11, so that the carrier life due to the crystal defects is shorter than that in the thyristor portion 11.
It is long in the diode portion 12 and short in the diode portion 12. In addition, reverse conduction thyristors are often used for high-speed switching and require a short turn-off time, so a process has been introduced to control carrier life using heavy metal diffusion methods such as gold, radiation irradiation methods, and heat treatment methods. be done. However, the effects of these methods are closely dependent on crystal defects, and under the above-mentioned non-uniform distribution of crystal defects, the non-uniformity of the carrier life is further exacerbated. Therefore, in the characteristics of the obtained reverse conduction thyristor, the carrier life of the thyristor portion 11 provided near the center is not significantly shortened. For this reason, even though the turn-off time of the reverse conduction circuit is not so shortened, the carrier life of the diode portion 12 provided at the other peripheral portion is still necessary. It becomes shorter at the top. As a result, leakage current in the diode portion increases, resulting in a fundamental problem of lowering the withstand voltage. The present invention eliminates the drawbacks of conventional thyristors and develops a new element structure to obtain a reverse conduction thyristor that uses a large diameter semiconductor wafer and has both high-speed switching performance and high voltage resistance. This is what we are trying to provide.
本発明の特徴はウエハ上での逆導通サイリスタを構成す
るゲート領域、サイリスタ部分、ダイオード部分の新規
な配置を行い半導体ウエハの外周領域に主サイリスタ部
分をその内側にダイオード部分を更にその内側に補助サ
イリスタ部分を、そして中央領域にゲート領域を配置し
てウエハの外周領域に多く発生する結晶欠陥をサイリス
タ部分において特性向上のために有効に活用すると共に
、ゲートを中央に置くことにより前述したターンオン領
域の拡がりが速いというセンターゲート構造の特徴をも
充分に発揮するようにし、且つ、補助サイリスタ電極か
らダイオード部分の第2ベース層へ無効電流が漏洩する
ことを防ぎ補助サイリスタによるターンオンを有効に行
なわせるようにしたものである。A feature of the present invention is that the gate region, thyristor section, and diode section that constitute the reverse conduction thyristor are arranged in a new manner on the wafer, and the main thyristor section is placed inside the outer peripheral area of the semiconductor wafer, and the diode section is further placed inside the auxiliary thyristor section. By arranging the thyristor part and the gate region in the central region, the crystal defects that often occur in the outer peripheral region of the wafer can be effectively utilized to improve the characteristics of the thyristor part, and by placing the gate in the center, the aforementioned turn-on region can be improved. The characteristics of the center gate structure, such as rapid expansion, are fully utilized, and leakage of reactive current from the auxiliary thyristor electrode to the second base layer of the diode portion is prevented, and turn-on by the auxiliary thyristor is effectively performed. This is how it was done.
つぎに本発明を第2a図?下に示す実施例について説明
する。Next, the present invention is shown in Fig. 2a? An example shown below will be described.
本発明の特徴は補助サイリスタ用電極とサイリスタ部分
の中に入り組んで設けたゲート補助電極とを結ぶ電路の
ように第2ベース層の上を横断して設けられる電路から
第2ベース層への無効な電流の漏洩を防ぐことにあり、
その漏洩電路のインピーン゛ンスを高くするべぐ、横断
電路と第2ベース層との間に絶縁物層を設けることにあ
る。A feature of the present invention is that there is no power dissipation from an electric path provided across the second base layer to the second base layer, such as an electric path connecting an auxiliary thyristor electrode and a gate auxiliary electrode provided intricately within the thyristor portion. The purpose is to prevent leakage of current.
The purpose of increasing the impedance of the leakage circuit is to provide an insulating layer between the crossing circuit and the second base layer.
?下本発明を実施例について詳細に説明する。本発明の
第1の実施例では直径60能、比低抗130〜150Ω
?のシリコンウエハの上に既知の拡散法、エピタキシヤ
ル法、メタライズ法等の製造方法を用いて逆璋通形サイ
リスタが作られる。その構造を第2a図の平面図及び第
2b図及び第2c図の側面図に示す。第2a図のb−b
切断面による断面図が第2b図、a−a切断面による断
面図が第2c図である。上記各図に示すようにこの実施
例はウエハ105上にn型の第1)<−ス層NBの第1
主面側にn+形層を設けその外周に環状のp形第1エミ
ツタ層PEを設け中央部にはp型の第3エミツタ層p而
を設け、第1ベース層NBに接してp型の第2ベース層
PBを設け、その外周部に環状のn型の第2エミツタ層
NEを設け中央部には環状の第4エミツタ層NE′を設
けてある。? The present invention will now be described in detail with reference to embodiments. In the first embodiment of the present invention, the diameter is 60 mm and the specific resistance is 130 to 150 Ω.
? An inverted threaded thyristor is manufactured on a silicon wafer using known manufacturing methods such as a diffusion method, an epitaxial method, and a metallization method. Its structure is shown in a plan view in FIG. 2a and in side views in FIGS. 2b and 2c. Figure 2a b-b
A cross-sectional view taken along the cut plane is FIG. 2b, and a cross-sectional view taken along the a-a line is FIG. 2c. As shown in the above figures, in this embodiment, an n-type first layer NB is formed on a wafer 105.
An n+ type layer is provided on the main surface side, an annular p type first emitter layer PE is provided on the outer periphery, a p type third emitter layer is provided in the center, and a p type emitter layer is provided in contact with the first base layer NB. A second base layer PB is provided, an annular n-type second emitter layer NE is provided on its outer periphery, and an annular fourth emitter layer NE' is provided in the center.
但し第2エミッタ層NEには2個の円弧状の欠除部11
5と各円弧の一部からウエハ中心部へ向う放射状欠除部
116が設けられている。上記逆導通サイリスタにおい
て周辺部の第1エミツタ層PEとn+層と第1ベース層
NBと第2ベース層PBと第2エミツタ層NEとは主サ
イリスタ部分1旧を構成し、その内側において、n+層
と第1ベース層NBと第2ベース層PBとはダイオード
部分102を構成し、その内側において第3エミツタ層
Pjとn+層と第1ベース層NBと第2ベース層PBと
第4エミツタ層nビとは補助サイリスタ部分104を構
成する。However, there are two arc-shaped cutouts 11 in the second emitter layer NE.
5 and a radial cutout 116 extending from a portion of each arc toward the center of the wafer. In the reverse conduction thyristor, the first emitter layer PE, the n+ layer, the first base layer NB, the second base layer PB, and the second emitter layer NE in the peripheral part constitute the main thyristor part 1, and inside thereof, the n+ The layers, the first base layer NB, and the second base layer PB constitute the diode portion 102, and inside thereof, the third emitter layer Pj, the n+ layer, the first base layer NB, the second base layer PB, and the fourth emitter layer The n-bi constitutes the auxiliary thyristor portion 104.
更に中央部に設けたゲート電極109直下の第2ベース
層PBと第1ベース層NBとn+層とはゲート領域10
3を構成する。上記n+層は第1ベース層NBより高い
不純物濃度を有する層であ9、この層を設けることによ
り逆導通サイリスタを等価的に周知のPin構造とし、
高比抵抗層である第2ベース層NBの厚さの減少を可能
にし、耐圧を損なわずにオン電圧を減少させることがで
きる。Furthermore, the second base layer PB, the first base layer NB, and the n+ layer directly under the gate electrode 109 provided in the central part are the gate region 10.
3. The n+ layer is a layer having a higher impurity concentration than the first base layer NB9, and by providing this layer, the reverse conduction thyristor is equivalently made into a well-known Pin structure,
It is possible to reduce the thickness of the second base layer NB, which is a high resistivity layer, and to reduce the on-state voltage without impairing the withstand voltage.
このn+層は通常エピタキシヤル成長法によつて設けら
れる。上記の複合サイリスタウエハ105の第1主面1
06には、A1蒸着層を介してMO板のアノード電極1
07を合金ろう着し、第2主面108にはA1蒸着によ
り中央ゲート電極109、その外側に環状に設けられ円
弧状及び放射状の開口部をもつカソード電極110、第
4エミツタ層NE′上に環状に設けた補助サイリスタ電
極111、前記円弧状に設けられた開口部の中に設けら
れたゲート補助電極Jl2、前記放射状開口部を通つて
前記補助サイリスタ電極111とゲート補助電極112
を接続する電路113を夫々形成する。This n+ layer is usually provided by epitaxial growth. First main surface 1 of the above composite thyristor wafer 105
06, the anode electrode 1 of the MO plate is inserted through the A1 vapor deposition layer.
A central gate electrode 109 is formed on the second main surface 108 by alloy brazing of A1, a cathode electrode 110 is provided in an annular shape on the outside thereof and has arcuate and radial openings, and a fourth emitter layer NE' is formed on the second main surface 108 by alloy brazing. An auxiliary thyristor electrode 111 provided in an annular shape, a gate auxiliary electrode Jl2 provided in the arc-shaped opening, and an auxiliary thyristor electrode 111 and a gate auxiliary electrode 112 through the radial opening.
Electrical paths 113 are formed to connect the two.
前記円弧状のゲート補助電極112は前記第2エミツタ
層中の円弧状の欠除部115上に位置し、また放射状の
電路113は前記放射状の欠除部116上に位置する。
ここで前記第2主面の各電極を形成する工程に先だつて
、電路113が配置される場所を含むように第2ベース
層PBの表面にたとえばSiO2から成る絶縁層114
を設ける。SiO2は周知の方法で形成し厚みを0.8
〜1.0μ程度にすれば絶縁耐圧が40〜50V以上に
なり電路113から第2ベース層PBへの無効漏洩電流
を防ぎ得るので、素子の動作上十分な機能を発揮する。
Aはアノード電極107に接続したアノード端子、Kは
カソード電極110に接続したカソード端子、Gはゲー
ト電極104に接続したゲート端子である。このように
して得られた逆導通サイリスタでは電路113→第2ベ
ース層PB→第2エミツタ層NE→カソード電極110
の径路の無効電流、即・ちダイオード部分102におい
て生じる無効電流に対するインピーダンスが電路113
→ゲート補助電極112→第2ベース層PB→第2エミ
ツタ層NE→カソード電極110の径路のターンオンの
為に有効な電流に対するインピーダンスよりも著しく高
くなる。The arcuate gate auxiliary electrode 112 is located on the arcuate cutout 115 in the second emitter layer, and the radial electrical path 113 is located on the radial cutout 116.
Here, prior to the step of forming each electrode on the second main surface, an insulating layer 114 made of SiO2, for example, is formed on the surface of the second base layer PB so as to include the place where the electric path 113 is arranged.
will be established. SiO2 is formed by a well-known method and has a thickness of 0.8
If it is set to about 1.0 μ, the dielectric breakdown voltage becomes 40 to 50 V or more, and it is possible to prevent invalid leakage current from the electric path 113 to the second base layer PB, so that the device exhibits a sufficient function in terms of operation.
A is an anode terminal connected to the anode electrode 107, K is a cathode terminal connected to the cathode electrode 110, and G is a gate terminal connected to the gate electrode 104. In the reverse conduction thyristor thus obtained, the electric path 113 → second base layer PB → second emitter layer NE → cathode electrode 110
The impedance for the reactive current in the path, that is, the reactive current generated in the diode portion 102, is the impedance of the current path 113.
→ gate auxiliary electrode 112 → second base layer PB → second emitter layer NE → cathode electrode 110 becomes significantly higher in impedance than the effective current impedance for turning on the path.
その結果、前述した無効電流を非常に小さくし、補助サ
イリスタ部分104のオン電流の大部分をサイリスタ部
分101のトリガ電流として用いることが可能となる。
上記実施例において、絶縁物層114としてSiO2を
用いたが絶縁物はこれにかぎられるものではなく、半導
体製造分野で通常利用されているガラス、ワニス等の有
機物、AI2O,などの金属酸化物、その他の絶縁物質
を採用しても同様な効果をあげることができる。As a result, it is possible to make the above-mentioned reactive current very small and use most of the on-current of the auxiliary thyristor section 104 as the trigger current of the thyristor section 101.
In the above embodiment, SiO2 is used as the insulator layer 114, but the insulator is not limited to this, and may include organic materials such as glass and varnish, metal oxides such as AI2O, etc., which are commonly used in the semiconductor manufacturing field. Similar effects can be achieved by using other insulating materials.
第3a図及び第3b図は、本発明の第2の実施例による
逆導通サイリスタのそれぞれカソード側からみた平面図
及び第3a図のa−+a切断面による断面図である。FIGS. 3a and 3b are a plan view of a reverse conduction thyristor according to a second embodiment of the present invention, respectively, as seen from the cathode side, and a sectional view taken along the line a-+a in FIG. 3a.
この逆導通サイリスタにおいては、ウエハ210の外周
部から中央部へかけてのサイリスタ部分201、ダイオ
ード部分202,ゲート領域203、補助サイリスタ部
分204と配置の順序は第1の実施例の場合と同様であ
るがさらにサイリスタ部分201とダイオード部分20
2の間に分離領域205が追加して設けられている。こ
の実施例においても、前述の実施例の場合と同じく電路
206→第2ベース層PB→ダイオード部分202の第
2エミツタ層NE→カソード電極208の径路のインピ
ーダンスを高くする必要があ9、Siqなどの絶縁層2
09を第3a図に点線で配置を示すように、電路206
と複合ウエハ210の第2主面211で電路の下にある
第2ベース層PBの表面との間に設置している。上記の
分簾領域205の部分では第2エミツタ層XnEが設け
られていないため、この分離領域205は第1エミツタ
層PEの内側部分、n+層、第1ベース層NB、第2ベ
ース層PBからなるPnpの3層構造から成る周知構成
のものであ9、逆導通サイリスタの転流能力を向上させ
るた4めに従来からよく用いられているものである。こ
の分離領域205はサイリスタ部分、ダイオード部分い
ずれの機能をももたないので、この分離領域205の存
在は素子の電力容量を向上させるたつノ
めのウエハ面積の有効利用という面からは無駄であつた
。In this reverse conduction thyristor, the arrangement order of the thyristor portion 201, diode portion 202, gate region 203, and auxiliary thyristor portion 204 from the outer periphery to the center of the wafer 210 is the same as in the first embodiment. There is also a thyristor part 201 and a diode part 20.
A separation region 205 is additionally provided between the two. In this embodiment, as in the case of the previous embodiment, it is necessary to increase the impedance of the path from the electric path 206 to the second base layer PB to the second emitter layer NE of the diode portion 202 to the cathode electrode 208. Insulating layer 2
09 is connected to the electric circuit 206 as shown by the dotted line in FIG.
and the surface of the second base layer PB located below the electric circuit on the second main surface 211 of the composite wafer 210. Since the second emitter layer XnE is not provided in the above-mentioned separation region 205, this separation region 205 is separated from the inner part of the first emitter layer PE, the n+ layer, the first base layer NB, and the second base layer PB. It has a well-known structure consisting of a PnP three-layer structure9, and has been commonly used in the past to improve the commutation ability of reverse conduction thyristors. Since this isolation region 205 has no function as either a thyristor part or a diode part, the existence of this isolation region 205 is wasteful from the standpoint of effective use of the wafer area to improve the power capacity of the device. Ta.
この実施例では、この点に注目し、この分離領域205
内に円弧状等の電路206を設けることによりウエハ面
積の利用率を向上させ且つ両図から容易にわかるように
サイリスタ部分201の中に多数(図では6個)のゲー
ト補助電極207を入9込ませ、各ゲート補助電極20
7を第2エミツタ層と接続させ、これによつてサイリス
タ部分201におけるゲート補助電極とカソード電極2
08の対面部分の長さを極力長くした。In this embodiment, attention is paid to this point, and this separation region 205
By providing an arcuate electrical path 206 inside the thyristor portion 201, the utilization rate of the wafer area is improved, and as can be easily seen from both figures, a large number (six in the figure) of gate auxiliary electrodes 207 are provided inside the thyristor portion 201. Insert each gate auxiliary electrode 20
7 is connected to the second emitter layer, thereby connecting the gate auxiliary electrode and the cathode electrode 2 in the thyristor part 201.
The length of the facing part of 08 was made as long as possible.
そしてそれによつて定格臨界オン電流上昇率(Di/D
t耐量)及び高周波特性の改善など逆導通サイリスタの
ターンオンスイツチング特肚を向上させることに成功し
たものである。本発明は実施例に示した逆導通サイリス
タのp形、n形を全く逆にした場合の素子についても同
様の効果を充分に発揮させることができることはもちろ
んである。Accordingly, the rated critical on-current increase rate (Di/D
This has succeeded in improving the turn-on switching characteristics of the reverse conduction thyristor, such as improving the high frequency characteristics (t tolerance) and high frequency characteristics. It goes without saying that the present invention can sufficiently exhibit the same effect even in the case where the p-type and n-type of the reverse conduction thyristor shown in the embodiments are completely reversed.
また上記実施例はシリコンウエハを用いた場合を示した
が、他の半導体ウエハを用いても本発明の効果は失なわ
れない。Further, although the above embodiment shows the case where a silicon wafer is used, the effects of the present invention will not be lost even if other semiconductor wafers are used.
上記実施例においては、ターンオフ時間を短縮するのに
Au拡散法を用いることを示したが、その他の金属たと
えばCu,pt,znなどによる重金属不純物拡散法、
放射線照射法、急熱急冷法などを用いた場合、あるいは
これらの手段を適用しない場合においても、前記実施例
と全て同様本発明の効果が発揮されることが確認された
。In the above example, it was shown that the Au diffusion method was used to shorten the turn-off time, but other metals such as heavy metal impurity diffusion methods such as Cu, pt, and zn,
It was confirmed that the same effects of the present invention as in the above-mentioned Examples were exhibited even when radiation irradiation, rapid heating and quenching, etc. were used, or when these methods were not applied.
上述の第2の実施例においては、分離領域としてPnp
の3層構造を用いたがNpn3層構造その他の周知の分
離構造を用いても同様の効果が得られる。この発明にお
いては、上記実施例について述べたように第2ベース層
PB上に設けられる電路113,206等とベース層P
Bの間の少なくとも一部に絶縁物層114,209等を
挿入したので、たとえばウエハ外周にサイリスタ部分を
設けその内側にダイオード部分を配置してターンオン特
性や耐圧の向上を図ろうとする構成において、ダイオー
ド部あるいはさらにカソード部の一部を横切つて電路1
13,206等を設ける場合、この電路を設けたために
無効電流にもとずくターンオン不良を生ずるおそれがな
く、所期の性能を達成することができる。In the second embodiment described above, Pnp is used as the isolation region.
Although the three-layer structure is used, similar effects can be obtained by using an Npn three-layer structure or other well-known separation structures. In this invention, as described in the above embodiment, the electric circuits 113, 206, etc. provided on the second base layer PB and the base layer P
Since the insulator layers 114, 209, etc. are inserted at least in part between B, in a configuration in which, for example, a thyristor part is provided on the outer periphery of the wafer and a diode part is arranged inside the thyristor part to improve turn-on characteristics and breakdown voltage, An electric line 1 is connected across the diode section or even a part of the cathode section.
13, 206, etc., there is no risk of turn-on failure due to reactive current due to the provision of this electrical path, and the desired performance can be achieved.
第1a図は従来の逆導通サイリスタの例の断面図、第2
a図は本発明の第1実施例の逆導通サイリスタのカソー
ド側からみた平面図、第2b図は第2a図のb−b切断
面による断面図、第2c図は第2a図のa−a切断面に
よる断面図、第3a図は第2実施例の逆導通のサイリス
タのカソード側からみた平面図、第3b図は第3a図の
a−a切断面に.よる断面図である。
Aはアノード端子、Kはカソード端子、Gはゲート端子
、PEは第1エミツタ層、NBは第1ベース層、PBは
第2ベース層、NEは第2エミッタ層、PE′は第3エ
ミツタ層、Nyは第4エミツタ層、J1〜J5は接合、
17,107,211はアノード電極、19,110,
208はカソード電極、21,109,212はゲート
電極、20,111,213は補助サイリスタ電極、1
14,209は夫々電路、113,206の下に設けた
絶縁層、11,101p201はサイリスタ部分、20
5は分離領域、12,102,202はダイオード部分
、13,104,204は補助サイリスタ部分、14,
103,203はゲート領域である。Figure 1a is a cross-sectional view of an example of a conventional reverse conduction thyristor;
Figure a is a plan view of the reverse conduction thyristor according to the first embodiment of the present invention as seen from the cathode side, Figure 2b is a cross-sectional view taken along line bb in Figure 2a, and Figure 2c is a cross-sectional view taken along line a-a in Figure 2a. 3a is a plan view of the reverse conduction thyristor of the second embodiment as seen from the cathode side, and FIG. 3b is a cross-sectional view taken along the line a-a in FIG. 3a. FIG. A is the anode terminal, K is the cathode terminal, G is the gate terminal, PE is the first emitter layer, NB is the first base layer, PB is the second base layer, NE is the second emitter layer, and PE' is the third emitter layer. , Ny is the fourth emitter layer, J1 to J5 are junctions,
17, 107, 211 are anode electrodes, 19, 110,
208 is a cathode electrode, 21, 109, 212 is a gate electrode, 20, 111, 213 is an auxiliary thyristor electrode, 1
14 and 209 are electric circuits, insulating layers provided under 113 and 206, 11 and 101p201 are thyristor parts, and 20
5 is an isolation region, 12, 102, 202 is a diode portion, 13, 104, 204 is an auxiliary thyristor portion, 14,
103 and 203 are gate regions.
Claims (1)
ース層と第1導電形の第2ベース層と第2導電形の第2
エミッタ層の4層が順次に隣接してなるサイリスタ部分
と、前記第1ベース層と前記第2ベース層の2層からな
るダイオード部分と、前記第1ベース層の一部に設けた
第1導電形の第3エミッタ層と前記第1ベース層と前記
第2ベース層と前記第2ベース層の一部に設けた第2導
電形の第4エミッタ層の4層が順次隣接してなる補助サ
イリスタ部分とを含んだ複合サイリスタウェハと、前記
第1エミッタ層と前記第1ベース層が露出する第1主面
に接続された第1主電極と、前記第1主面に対向する前
記第2主面の前記サイリスタ部分および前記ダイオード
部分に接続された第2主電極と、前記第2主面の前記第
2ベース層に接続されたゲート主電極およびゲート補助
電極と、前記第2主面の前記第4エミッタ層に接続され
た補助サイリスタ電極と、前記第2主電極とは離間しつ
ゝ前記ダイオード部分を横断して設置された少なくとも
1つの接続電路とを具備し、前記接続電路は前記補助サ
イリスタ電極と前記ゲート補助電極とを電気的に接続し
、前記接続電路の少なくとも一部が前記第2ベース層に
絶縁層を介して接触しており、且つ前記複合サイリスタ
ウェハの中央から周縁の方向に向つて、前記ゲート電極
、前記補助サイリスタ部分、前記ダイオード部分、前記
サイリスタ部分が順次配置されていることを特徴とする
逆導通サイリスタ。 2 前記絶縁層が半導体又は金属の酸化物であることを
特徴とする特許請求の範囲第1項の逆導通サイリスタ。 3 前記サイリスタ部分と前記ダイオード部分の間に分
離領域を有し、その少なくとも一部に前記接続電路が設
けられていることを特徴とする特許請求の範囲第1項の
逆導通サイリスタ。 4 前記複合サイリスタウェハを重金属拡散法、熱処理
法又は放射線照射法にて処理して少数キャリヤ寿命を短
縮させたことを特徴とする特許請求の範囲第1項の逆導
通サイリスタ。[Claims] 1. A first emitter layer of a first conductivity type, a first base layer of a second conductivity type, a second base layer of the first conductivity type, and a second emitter layer of the second conductivity type.
A thyristor portion consisting of four layers of emitter layers adjacent to each other in sequence, a diode portion consisting of two layers of the first base layer and the second base layer, and a first conductive portion provided in a part of the first base layer. An auxiliary thyristor comprising four layers adjacent to each other in order: a third emitter layer of a type, a first base layer, a second base layer, and a fourth emitter layer of a second conductivity type provided on a part of the second base layer. a first main electrode connected to a first main surface where the first emitter layer and the first base layer are exposed; and a second main electrode opposite the first main surface; a second main electrode connected to the thyristor portion and the diode portion of the surface; a gate main electrode and a gate auxiliary electrode connected to the second base layer of the second main surface; an auxiliary thyristor electrode connected to a fourth emitter layer; and at least one connection path installed across the diode portion and spaced apart from the second main electrode, the connection path being connected to the auxiliary thyristor electrode. The thyristor electrode and the gate auxiliary electrode are electrically connected, and at least a portion of the connection path is in contact with the second base layer via an insulating layer, and the direction from the center to the periphery of the composite thyristor wafer is 1. A reverse conduction thyristor, wherein the gate electrode, the auxiliary thyristor portion, the diode portion, and the thyristor portion are arranged in this order. 2. The reverse conduction thyristor according to claim 1, wherein the insulating layer is a semiconductor or a metal oxide. 3. The reverse conduction thyristor according to claim 1, characterized in that there is a separation region between the thyristor portion and the diode portion, and the connection path is provided in at least a portion of the separation region. 4. The reverse conduction thyristor according to claim 1, wherein the composite thyristor wafer is treated by a heavy metal diffusion method, a heat treatment method, or a radiation irradiation method to shorten the minority carrier life.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15995376A JPS592189B2 (en) | 1976-12-28 | 1976-12-28 | reverse conducting thyristor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15995376A JPS592189B2 (en) | 1976-12-28 | 1976-12-28 | reverse conducting thyristor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5383476A JPS5383476A (en) | 1978-07-22 |
| JPS592189B2 true JPS592189B2 (en) | 1984-01-17 |
Family
ID=15704762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15995376A Expired JPS592189B2 (en) | 1976-12-28 | 1976-12-28 | reverse conducting thyristor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592189B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3521079A1 (en) * | 1984-06-12 | 1985-12-12 | Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa | REVERSE DIRECT FULL CONTROL GATE THYRISTOR ARRANGEMENT |
-
1976
- 1976-12-28 JP JP15995376A patent/JPS592189B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5383476A (en) | 1978-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4127863A (en) | Gate turn-off type thyristor with separate semiconductor resistive wafer providing emitter ballast | |
| US3590346A (en) | High d/d, fast turn-on darlington controlled semiconductor switch | |
| US5510634A (en) | Insulated gate bipolar transistor | |
| JPS6358376B2 (en) | ||
| JPS62145777A (en) | insulated gate transistor array | |
| KR930011702B1 (en) | High power semiconductor device | |
| US3622845A (en) | Scr with amplified emitter gate | |
| US4231059A (en) | Technique for controlling emitter ballast resistance | |
| JPH0138381B2 (en) | ||
| US3590339A (en) | Gate controlled switch transistor drive integrated circuit (thytran) | |
| JP3296936B2 (en) | Power semiconductor device | |
| JPS59155169A (en) | Hybrid power switching semiconductor device including scr structure | |
| US4291325A (en) | Dual gate controlled thyristor with highly doped cathode base grid covered with high resistivity base layer | |
| JPS6156628B2 (en) | ||
| US3771027A (en) | Bistable semiconductor device | |
| JPS592189B2 (en) | reverse conducting thyristor | |
| US5614737A (en) | MOS-controlled high-power thyristor | |
| JPH0136270B2 (en) | ||
| JPS6248392B2 (en) | ||
| JPS596071B2 (en) | reverse conducting thyristor | |
| US6078065A (en) | Bilaterally controllable thyristor | |
| JP2804216B2 (en) | Gate turn-off thyristor | |
| JPS592382B2 (en) | reverse conducting thyristor | |
| US3979767A (en) | Multilayer P-N junction semiconductor switching device having a low resistance path across said P-N junction | |
| JP3361920B2 (en) | Semiconductor device |