JPS5924469B2 - 電圧−電流変換回路 - Google Patents

Description

【発明の詳細な説明】 この発明は、入力電圧−出力電流変換特性が制御入力端
子に加えられる制御電圧の指数関数にしたがって決定さ
れる電圧−電流変換回路に関する。

従来の電圧−電流変換回路の−ｆｌＩを第１図に示す。

この図に示す回路は、電圧−電流変換回路１と電流−電
圧変換回路２とから構成されており、入力端子３に加え
られる入力電圧ｖ１とトランジスタ４のコレクタ電流１
２との変換特性が、制御入力端子５に加えられる制御入
力電圧ｖ２の指数関数にしたがって決定されるものであ
る。

すなわち、第１図に示す回路において、入力端子３は抵
抗６（値Ｒ１）を介して演算増幅器８０反転入力端およ
びトランジスタ１のコレクタに接続され、トランジスタ
１０ベースは接地され、またトランジスタ１のエミッタ
は演算増幅器８の出力端およびトランジスタ４のエミッ
タに接続されている。

トランジスタ４０ベースには制御入力端子５が接続され
、トランジスタ４のコレクタは演算増幅器９０反転入力
端に接続され、演算増幅器９０反転入力端および出力端
間には抵抗１０（値Ｒ２）が介挿され、また演算増幅器
９の出力端は出力端子１１に接続されている。

しかして、上記構成になる回路においてトランジスタγ
のコレクタ電流１１およびトランジスタ４のコレクタ電
流１２は、トランジスタ１のベース−エミッタ間電圧を
ｖｂｌ、トランジスタ４のベース−エミッタ間電圧をＶ
ｂ２ とすればトランジスタのＰＮ接合の性質から、 なる式によって求められる。

但し、この（１）式にお（・て、 Ｉｓ： ）ランジスタ４および１のベース−エミッタ接
合の逆方向飽和電流 ｑ：電子の電荷 に：ボルソマン定数 である。

この（１）式を変形すると、なる式が得られる。

この（２）式において１１ ．１２） ■ｓとすると、 “°・“Ｋｌｏｇ”・」（３） Ｖ ｂ ２ 中Ｋｔｏ ｇ １２ なる式が得られる。

また、制御入力端子５に印加される制御入力電圧ｖ２は
、 Ｖ 二ｖｂ −ｖｂ ・・・・・・・・・・・
・・・・・・・・・・ （４）２ ２
１ である。

したがって、この（４）式に前記（３）式を代入するこ
とにより、 なる関係が得られる。

一方、演算増幅器の性質から入力端子３に印加される入
力電圧ｖ１とトランジスタγのコレクタ電流１１との間
には、 なる関係が成立している。

したがって、この（６）式を前記（５）式に代入し変形
すれば、 なる式が得られる。

この（７）式は第１図に示す電圧−電流変換回路１０入
力電圧ｖ１と出力電流１２の変換特性を示しており、こ
の変換特性は制御入力端子５に印加される制御電圧ｖ２
の指数関数にしたがって決定されている。

また、前記電圧−電流変換回路１の相互コンダクタンス
ｇｍは上記（７）式から、 となり、この相互コンダクタンスｇｍもまた前記制御電
圧ｖ２の指数関数にしたがって決定されている。

更に、第１図に示す回路全体の利得を求めてみると、出
力端子１１に得られる出力電圧をｖ３ とすれば、演算
増幅器の性質から、 ・・・・・・・・・・・・・・・・・・・・・・・・・
・・ （９）Ｖ 二Ｒ２・１２ なる関係が成立つ。

この（９）式に前記（７）式を代入すれば、 なる式が得られる。

この（１０）式から、第１図に示す回路の利得ＡＶは、 として求められる。

ところで、上記第１図に示す回路において、演算増幅器
８はその位相回転等不安定要素が多く、特定の周波数で
はｖ２を小さくしても所定の減衰特性を得られない欠点
があった。

また、第１図に示す回路は構成に演算増幅器が欠かせな
いことからコスト高になる、あるいはまた入力電圧Ｖ、
が正の場合のみにしか適用できない等の欠点を有してい
た。

この発明は上記欠点に鑑み、周波数特性がよくかつ入力
電圧が正負いずれの場合にも適用できる電圧−電流変換
回路を、簡単かつ安価な構成で実現したものであり、入
力端子を第１の抵抗を介して第１の共通端子に接続する
と共に、第２の抵抗を介して第２の共通端子に接続し、
正電源端子を第１の定電流源を介して前記第１の共通端
子に接続する一方、負電源端子を第２の定電流源を介し
て前記第２の共通端子に接続し、第１のＰＮＰ）ランジ
スタおよび第２のＰＮＰ）ランジスタのエミッタを各々
前記第１の共通端子に接続する一方、第１のＮＰＮ）ラ
ンジスタおよび第２ＯＮＰＮ）ランジスタのエミッタを
各り前記第２の共通端子に接続し、前記第１のＰＮＰ）
ランジスタのベースおよびコレクタ、前記第１のＮＰＮ
）ランジスタのベース、前記第２のＮＰＮ）ランジスタ
のコレクタを各り接地し、前記第２のＰＮＰ）ランジス
タおよび前記第１ＯＮＰＮ）ランジスタのコレクタを各
り出力端子に接続し、前記第２のＰＮＰトランジスタお
よび前記第２ＯＮＰＮ）ランジスタのベースを各り制御
入力端子に接続してなるものである。

以下、図面を参照しこの発明の実施例について説明する
。

第２図は、この発明の一実施例を示す回路図であり、こ
の図において、入力端子１５は抵抗１６（値Ｒａ）（第
１の抵抗）を介して第１の共通端子１γに接続されると
ともに、抵抗１８（値Ｒａ）（第２の抵抗）を介して第
２の共通端子１９に接続され、正電源端子２０は第１の
定電流源２１を介して第１の共通端子１７に接続されま
た負電源端子２２は第２の定電流源２３を介して第２の
共通端子１９に接続されている。

前記第１の共通端子１γは、更にトランジスタ２４（第
１のＰＮＰ）ランジスタ）、トランジスタ２５（第２の
ＰＮＰ）ランジスタ）のエミッタにそれぞれ接続され、
前記第２の共通端子１９は、更にトランジスタ２６（第
１ＯＮＰＮ）ランジスタ）。

トランジスタ２１（第２のＮＰＮ）ランジスタ）のエミ
ッタにそれぞれ接続されている。

そして、トランジスタ２４０ベースおよびコレクタ、ト
ランジスタ２６のベース、トランジスタ２１のコレクタ
は各り接地され、トランジスタ２５，２６のコレクタは
各々出力端子２８に接続され、トランジスタ２５．２７
のベースは各々制御入力端子２９に接続されている。

以上が電圧−電流変換回路３０を構成しており、その出
力端子２８は演算増幅器３１０反転入力端に接続されて
いる。

演算増幅器３１０反転入力端および出力端間には抵抗３
２（値Ｒｂ）が介挿され、非反転入力端は接地され、ま
た出力端は端子３３に接続されている。

そして、演算増幅器３１および抵抗３２が電流−電圧変
換回路３４を構成している。

しかして、上記構成になる回路において、トランジスタ
２５のエミッタ電流を１１ ａｌ トランジスタ２４の
エミッタ電流をＩ２ Ｂ、トランジスタ２７のエミッタ
電流をｉｌ ｂ、 ）ランジスタ２６のエミッタ電
流をｉ２ｂ、制御入力端子２９に加えられる制備圧をＶ
。

とすればトランジスタのＰＮ接合の性質から なる関係が成立つ。

なお、この（１２）式におけるＫは前記（２）式におけ
るＫと全く同じであり、またこの（１２）式を導く過程
は前記（５）式を導く過程と略同じであるので記述を省
略する。

上記（１２）式を変形すると、 なる式が得られる。

また、第１および第２の定電流源２１．２３の電流をそ
れぞれＩ１、入力端子１５に印加される入力電圧をｖｉ
、）ランラスタ２４乃至２１のベースーエミッタ間電圧
をそれぞれｖｂとすれば、 なる関係が成立つ。

但しこの（１４）式においてｖＤシｖｂとする。

この（Ｉ４）式を変形すると、なる式が得られる。

前記Ｕ式にこの０５）式を代入すれば、 なる式が得られる。

この（１６）式を変形すれば、なる式が得られる。

一方、出力端子２８の出力電流ｉ。

は、ｉ０二ｉ１ａ ｉ２ｂ ・・・・・・・
・・・・・（１８）であるから、この（１８）式に前記
（１７）式を代入し整理すれば、 が得られる。

また、電圧−電流変換回路３０の相互コンダクタンスを
ｇｍとすれば、上記１′１９）式からが得られる。

すなわち、上記α９） 、 （２０ｉ式が第２図に示す
電圧−電流変換回路３０の変換特性を示す式であり、０
９）式かられかるように、電圧−電流変換回路３０の出
力電流ｉ。

は入力電圧ｖｉに比例し、またその比例常数は制御電圧
ｖｃをパラメータとする指数関数特性を有している。

次に、上記電圧−電流変換回路３０の出力電流ｉｏを、
電流−電圧変換回路３４により電圧に変換した場合の第
２図に示す回路全体の利得ＡＶ□を計算する。

端子３３に得られる出力電圧をＶ。とすれば、演算増幅
器の性質から、 ｖｏエニーｇＲｂ ・・・・・・・・・・・・・・
・・・・・・・・・・・・ （２１）である。

この（２１式に前記０９）式を代入し入力電圧ｖｉで割
れば、 として第２図に示す回路全体の利得ＡＶＩが求められる
。

第３図は、第２図に示す回路の具体的回路例であり、こ
の図において第２図の各部に対応する部分には同一の符
号が付しである。

以上説明したように、この発明によれば２個のＰＮＰ
）ランジスタと２個のＮＰＮ ）ランジスタとから電圧
−電流変換回路を構成したので、入力電圧が正負いずれ
の場合にも適用できると共に位相回転等不安定要素を除
くことができ、この結果周波数特性のよい電圧−電流変
換回路を簡単かつ安価な構成で得ることができる。

したがって、この発明は電圧制御増幅器、電圧制御発振
器、電圧制御インダクタ、電圧制御キャパシタ等に広く
用いて好適である。

また、この発明による電圧−電流変換回路は、基本的に
は可変ｇｍ回路、すなわち可変抵抗器（電圧制御抵抗）
と考えられ、従来の摺動形の可変抵抗器を使用していた
部分に広く適用することができる。

そして、可変抵抗器として用いた場合は、■摺動部分が
ないので耐久性がよい、■摺動雑音をなくすことができ
る。

■従来１０％位いあった連動形可変抵抗器におけるギヤ
ングエラ（素子相互の特性の偏差）を極小とすることが
できる、■実装上場所的任意性があるため信号コードを
長く延ばすことなく接続でき、Ｓ／Ｎの向上をはかるこ
とができる、等の利点が得られる。

【図面の簡単な説明】

第１図は、従来の電圧−電流変換回路の→１を示す回路
図、第２図は、この発明の一実施例を示す回路図、第３
図は、第２図に示す実施例の具体的回路例である。 １５・・・・・・入力端子、１６・・・・・・第１の抵
抗（抵抗）、１７・・・・・・第１の共通端子、１８・
・・・・・第２の抵抗（抵抗）、１９・・・・・・第２
の共通端子、２０・・・・・・正電源端子、２１・・・
・・・第１の定電流源、２２・・・・・・負電源端子、
２３・・・・・・第２の定電流源、２４・・・・・・第
１のＰＮＰ）ランジスタ（トランジスタ）、２５・・・
・・・第２のＰＮＰトランジスタ（トランジスタ）、２
６・・・・・・第１のＮＰＮ）ランジスタ（トランジス
タ）、２γ・・・・・・第２のＮＰＮ）ランジスタ（ト
ランジスタ）、２８・・・・・・出力端子、２９・・面
制御入力端子、３０・・・・・・電圧−電流変換回路。

Claims (1)

【特許請求の範囲】
1. １ 入力端子を第１の抵抗を介して第１の共通端子に接
   続すると共に、第２の抵抗を介して第２の共通端子に接
   続し、正電源端子を第１の定電流源を介して前記第１の
   共通端子に接続する一方、負電源端子を第２の定電流源
   を介して前記第２の共通端子に接続し、第１のＰＮＰ
   ）ランジスタおよび第２のＰ、ＮＰ）ランジスタのエミ
   ッタを各り前記第１の共通端子に接続する一方、第１Ｏ
   ＮＰＮトランジスタおよび第２のＮＰＮ）ランジスタの
   エミッタを各り前記第２の共通端子に接続し、前記第１
   のＰＮＰトランジスタのベースおよびコレクタ、前記第
   １ＯＮＰＮ）ランジスタのベース、前記第２のＮＰＮ）
   ランジスタのコレクタを各々接地し、前記第２のＰＮＰ
   トランジスタおよび前記第１ＯＮＰＮ）ランジスタの
   コレクタを各す出力端子に接続し、前記第２のＰＮＰ）
   ランジスタおよび前記第２のＮＰＮ）ランジスタのベー
   スを各に制御入力端子に接続してなる電圧−電流変換回
   路。