JPS5925496B2 - Muting circuit in audio equipment - Google Patents
Muting circuit in audio equipmentInfo
- Publication number
- JPS5925496B2 JPS5925496B2 JP10473178A JP10473178A JPS5925496B2 JP S5925496 B2 JPS5925496 B2 JP S5925496B2 JP 10473178 A JP10473178 A JP 10473178A JP 10473178 A JP10473178 A JP 10473178A JP S5925496 B2 JPS5925496 B2 JP S5925496B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- voltage
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present
Landscapes
- Electronic Switches (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
本発明は、オーディオ装置におけるミユーテイング回路
に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a muting circuit in an audio device.
従来、この種のミユーテイング回路において、メインア
ンプヘの信号ラインから分岐して接続した入力信号制御
用トランジスターとして、ＮＰＮ型のものを使用した場
合、正の入力パルスでは問題はないが、負の入力パルス
では、前記入力信号制御用トランジスターのベース、コ
レクター間に順方向の電圧（約０．７Ｖ）が残り、また
ＰＮＰ型のものを使用した場合、負の入力パルスでは問
題はないが、正の入力パルスでは前記と同様な問題があ
り、充分なミユーテイング効果が得られない欠点があつ
た。Conventionally, in this type of muting circuit, when an NPN type transistor was used as the input signal control transistor branched from the signal line to the main amplifier and connected, there was no problem with positive input pulses, but with negative input pulses, With pulses, a forward voltage (approximately 0.7V) remains between the base and collector of the input signal control transistor, and if a PNP type is used, there is no problem with negative input pulses, but with positive input pulses. The input pulse had the same problem as above, and had the disadvantage that a sufficient muting effect could not be obtained.
本発明は、かかる従来の欠点を除去すべくしたものであ
つて、その実施例を図面に基づき以下に説明する。The present invention is intended to eliminate such conventional drawbacks, and embodiments thereof will be described below with reference to the drawings.
図に示す如く、メインアンプヘの信号ライン１から分岐
して、ＮＰＮ型およびＰＮＰ型の入力信号制御用トラン
ジスター２，３の各コレクターをコモン接続すると共に
、これらトランジスター２，３の各エミツタ一を接地す
る。As shown in the figure, the signal line 1 to the main amplifier is branched off, and the collectors of NPN and PNP input signal control transistors 2 and 3 are commonly connected, and the emitters of these transistors 2 and 3 are connected to each other. Ground.
前記トランジスター２のベース側にツエナーダイオード
４のアノード側を接続し、このツエナーダイオード４の
カソード側にドライブ用トランジスター５のエミツタ一
側を接続すると共に、このエミツタ一側に抵抗６を介し
て直流電圧の正側を接続する。The anode side of a Zener diode 4 is connected to the base side of the transistor 2, one emitter side of a drive transistor 5 is connected to the cathode side of the Zener diode 4, and a DC voltage is applied to the one emitter side via a resistor 6. Connect the positive side of the
また前記トランジスター３のベース側にツエナーダイオ
ード７のカソード側を接続し、このツエナーダイオード
７のアノード側に前記ドライブ用トランジスター５のコ
レクター側を接続すると共に、このコレクター側に抵抗
８を介して直流電圧の負側を接続する。Further, the cathode side of a Zener diode 7 is connected to the base side of the transistor 3, the collector side of the drive transistor 5 is connected to the anode side of the Zener diode 7, and a DC voltage is connected to the collector side via a resistor 8. Connect the negative side of
さらに、前記ドライブ用トランジスター５のベース側に
、スイツチング用トランジスター９のコレクター側を接
続し、そのエミツタ一側をダイオード１０を介して接地
する。Furthermore, the collector side of a switching transistor 9 is connected to the base side of the drive transistor 5, and one side of its emitter is grounded via a diode 10.
そして前記スイツチング用トランジスター９のベース側
を、抵抗１１とコンデンサー１２とでなる遅延回路の直
列接続点に接続する。The base side of the switching transistor 9 is connected to a series connection point of a delay circuit consisting of a resistor 11 and a capacitor 12.
この遅延回路における抵抗１１側は直流電圧の正側に接
続され、またコンデンサー１２側は接地されている。The resistor 11 side of this delay circuit is connected to the positive side of the DC voltage, and the capacitor 12 side is grounded.
前記スイツチング用トランジスター９のベース側を、ス
イツチング用トランジスター１３のエミツタ一側に接続
し、そのコレクター側を接地する。The base side of the switching transistor 9 is connected to one emitter side of the switching transistor 13, and the collector side thereof is grounded.
前記スイツチング用トランジスター１３のベース側を、
抵抗１４と抵抗１５との直列接続点に接続し、抵抗１４
側にミユーテイング制御信号を付与するようになし、抵
抗１５側に直流電圧の負側を接続する。しかして、ミユ
ーテイング制御信号が付与されないとき、スイツチング
トランジスタ一１３は、抵抗１１．エミツタ一、ベース
、抵抗１５を介する順方向バイアス電流によつて導通状
態にあり、前記トランジスター１３のエミツタ一、コレ
クター間に接続されているコンデンサー１２の電荷は放
電され、それによつてスイツチング用トランジスター９
のベース側とエミツタ一側の電位がほぼ等しくなるので
、トランジスター９は遮断される。The base side of the switching transistor 13 is
Connect to the series connection point of resistor 14 and resistor 15, and
A muting control signal is applied to the resistor 15 side, and the negative side of the DC voltage is connected to the resistor 15 side. Thus, when no muting control signal is applied, switching transistor 13 is connected to resistor 11. The electric charge of the capacitor 12 which is in a conductive state due to the forward bias current passing through the emitter, base and resistor 15 and is connected between the emitter and the collector of the transistor 13 is discharged, whereby the switching transistor 9
Since the potentials on the base side and the emitter side of the transistor 9 become almost equal, the transistor 9 is cut off.
前記トランジスター９が遮断されることにより、ドライ
ブ用トランジスター５も遮断されるので、前記入力信号
制御用トランジスター２のベース、エミツタ一には、抵
抗６、ツエナーダイオード４を介して順方向のバイアス
電流が流れると共に、他方の入力信号制御用トランジス
ター３のエミツタ一、ベースには、ツエナーダイオード
７、抵抗８を介して順方向のバイアス電流が流れる。従
つて前記各トランジスター２，３は導通状態となり、前
記メインアンプへの信号ライン１における入力信号は、
各トランジスター２，３を介して接地されるので、メイ
ンアンプの入力側には付与されない。次に、前記トラン
ジスター１３のベース側に、このトランジスター１３を
遮断させるに充分な正のミユーテイング制御信号電圧が
加わると、前記コンデンサー１２には電荷が蓄積され、
その端子電圧がトランジスター９を導通状態にするに充
分な値に達すると、トランジスター９，５は共に導通す
る。When the transistor 9 is cut off, the drive transistor 5 is also cut off, so a forward bias current is applied to the base and emitter of the input signal control transistor 2 via the resistor 6 and the Zener diode 4. At the same time, a forward bias current flows through the emitter and base of the other input signal control transistor 3 via the Zener diode 7 and the resistor 8. Therefore, each of the transistors 2 and 3 becomes conductive, and the input signal on the signal line 1 to the main amplifier becomes
Since it is grounded through each transistor 2 and 3, it is not applied to the input side of the main amplifier. Next, when a positive muting control signal voltage sufficient to cut off the transistor 13 is applied to the base side of the transistor 13, charge is accumulated in the capacitor 12,
When the terminal voltage reaches a value sufficient to make transistor 9 conductive, transistors 9 and 5 are both conductive.
前記トランジスター５の導通により、抵抗６を介してツ
エナーダイオード４のカソードに加えられていた電圧は
、ツエナーダイオード４の降伏電圧以下となるので、ツ
エナーダイオード４は遮断され、従つてトランジスター
２には順方向のバイアス電流が流れないので、トランジ
スター２は遮断される。Due to the conduction of the transistor 5, the voltage applied to the cathode of the Zener diode 4 through the resistor 6 becomes lower than the breakdown voltage of the Zener diode 4, so the Zener diode 4 is cut off, and therefore the transistor 2 is Since no directional bias current flows, transistor 2 is cut off.
また前記トランジスター５の導通により、抵抗８を介し
てツエナーダイオード７のアノードに加えられていた電
圧は、ツエナーダイオード７の降伏電圧以下となるので
、ツエナーダイオード７は遮断され、従つてトランジス
ター３には順方向のバイアス電流が流れないので、トラ
ンジスター３は遮断される。Further, due to the conduction of the transistor 5, the voltage applied to the anode of the Zener diode 7 via the resistor 8 becomes lower than the breakdown voltage of the Zener diode 7, so the Zener diode 7 is cut off, and therefore the transistor 3 is Since no forward bias current flows, transistor 3 is cut off.
すなわち、前記各トランジスター２，３の遮断により、
メインアンプへの信号ライン１における入力信号は、メ
インアンプの入力側に付与されることになる。That is, by blocking each of the transistors 2 and 3,
The input signal on signal line 1 to the main amplifier will be applied to the input side of the main amplifier.
なお、図中１６および１７は、トランジスター２および
３のベース側にわずかの逆バイアスをそれぞれ与える抵
抗であつて、トランジスター２，３の遮断を確実にする
ためのものである。Note that 16 and 17 in the figure are resistors that apply a slight reverse bias to the base sides of the transistors 2 and 3, respectively, to ensure that the transistors 2 and 3 are shut off.
以上述べた本発明のミユーテイング回路によれば、メイ
ンアンプへの信号ライン１における入力信号制御用トラ
ンジスター２，３として、ＮＰＮ型およびＰＮＰ型の両
方を用い、かつミユーテイグ制御信号電圧を加えて、前
記各トランジスター２，３を遮断するとき、各トランジ
スター２，３のベース側にわずかの逆バイアスを与える
ので、正負いずれの入力パルスに対しても充分なミユー
テイング効果が得られると共に、ツエナーダイオード４
，７の漏洩電流の影響を減少させ、音声信号の歪を減少
させることができる。According to the above-described muting circuit of the present invention, both NPN type and PNP type transistors are used as the input signal control transistors 2 and 3 in the signal line 1 to the main amplifier, and a muting control signal voltage is applied. When each transistor 2, 3 is cut off, a slight reverse bias is applied to the base side of each transistor 2, 3, so a sufficient muting effect can be obtained for both positive and negative input pulses, and the Zener diode 4
, 7 can be reduced, and the distortion of the audio signal can be reduced.
しかも例えばプリアンプ等の前段回路からのトランジエ
ントノイズが吸収でき、メインアンプの出力側に高価な
リレーを使用する必要がない。Furthermore, transient noise from a preceding stage circuit such as a preamplifier can be absorbed, and there is no need to use an expensive relay on the output side of the main amplifier.
図は本発明の実施例を示す回路図である。 The figure is a circuit diagram showing an embodiment of the present invention.
Claims (1)
Ｎ型およびＰＮＰ型の入力信号制御用トランジスター２
、３の各コレクターをコモン接続すると共に、これらト
ランジスター２、３の各エミッターを接地し、前記トラ
ンジスター２のベース側にツェナーダイオード４のアノ
ード側を接続し、このツェナーダイオード４のカソード
側にドライブ用トランジスター５のエミッター側を接続
すると共に、このエミッター側に抵抗６を介して直流電
圧の正側を接続し、前記トランジスター３のベース側に
ツェナーダイオード１のカソード側を接続し、このツェ
ナーダイオード１のアノード側に前記ドライブ用トラン
ジスター５のコレクター側を接続すると共に、このコレ
クター側に抵抗８を介して直流電圧の負側を接続し、前
記ドライブ用トランジスター５のベース側に、スイッチ
ング用トランジスター９のコレクター側を接続し、その
エミッター側をダイオード１０を介して接地し、前記ス
イッチング用トランジスター９のベース側を、抵抗１１
とコンデンサー１２とでなる遅延回路の直列接続点に接
続し、この遅延回路における抵抗１１側を直流電圧の正
側に接続し、コンデンサー１２側を接地し、前記スイッ
チング用トランジスター９のベース側を、スイッチング
用トランジスター１３のエミッター側に接続し、そのコ
レクター側を接地し、このスイッチングトランジスター
１３のベース側を、抵抗１４と抵抗１５との直列接続点
に接続し、抵抗１４側にミューティング制御信号を付与
するようになし、抵抗１５側に直流電圧の負側を接続し
、前記入力信号制御用トランジスター２のベース側に抵
抗１６を介して直流電圧の負側を接続し、前記入力信号
制御用トランジスター３のベース側に抵抗１７を介して
直流電圧の正側を接続したオーディオ装置におけるミュ
ーティング回路。1 Branched from signal line 1 to the main amplifier and connected to NP
N-type and PNP-type input signal control transistor 2
, 3 are commonly connected, and the emitters of these transistors 2 and 3 are grounded. The anode side of a Zener diode 4 is connected to the base side of the transistor 2, and the cathode side of this Zener diode 4 is connected to the drive side. The emitter side of the transistor 5 is connected, and the positive side of the DC voltage is connected to this emitter side via a resistor 6. The cathode side of the Zener diode 1 is connected to the base side of the transistor 3. The collector side of the drive transistor 5 is connected to the anode side, and the negative side of the DC voltage is connected to this collector side via a resistor 8. The collector side of the switching transistor 9 is connected to the base side of the drive transistor 5. The emitter side is grounded via a diode 10, and the base side of the switching transistor 9 is connected to a resistor 11.
and a capacitor 12, the resistor 11 side of this delay circuit is connected to the positive side of the DC voltage, the capacitor 12 side is grounded, and the base side of the switching transistor 9 is It is connected to the emitter side of the switching transistor 13, its collector side is grounded, the base side of this switching transistor 13 is connected to the series connection point of the resistor 14 and the resistor 15, and a muting control signal is applied to the resistor 14 side. The negative side of the DC voltage is connected to the resistor 15 side, the negative side of the DC voltage is connected to the base side of the input signal control transistor 2 via the resistor 16, and the input signal control transistor 2 is connected to the input signal control transistor 2. This is a muting circuit in an audio device in which the positive side of a DC voltage is connected to the base side of No. 3 through a resistor 17.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10473178A JPS5925496B2 (en) | 1978-08-28 | 1978-08-28 | Muting circuit in audio equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10473178A JPS5925496B2 (en) | 1978-08-28 | 1978-08-28 | Muting circuit in audio equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5531354A JPS5531354A (en) | 1980-03-05 |
| JPS5925496B2 true JPS5925496B2 (en) | 1984-06-18 |
Family
ID=14388634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10473178A Expired JPS5925496B2 (en) | 1978-08-28 | 1978-08-28 | Muting circuit in audio equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5925496B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04123469U (en) * | 1991-04-17 | 1992-11-09 | 純一郎 村上 | Golf player progress monitoring device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58121436U (en) * | 1982-02-12 | 1983-08-18 | 株式会社ケンウッド | switching circuit |
-
1978
- 1978-08-28 JP JP10473178A patent/JPS5925496B2/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04123469U (en) * | 1991-04-17 | 1992-11-09 | 純一郎 村上 | Golf player progress monitoring device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5531354A (en) | 1980-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS644375B2 (en) | ||
| US4010402A (en) | Load protective circuit | |
| US4015215A (en) | Push-pull power amplifier circuit | |
| GB2047493A (en) | Signal amplifier circuit arrangement with output current limiting function | |
| US4088963A (en) | Gain control circuit | |
| US3786200A (en) | Amplifier for use in communication systems | |
| JPS5925496B2 (en) | Muting circuit in audio equipment | |
| US3725800A (en) | Agc network | |
| GB2032716A (en) | Biasing networks for power and amplifiers | |
| EP0185412A1 (en) | Circuit arrangement for reducing the occurrence of spurious signals on an output of an electronic circuit when the circuit power supply is switched on and off | |
| JPS5836537B2 (en) | Noise suppression circuit | |
| JPS6339162B2 (en) | ||
| US3728638A (en) | Transistorized power amplifier circuit | |
| JPH0221784Y2 (en) | ||
| JPH04233324A (en) | Logic gate circuit limiting transient bounce of potential of internal voltage supply circuit | |
| JPS6130325Y2 (en) | ||
| JPH079615B2 (en) | Absolute voltage-current conversion circuit | |
| JPH0132412Y2 (en) | ||
| JPS5949728B2 (en) | variable impedance circuit | |
| JPH0744398B2 (en) | Push-pull amplifier | |
| JP2553676B2 (en) | Clamp circuit | |
| JPS6119549Y2 (en) | ||
| JPH0311939Y2 (en) | ||
| JPH0671176B2 (en) | Output circuit | |
| JPH0122256Y2 (en) |