JPS5926968B2 - Display device control method - Google Patents
Display device control methodInfo
- Publication number
- JPS5926968B2 JPS5926968B2 JP14139077A JP14139077A JPS5926968B2 JP S5926968 B2 JPS5926968 B2 JP S5926968B2 JP 14139077 A JP14139077 A JP 14139077A JP 14139077 A JP14139077 A JP 14139077A JP S5926968 B2 JPS5926968 B2 JP S5926968B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- display device
- memory
- line
- control method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
本発明は記憶作用のない、即ちリフレッシュを必要とす
るCRT、EL、液晶、プラズマ等の表示装置の制御方
式に関し、特に転送に要する時間を減らし、他の入出力
装置の制御時間を多くするものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a control method for display devices such as CRT, EL, liquid crystal, and plasma that do not have a memory function, that is, require refreshment, and in particular, to reduce the time required for transfer, This increases the control time.
またカーソル情報もプログラムで入力するだけで制御が
出来るようにするものである。リフレッシュを必要とす
る表示部を用いた装置では画面のリフレッシュのために
一画面分以上の容量のメモリを必要とする。このような
表示装置の制御方式としては、第1に汎用ICを用いて
専用の制御用論理回路を構成するもの、第2にマイクロ
プロセッサユニット(MPU)を制御装置として使用し
、入出力装置(I/O)の一つとして入出力ポート(I
/0ポート)を通して制御するもの、第3にMPUを制
御装置に使用すると同時にMPU用のメインメモリのR
AM内の一部を表示のリフレッシュメモリとして使用し
、文字表示の毎に前記RAMを直接アクセスして文字コ
ードを表示部に転送し文字パターンを表示するもの等が
考えられる。しかし、上記第1の方式は単一用途に多量
に使用する場合は良いが、一般にこの種表示装置は少量
多用途に使用されるのが普通であり、その場合には融通
性に欠けるものとなる。第2の方式は他の入出力機器と
同じ様にI/Oポートを通して表示装置を制御するもの
で、用途が異つた場合の融通性はあるが、用途を変更す
る度毎にI/Oポートを通して表示情報を表示部に送る
必要があり、非常に使用上煩雑となる。また第3の方式
はMPU用のRAMの一部をリフレッシュ用メモリとし
て使用するので、変更箇所を修正しておけば表示部から
直接アクセスしてRAM内容を転送するため、一々プロ
グラムで転送する必要がなく便利である。しかし、画面
に文字パターンを表示する度毎に、表示部に文字コード
を送らなければならず、そして一般に文字コードを転送
している間中は、MPUはRAMを使用することができ
ないのが普通であり、その間は表示と関係のないI/O
の制御をすることが出来ない。従つて第3の方式では転
送が頻繁に行われるから他の入出力装置(I/O)を制
御する時間が少なくなる欠点がある。第1図は上記第3
の制御方式を実施する装置のブロック図を示し、1はM
PUよりなる制御装置、2はRAMよりなる制御装置用
のメインメモ1八3は表示装置、4はCRT,ELlプ
ラズマ、液晶等の表示部、5は他の入出力(1/O)装
置、6は共通バス回路、7は表示装置3がメインメモリ
2を直接アクセスするための信号線である。Furthermore, cursor information can be controlled simply by inputting it in a program. A device using a display section that requires refreshing requires a memory with a capacity equal to or larger than one screen in order to refresh the screen. The first control method for such a display device is to use a general-purpose IC to configure a dedicated control logic circuit, and the second is to use a microprocessor unit (MPU) as a control device and control input/output devices ( The input/output port (I/O) is one of the input/output ports (I/O).
/0 port), and thirdly, the MPU is used as a control device and at the same time the R of the main memory for the MPU is controlled.
It is conceivable that a part of the AM is used as a refresh memory for display, and each time a character is displayed, the RAM is directly accessed to transfer the character code to the display section and display the character pattern. However, although the first method described above is good when used in large quantities for a single purpose, this type of display device is generally used in small quantities for multiple purposes, and in that case it lacks flexibility. Become. The second method is to control the display device through the I/O port in the same way as other input/output devices, and although it is flexible when the purpose is different, each time the purpose changes, the display device is controlled through the I/O port. It is necessary to send the display information to the display unit through the display, which is very complicated to use. In addition, the third method uses a part of the RAM for the MPU as refresh memory, so if the changed part is corrected, the RAM contents can be transferred directly from the display, so there is no need to transfer them one by one with a program. It's extremely convenient. However, each time a character pattern is displayed on the screen, a character code must be sent to the display unit, and while the character code is being transferred, the MPU is usually unable to use the RAM. , and during that time, I/O unrelated to display
cannot be controlled. Therefore, in the third method, transfer is performed frequently, so there is a drawback that there is less time to control other input/output devices (I/O). Figure 1 is the 3rd figure above.
1 shows a block diagram of a device implementing the control method of M
A control device consisting of a PU, 2 a main memo 18 for the control device consisting of a RAM, 3 a display device, 4 a display unit such as CRT, EL plasma, liquid crystal, etc., 5 other input/output (1/O) devices, 6 is a common bus circuit, and 7 is a signal line through which the display device 3 directly accesses the main memory 2.
この構成の制御装置において、従来のメインメモリ2を
直接アクセスする表示装置3の構造は、第2図に示す通
り構成される。即ち、11はメインメモリ2から表示装
置3へ表示データを転送するための信号線、12はメイ
ンメモリ2より得られた文字コード信号を表示部4に合
わせた表示文字パターン信号に変換する文字パターン発
生器(C,G)、13は文字パターン信号を表示部3に
転送する信号線、14はメインメモリ2からの読出しア
ドレスを指定するためのカウンタ、15は読出しカウン
タ14からの出力をメインメモリ2に転送する信号線で
ある。この図より明らかなように、メインメモリ2から
の文字コード信号は文字パターン発生器12へ直接入力
されているため、文字パターンを表示するための走査の
度毎にメモリ2から表示データを転送しなければならな
い。そしてこの転送時には制御装置1からメインメモリ
2をアタセス出来ないので、その間は他の入出力装置の
制御も出来ず、結局転送のための時間が多ければ多い程
、それだけ他の装置の制御をする時間が少なくなる。ま
た、カーソル情報等の制御信号は信号バス回路6を通し
て制御装置1から転送されるが、変化する毎に書込む必
要があり煩雑である。本発明は上記第3の方式において
、上記欠点を克服するものであり、表示部に表示文字一
行分のメモリを設けて文字コードの転送回数を減らし、
転送時間を短くしてその分だけ他のI/Oの制御時間を
増やすものである。In the control device having this configuration, the structure of the conventional display device 3 that directly accesses the main memory 2 is configured as shown in FIG. That is, 11 is a signal line for transferring display data from the main memory 2 to the display device 3, and 12 is a character pattern for converting a character code signal obtained from the main memory 2 into a display character pattern signal suitable for the display unit 4. Generators (C, G), 13 are signal lines for transferring character pattern signals to the display section 3, 14 is a counter for specifying a read address from the main memory 2, 15 is a signal line for transmitting the output from the read counter 14 to the main memory This is a signal line that transfers data to 2. As is clear from this figure, since the character code signal from the main memory 2 is directly input to the character pattern generator 12, display data is transferred from the memory 2 each time a character pattern is scanned to display it. There must be. Since the main memory 2 cannot be accessed from the control device 1 during this transfer, it is not possible to control other input/output devices during this time, and in the end, the more time there is for transfer, the more other devices can be controlled. less time. Further, control signals such as cursor information are transferred from the control device 1 through the signal bus circuit 6, but it is necessary to write them every time they change, which is complicated. The present invention overcomes the above-mentioned drawbacks in the third method, by providing a memory for one line of display characters in the display section to reduce the number of character code transfers,
The transfer time is shortened and the control time for other I/Os is increased accordingly.
また本発明はMPU用RAMの特定番地にカーソルレジ
スタ用RAMを設定し、プログラムによつてもその情報
を使用するとともに、その出力とリフレツシユ用RAM
読出しカウンタの出力との一致信号を、上記文字コード
転送と同時に表示部に送り、これによりカーソル制御を
行わせるものである。In addition, the present invention sets a cursor register RAM at a specific address of the MPU RAM, uses the information in the program, and also uses its output and refresh RAM.
A signal that matches the output of the read counter is sent to the display section at the same time as the character code is transferred, thereby controlling the cursor.
第3図は本発明の制御方式を実施する一実施例の装置の
プロツク図を示し、21はリフレツシユ及びカーソル用
のメモリを一部に含んだRAMよりなるメインメモリ、
3/は表示文字一行分を記憶するレジスタ、タイミング
回路部を有する表示装置である。FIG. 3 shows a block diagram of an embodiment of a device implementing the control method of the present invention, in which 21 is a main memory consisting of a RAM partially including memory for refresh and cursor;
3/ is a display device having a register for storing one line of display characters and a timing circuit section.
その他の構成要素は第1図と同じであるから、同一符号
を付して説明を省略する。第4図はメインメモリ2′及
び表示装置3′の中、説明に必要な部分を示す回路図で
ある。図中各構成要素間を結ぐ配線に斜線を施してある
のはその配線が複数本で構成されている事を示す。この
図において、21はメインメモリ2′のRAM部分、2
2はRAM部分21の一部に設けたカーソルレジスタ(
CR)、23はRAM部分21から表示データを読出す
時に読出しアドレスを指定する読出しカウンタ、24は
カーソルレジスタ(CR)22からの出力線25と、読
出しカウンタ23からの出力線26とを比較して一致を
求めるコンパレータ、27は制御装置1とRAM2lを
接続する線、28は制御装置1とカーソルレジスタ22
を接続する線である。線27と28により制御装置1か
らRAM2l及びカーソルレジスタ22を自由にアタセ
スすることができる構成になつている。表示装置3にお
いて、31はRAM2lからの文字コードとコンパレー
タ24からの一致信号を一行単位で記憶しておく、表示
文字一行分のレジスタである。このレジスタ31は半導
体RAMlシフトレジスタ(SR)で構成される。32
は読出しカウンタ23、一行表示文字レジスタ31.文
字パターン発生器(CG)12その他へ線33によつて
タイミング信号を供給するタイミング回路部である。Since the other components are the same as those in FIG. 1, they are given the same reference numerals and their description will be omitted. FIG. 4 is a circuit diagram showing parts of the main memory 2' and display device 3' that are necessary for explanation. In the diagram, the diagonally shaded wiring connecting each component indicates that the wiring is composed of a plurality of wires. In this figure, 21 is the RAM portion of the main memory 2';
2 is a cursor register (
CR), 23 is a read counter that specifies a read address when reading display data from the RAM portion 21, and 24 is a read counter that compares the output line 25 from the cursor register (CR) 22 with the output line 26 from the read counter 23. 27 is a line connecting the control device 1 and the RAM 2l; 28 is a line connecting the control device 1 and the cursor register 22;
This is the line that connects the The RAM 21 and the cursor register 22 can be freely accessed from the control device 1 through lines 27 and 28. In the display device 3, numeral 31 is a register for one line of display characters that stores the character code from the RAM 2l and the match signal from the comparator 24 on a line-by-line basis. This register 31 is composed of a semiconductor RAM1 shift register (SR). 32
are the read counter 23, the one-line display character register 31. This is a timing circuit section that supplies timing signals to the character pattern generator (CG) 12 and others via a line 33.
従つて、この回路によれば、制御装置1はプログラムで
RAM2l及びカーソルレジスタ22の内容を自由に変
更することが出来る。Therefore, according to this circuit, the control device 1 can freely change the contents of the RAM 21 and the cursor register 22 using a program.
しかもこの変更をするだけでプログラムと関係なく直接
アクセスでメインメモリ2′から表示装置3/に表示デ
ータ及びカーソル一致信号が転送される。また表示装置
3′には表示文字一行分のレジスタ31があるので一行
毎の表示文字コードをRAM2lからレジスタ31に転
送すれば、一行分の文字パターンの表示完了するまで走
査毎に文字コードを転送する必要がなく、このため転送
時間が少なくて済み、その分だけ他の入出力装置を制御
する時間が多く取れる。更にカーソル制御の情報も特定
番地にプログラムで入力するだけで制御できる。Furthermore, just by making this change, the display data and cursor coincidence signal can be transferred from the main memory 2' to the display device 3/ by direct access regardless of the program. In addition, since the display device 3' has a register 31 for one line of display characters, if the display character code for each line is transferred from the RAM 2l to the register 31, the character code is transferred every scan until the display of the character pattern for one line is completed. Therefore, the transfer time is shortened, and more time is available for controlling other input/output devices. Furthermore, cursor control information can be controlled simply by inputting the program to a specific address.
【図面の簡単な説明】
第1図は従来の表示装置の制御方式を実施する回路のプ
ロツク図、第2図は第1図の要部詳細図第3図は本発明
による表示装置の制御方式を実施する一実施例のプロツ
ク図、第4図は第3図の要部詳細回路図である。
1:制御装置、2′ :メインメモリ、3′ :表示装
置、4:表示部、21:RAM部分、22:カーソルレ
ジスタ、23:読出しレジスタ、24:コンパレータ、
31:表示文字一行分のレジスタ。[BRIEF DESCRIPTION OF THE DRAWINGS] Fig. 1 is a block diagram of a circuit implementing a conventional display device control method, and Fig. 2 is a detailed view of the main part of Fig. 1. Fig. 3 is a display device control method according to the present invention. FIG. 4 is a detailed circuit diagram of the main part of FIG. 3. 1: Control device, 2': Main memory, 3': Display device, 4: Display section, 21: RAM section, 22: Cursor register, 23: Read register, 24: Comparator,
31: Register for one line of display characters.
Claims (1)
ーの一部をリフレッシュのためのメモリとして共用し、
直接アクセスで表示データを転送する表示装置の制御方
式において、表示装置に表示画面の一行分を記憶するメ
モリを設け、該メモリに一行表示する毎に一行単位の文
字コードを転送することを特徴とする表示装置の制御方
式。 2 上記特許請求の範囲第1項に記載した表示装置の制
御方式において、制御装置のメモリの一部をカーソル位
置指定用のレジスタとして共用すると共に、該レジスタ
の出力とリフレッシュメモリ読出し用のカウンタ出力と
の一致信号でカーソル制御することを特徴とする表示装
置の制御方式。[Scope of Claims] 1. Using a refresh type display unit and sharing a part of the memory of the control device as memory for refreshing,
A control method for a display device that transfers display data through direct access, characterized in that the display device is provided with a memory for storing one line of the display screen, and a character code for each line is transferred each time one line is displayed in the memory. Display device control method. 2. In the display device control method described in claim 1 above, a part of the memory of the control device is shared as a register for specifying the cursor position, and the output of the register and the counter output for reading the refresh memory are A control method for a display device characterized by controlling a cursor using a coincidence signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14139077A JPS5926968B2 (en) | 1977-11-21 | 1977-11-21 | Display device control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14139077A JPS5926968B2 (en) | 1977-11-21 | 1977-11-21 | Display device control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5472634A JPS5472634A (en) | 1979-06-11 |
| JPS5926968B2 true JPS5926968B2 (en) | 1984-07-02 |
Family
ID=15290869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14139077A Expired JPS5926968B2 (en) | 1977-11-21 | 1977-11-21 | Display device control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5926968B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5933542A (en) * | 1982-08-18 | 1984-02-23 | Nec Corp | Display device |
-
1977
- 1977-11-21 JP JP14139077A patent/JPS5926968B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5472634A (en) | 1979-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4626837A (en) | Display interface apparatus | |
| US4104624A (en) | Microprocessor controlled CRT display system | |
| US4388621A (en) | Drive circuit for character and graphic display device | |
| JPH059872B2 (en) | ||
| JPH0347514B2 (en) | ||
| US4622547A (en) | Memory access control apparatus | |
| JP2554785B2 (en) | Display drive control integrated circuit and display system | |
| JPS5925254B2 (en) | Digital data processing equipment | |
| US5559533A (en) | Virtual memory hardware cusor and method | |
| JPS5926968B2 (en) | Display device control method | |
| JPS5826B2 (en) | Time division control method for refresh memory | |
| EP0228745A2 (en) | Raster scan video controller provided with an update cache, update cache for use in such video controller, and CRT display station comprising such controller | |
| JPS58136093A (en) | Display controller | |
| JPH01162294A (en) | Dynamic ram | |
| JPS635758B2 (en) | ||
| JP2523687Y2 (en) | Image data processing device | |
| JP2637519B2 (en) | Data transfer control device | |
| JPH01154285A (en) | image memory device | |
| JPS6356550B2 (en) | ||
| JPH03183097A (en) | Semiconductor memory device | |
| JPH1091144A (en) | Color bitmap memory device | |
| JPS6215642A (en) | Memory device for double access system | |
| JPH06208504A (en) | Memory controller, memory reading method and memory writing method | |
| JPH01106148A (en) | Multi-port memory device | |
| JPS60129786A (en) | Image memory |