Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5927082B2 - barista - Google Patents
[go: Go Back, main page]

JPS5927082B2 - barista - Google Patents

barista

Info

Publication number
JPS5927082B2
JPS5927082B2 JP54142223A JP14222379A JPS5927082B2 JP S5927082 B2 JPS5927082 B2 JP S5927082B2 JP 54142223 A JP54142223 A JP 54142223A JP 14222379 A JP14222379 A JP 14222379A JP S5927082 B2 JPS5927082 B2 JP S5927082B2
Authority
JP
Japan
Prior art keywords
varistor
printed
voltage
printed coil
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54142223A
Other languages
Japanese (ja)
Other versions
JPS5666007A (en
Inventor
幹夫 住吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP54142223A priority Critical patent/JPS5927082B2/en
Publication of JPS5666007A publication Critical patent/JPS5666007A/en
Publication of JPS5927082B2 publication Critical patent/JPS5927082B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 本発明はサージ電圧ならびにノイズ電圧を吸収するバリ
スノに係り、高周波成分を有するサージ・ノイズに対し
て有効に動作し、より低い制限電圧を提供するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a varistor which absorbs surge voltages and noise voltages, and which operates effectively against surge noises having high frequency components and provides a lower limiting voltage.

第1図に従来のバリスタの構造を示している。FIG. 1 shows the structure of a conventional varistor.

図において1はディスク状のバリスメ素子、2および7
(2’は図示せず)は素子1の表裏両面上に焼付けられ
た(あるいはメタリコンされた)電極、3および3’は
電極2、2’に半田付け等で電気的に接続されたリード
線である。第2図は第1図で示した従来のバリスノを例
えば電源線4に接続した時の等価回路を示したものであ
る。
In the figure, 1 is a disc-shaped balism element, 2 and 7
(2' is not shown) is an electrode baked (or metallized) on both the front and back surfaces of element 1, and 3 and 3' are lead wires electrically connected to electrodes 2 and 2' by soldering, etc. It is. FIG. 2 shows an equivalent circuit when the conventional Varisno shown in FIG. 1 is connected to the power supply line 4, for example.

5はバリスタ素子、6およびwは上記リード線3、3’
の有する浮遊インダクタンスである。
5 is a varistor element, 6 and w are the above lead wires 3, 3'
is the stray inductance of

今、電源線4間にサージ・ノイズ電圧が印加された時、
矢印の方向に電流が流れる。この時、浮遊インダクタン
ス6、5による電圧降下V=−Ldijtを生じる。こ
こで、Lはリード浮遊インダクタンス・di/dtは電
流の変化率である。そのため、リード線3、3’が長い
場合とかあるいは電流に高い周波数成分を含んでおれば
、その電圧降下は大きくなり、その電圧はバリスメ素子
5の制限電圧に重畳された形となり、最終的にパリメス
としての制限電圧が高くなつて保護効果が低下する。そ
の様子を示したものが第3図の電圧一電流特性である。
第3図で曲線Aはバリスノ素子5のみの制限電圧特性・
曲線Bは上記浮遊インダクタンス6、6’に生じる電圧
降下がバリスメ素子5の制限電圧特性に重畳された制限
電圧特性で、第1図のバリスノを第2図に示すような電
源線4等に用いた時の制限電圧特性は曲線Bとなる。こ
のように従来のバリスタは、高周波を含むサージ・ノイ
ズ電圧に対しては制限電圧がきわめて上昇し、その保護
特性が十分ではなかつた。
Now, when a surge noise voltage is applied between power line 4,
Current flows in the direction of the arrow. At this time, a voltage drop V=-Ldijt occurs due to the floating inductances 6 and 5. Here, L is the lead floating inductance and di/dt is the rate of change of current. Therefore, if the lead wires 3, 3' are long or if the current contains high frequency components, the voltage drop will increase, and the voltage will be superimposed on the limiting voltage of the varisme element 5, and finally The limiting voltage as a terminal voltage increases and the protective effect decreases. The voltage-current characteristic shown in FIG. 3 shows this situation.
In Fig. 3, curve A is the limiting voltage characteristic of only the Varisno element 5.
Curve B is the limiting voltage characteristic in which the voltage drop occurring in the floating inductances 6 and 6' is superimposed on the limiting voltage characteristic of the varisme element 5, and the varismeter shown in Fig. 1 is used for the power supply line 4 etc. as shown in Fig. 2. The limiting voltage characteristic when the voltage is on is curve B. As described above, in conventional varistors, the limiting voltage increases significantly against surge noise voltages including high frequencies, and the protection characteristics thereof are not sufficient.

本発明は上記のような従来における欠点を除去すべくな
されたものであり、特性的に優れたバリスメを提供しよ
うとするものである。以下、本発明のーー実施例につい
て第4図とともに説明する。
The present invention has been made in order to eliminate the above-mentioned drawbacks of the conventional art, and is intended to provide a ballismet with excellent characteristics. An embodiment of the present invention will be described below with reference to FIG.

第4図において、7はZnO等の金属酸化物を主体とし
たデイスク状のバリスタ素子、8およびざ(8′は図示
せず)は素子7の表裏両面に対称形に設けられたうず巻
形状をなしたるプリントコイル電極、9および9aはプ
リントコイル電極8の両端から取出されたリード線、1
0および10aは同様に裏面より取出されたリード線で
ある。
In FIG. 4, 7 is a disk-shaped varistor element mainly made of metal oxide such as ZnO, and 8 and 8 (8' are not shown) are spiral-shaped varistor elements symmetrically provided on both the front and back sides of element 7. The printed coil electrodes 9 and 9a are lead wires taken out from both ends of the printed coil electrode 8.
0 and 10a are lead wires taken out from the back side.

そのため、この実施例でのバリス汐は4端子を有する。
このバリスタを従来例と同様に電源線の線間に接続する
と、その等価回路は第5図に示すようになる。11は電
源線、12および17はプリントコイル電極8,ざによ
つて形成されたるインダクタンス、13は当該バリス汐
素子7を分布回路定数的に見た場合の等価バリスタであ
る。
Therefore, the burr in this embodiment has four terminals.
When this varistor is connected between the power supply lines as in the conventional example, its equivalent circuit becomes as shown in FIG. Reference numeral 11 denotes a power supply line, 12 and 17 an inductance formed by the printed coil electrode 8, and 13 an equivalent varistor when the varistor element 7 is viewed from the perspective of a distributed circuit constant.

つぎに、その動作原理を説明する。Next, the principle of operation will be explained.

今、従来例と同様に電源線11の線間に電源側Aよりサ
ージ・ノイズ電圧が印加された時、矢印の方向にサージ
電流が流れる。この時、等価バリスタ13の負荷側Bに
近い方のもの程、サージ・ノイズ電流は低下する。これ
は負荷側Bに近くなる程インダクノンス12,1Zの値
が大きくなり、電流が阻止されるためである。そのため
等価バリス汐13の負荷側Bに位置する最終のものの単
位面積当りの電流密度は電源側Aに比べてかなり低くな
る。そのため負荷側B終端における制限電圧は低くなり
、保混効果が大きくなるのである。そればかりでなく、
この例のバリス列ま4端子を有しているため、先に述べ
たような浮遊インダクタンスの電圧降下の影響も全く受
けず、バリスノ素子7そのものの制限電圧を得ることが
できるという特長を有する。第6図に本発明品の電圧一
電流特性を示しており、曲線Aは第3図の曲線Aに相当
し、曲線Cが本発明バリスタの制限電圧特性で、バリス
ノ本体の制限電圧よりも優れている。つぎに、本発明品
の試験結果の一例を説明する。
Now, as in the conventional example, when a surge noise voltage is applied between the power supply lines 11 from the power supply side A, a surge current flows in the direction of the arrow. At this time, the closer the equivalent varistor 13 is to the load side B, the lower the surge noise current becomes. This is because the closer to the load side B, the larger the value of inductance 12, 1Z becomes, and the current is blocked. Therefore, the current density per unit area of the final equivalent varisse 13 located on the load side B is considerably lower than that on the power supply side A. Therefore, the limiting voltage at the load side B terminal becomes low, and the mixing effect becomes large. Not only that, but
Since the variscolumn of this example has four terminals, it is completely unaffected by the voltage drop due to the floating inductance as described above, and has the advantage of being able to obtain the limited voltage of the varisco element 7 itself. Figure 6 shows the voltage-current characteristics of the product of the present invention, where curve A corresponds to curve A in Figure 3, and curve C is the limiting voltage characteristic of the varistor of the present invention, which is superior to the limiting voltage of the varistor itself. ing. Next, an example of test results for the product of the present invention will be explained.

バリスタ電圧200Vのものを用い、ノイズパルス60
0V印加(出力インピーダンス50Ω,立上り時間1n
s)の場合、従来のバリスタであれば436Vの制限電
圧が本発明品では376V,また800印加ではそれぞ
れ470V,380Vであつた。ここで、上記の実施例
においては両方の電極をプリントコイル8,8′で構成
した場合について説明したが、バリス汐素子7の片面の
みにプリントコイルを設け、他面の円状電極より2端子
をもつコ字状のリード線を取出すようにしてもよい。
Use a varistor with a voltage of 200V and a noise pulse of 60
0V applied (output impedance 50Ω, rise time 1n
In the case of s), the limited voltage of 436V in the conventional varistor was 376V in the product of the present invention, and 470V and 380V, respectively, when 800V was applied. Here, in the above embodiment, a case was explained in which both electrodes were composed of printed coils 8, 8'. Alternatively, a U-shaped lead wire may be taken out.

この場合、第4図の実施例のものより若干効果は低減す
るが、従来例のものよりは優れていることが確認できた
。さて、プリントコイルのパターンは第4図のうず巻状
以外に、第7図に示す蛇行状のプリントコイル14や第
8図に示すうず巻状を角形にしたプリントコイル15も
可能である。
In this case, although the effect was slightly lower than that of the example shown in FIG. 4, it was confirmed that it was superior to that of the conventional example. In addition to the spiral pattern shown in FIG. 4, the pattern of the printed coil may also be a meandering printed coil 14 shown in FIG. 7 or a square printed coil 15 shown in FIG. 8.

そして、第4図の実施例も加えてバリス汐素子の表裏両
面にそれぞれプリントコイルを形成する場合はそのパタ
ーンはパリス汐素子に対して対称形でなければならない
。すなわち、両パ汐一ンの相対するそれぞれの箇所はバ
リスタ素子を通じて最短距離にあることが必要である。
もし、パ汐一ンが対称形でない場合は、第5図の等価バ
リスタ13が整然と並ばす交叉するため、反つて制限電
圧を上昇させることとなる。さらに、本発明の他の実施
例を第9図に示している。
In addition to the embodiment shown in FIG. 4, when printed coils are formed on both the front and back surfaces of the Paris shiode element, the patterns must be symmetrical with respect to the Paris shiode element. In other words, it is necessary that the opposing positions of both pads be at the shortest distance through the varistor element.
If the pins are not symmetrical, the equivalent varistors 13 in FIG. 5 are arranged in an orderly manner and intersect with each other, thereby increasing the limiting voltage. Furthermore, another embodiment of the present invention is shown in FIG.

バリスタ素子7,プリントコイル8,Ff(第9図でも
ぎは図示せず)は第4図と同様である。第4図の場合、
負荷電流がプリントコイル8,ぎを介して流れるため、
負荷電流が低い場合に限定されるという制約があるが、
第9図の実施例はその問題点を解決したものである。1
6および17ぱ両面より取出されたそれぞれのリード線
であるが、それぞれのリード線16,17は1本よりな
り、プリントコイル8,8′と同様なパターン形状を有
し、そのプリントコイル8,8′に沿つて半田付け等で
電気的に接続されている。
The varistor element 7, printed coil 8, and Ff (the handles are not shown in FIG. 9) are the same as those in FIG. 4. In the case of Figure 4,
Since the load current flows through the printed coil 8,
There is a restriction that it is limited to cases where the load current is low, but
The embodiment shown in FIG. 9 solves this problem. 1
The lead wires 6 and 17 are taken out from both sides, and each lead wire 16 and 17 is made of one wire and has a pattern shape similar to that of the printed coils 8 and 8'. It is electrically connected along the line 8' by soldering or the like.

このようにすると負荷電流はプリントコイル8,8′を
流れることなくリード線16,17に流れ、リード線1
6,17の太さを変えることによつて容易に負荷電流容
量を変えることができる。もちろん前述した制限電圧低
減の効果は維持している。また、バリス汐のサージ耐量
をある程度確保するために、プリントコイルの間隙に該
プリントコイルを形成する導体の抵抗より高く、かつバ
リス汐素子表面の抵抗より低い電気抵抗を有する部分を
付加するように、プリントコイルの厚みよりはより薄く
Aq電極等を焼付けることも可能である。
In this way, the load current flows through the lead wires 16 and 17 without flowing through the printed coils 8 and 8'.
By changing the thickness of 6 and 17, the load current capacity can be easily changed. Of course, the effect of reducing the limited voltage mentioned above is maintained. In addition, in order to ensure a certain degree of surge resistance of the varis shio, a part having an electrical resistance higher than the resistance of the conductor forming the printed coil and lower than the resistance of the surface of the varis shio element is added to the gap between the printed coils. It is also possible to print the Aq electrode etc. thinner than the thickness of the printed coil.

一方、プリントコイルを電極焼付けパターンによつての
み形成するのではなく、バリス汐素子に焼付け前もしく
は焼付け後に、コイル間隙に相当する部分に浅く、かつ
細い溝を設けることによつて、プリントコイルを形成す
ることが可能である。以上のように本発明は構成されて
いるもので、つぎの通りの効果を有する。イ)バリスタ
素子にプリントコイル゜を形成し、コイル両端を電気端
子とすることによつてバリスタの電流密度が低減し、リ
ード線の浮遊インタグ汐ンスによる電圧降下を無視する
ことが可能となり、制限電圧が大幅に低下し保護特性が
向上する。
On the other hand, instead of forming the printed coil only by the electrode baking pattern, the printed coil can be formed by providing shallow and narrow grooves in the portion corresponding to the coil gap before or after baking the varis element. It is possible to form The present invention is configured as described above, and has the following effects. b) By forming a printed coil on the varistor element and using both ends of the coil as electrical terminals, the current density of the varistor is reduced, making it possible to ignore the voltage drop due to stray interference in the lead wire, which limits the The voltage is significantly reduced and the protection characteristics are improved.

ロ)2つのプリントコイルを対称形状とすることによつ
て電流の通路が整然となり、制限電圧の低減に効果を示
す。
(b) By making the two printed coils symmetrical, the current path becomes orderly, which is effective in reducing the limiting voltage.

ハ)プリントコイルに沿つてリード線を半田付けするこ
とによつて各種の負荷電流に対する適用が可能となる。
c) Application to various load currents is possible by soldering lead wires along the printed coil.

ニ)プリントコイル間に該プリントコイルを形成する導
体の抵抗より高く、かつバリスタ素子表面の抵抗より低
い電気抵抗を有する部分を付加することによつて、サー
ジ耐量が向上する。
D) Surge resistance is improved by adding a portion between the printed coils that has an electrical resistance higher than the resistance of the conductor forming the printed coil and lower than the resistance of the surface of the varistor element.

ホ)プリントコイル間の抵抗を溝によつて構成すること
によつて完壁な絶縁が保たれ、プリントコイルの特性が
より明確に発揮される。
e) By configuring the resistance between the printed coils with grooves, perfect insulation is maintained and the characteristics of the printed coils are more clearly demonstrated.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のバリスタの正面図、第2図}ま同バリス
汐の適用例を示す等価回路図、第3図は同バリス汐の電
圧一電流特性図、第4図は本発明に係るバリスタの一実
施例を示す正面図、第5図は同バリス汐の適用例を示す
等価回路図、第6図は同バリスタの電圧一電流特性図、
第7図および第8図は同バリスタを構成するプリントコ
イルの変形例を示すバ汐−ン図、第9図は本発明に係る
バリス汐の他の実施例を示す正面図である。 7・・・・・・バリス汐素子、8,8/,14,15・
・・・・・プリントコイル、9,9a,10,10a,
16,17・・・・・・リード線。
Fig. 1 is a front view of a conventional varistor, Fig. 2 is an equivalent circuit diagram showing an application example of the varistor, Fig. 3 is a voltage-current characteristic diagram of the varistor, and Fig. 4 is a diagram according to the present invention. A front view showing an example of the varistor, FIG. 5 is an equivalent circuit diagram showing an example of application of the varistor, and FIG. 6 is a voltage-current characteristic diagram of the varistor.
7 and 8 are bar diagrams showing a modified example of the printed coil constituting the varistor, and FIG. 9 is a front view showing another embodiment of the varistor according to the present invention. 7... Balisshio element, 8, 8/, 14, 15.
...Print coil, 9, 9a, 10, 10a,
16, 17... Lead wire.

Claims (1)

【特許請求の範囲】 1 ZnO等の金属酸化物を主体としたバリスタ素子の
少なくとも一方の電極をプリントコイルで構成し、該プ
リントコイルの両端より電気端子を取出したことを特徴
とするバリスタ。 2 2つの電極をプリントコイルで形成し、これらのプ
リントコイルは互いに対称パターン形状をもつことを特
徴とする特許請求の範囲第1項記載のバリスタ。 3 プリントコイル上に該プリントコイルと同様な形状
をなし、1本からなるリード線をプリントコイルに沿つ
て電気的に接続し、このリード線の両端を電気端子とし
たことを特徴とする特許請求の範囲第1項または第2項
記載のバリスタ。 4 プリントコイルの間隙に該プリントコイルを形成す
る導体の抵抗より高く、かつバリスタ素子表面の抵抗よ
り低い電気抵抗を有する部分を付加したことを特徴とす
る特許請求の範囲第1項または第2項記載のバリスタ。 5 バリスタ素子に溝を設け、プリントコイル間の抵抗
を構成したことを特徴とする特許請求の範囲第1項また
は第2項記載のバリスタ。
[Scope of Claims] 1. A varistor characterized in that at least one electrode of a varistor element mainly made of a metal oxide such as ZnO is constituted by a printed coil, and electrical terminals are taken out from both ends of the printed coil. 2. The varistor according to claim 1, wherein the two electrodes are formed of printed coils, and these printed coils have mutually symmetrical pattern shapes. 3. A patent claim characterized in that a single lead wire having the same shape as the printed coil is electrically connected along the printed coil, and both ends of this lead wire are used as electrical terminals. The varistor according to range 1 or 2. 4. Claims 1 or 2, characterized in that a portion having an electrical resistance higher than the resistance of the conductor forming the printed coil and lower than the resistance of the surface of the varistor element is added to the gap between the printed coils. Barista listed. 5. The varistor according to claim 1 or 2, wherein a groove is provided in the varistor element to constitute a resistance between the printed coils.
JP54142223A 1979-11-02 1979-11-02 barista Expired JPS5927082B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54142223A JPS5927082B2 (en) 1979-11-02 1979-11-02 barista

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54142223A JPS5927082B2 (en) 1979-11-02 1979-11-02 barista

Publications (2)

Publication Number Publication Date
JPS5666007A JPS5666007A (en) 1981-06-04
JPS5927082B2 true JPS5927082B2 (en) 1984-07-03

Family

ID=15310270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54142223A Expired JPS5927082B2 (en) 1979-11-02 1979-11-02 barista

Country Status (1)

Country Link
JP (1) JPS5927082B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61117802A (en) * 1984-11-14 1986-06-05 松下電器産業株式会社 Surge absorber

Also Published As

Publication number Publication date
JPS5666007A (en) 1981-06-04

Similar Documents

Publication Publication Date Title
JP5060590B2 (en) Composite multilayer chip element
JP2008099326A (en) Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
US4809124A (en) High-energy low-voltage surge arrester
EP0809262A1 (en) PTC thermistor
US7567151B2 (en) Multilayer filter
JPS5927082B2 (en) barista
JPS63107106A (en) Voltage enlargeable varistor
KR100638802B1 (en) Multilayer Chip Device with Various Capacitance Values
KR100470115B1 (en) Laminated chip element with various equivalent inductance
JP7839126B2 (en) Low aspect ratio varistor
JPH03140006A (en) Electronic component for noise elimination
KR100470116B1 (en) Complex laminated chip element
JPS5919432Y2 (en) surge absorber
JPS6022566Y2 (en) surge absorber
JP2707851B2 (en) Electromagnetic interference filter
JPS5927085B2 (en) barista
JPS5927084B2 (en) barista
JPS5927083B2 (en) barista
JPS6015276Y2 (en) Composite thick film varistor
JPS62163Y2 (en)
JPH0451081B2 (en)
JP2002033203A (en) Composite electronic component
JPH09298438A (en) Emi eliminating filter for laminated chip
JPS638083Y2 (en)
JPS5919431Y2 (en) surge absorber
<