JPS5928061B2 - 光半導体装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、光情報を不揮発の電気的情報として記憶し、
また、書換え可能である光半導体装置に関する。

一般に、２次元的な光情報を記憶するイメージ・メモリ
が必要とされている。

しかしながら、不揮発記憶機能を有するものは実用化さ
れていない。その為、従来はＣＣＤやＭＯＳダイオード
・アレイ或いはフォト・トランジスタ・アレイなどに依
つて光情報を検出し、これを電気量に変換してＩＣメモ
リ、コア・メモリなどに記憶する方法が採用されてきた
。ところが、この方法を実現する装置は大型化し、複雑
な構成となる為、安価に実用化することはできない。光
情報を直接検出して記憶できる機能はＭＮＯＳ型不揮発
性メモリに於いて或る程度認められる。これは、窒化膜
と酸化膜の界面にキャリアを注入することに依り記憶作
用を行なわせるものであるが、そのキャリアの注入は半
導体基板中の表面キャリア量に僅かに依存することを利
用するものであるから注入量は少なく、従つて感度が充
分でなく、実用性に乏しい。本発明は、光情報を直接検
出して記憶できる機能を有する半導体記憶装置を高感度
に、また、応答速度を向上し、しかも、書換え可能の不
揮発性メモリとすることができるようにするものであり
、以下これを詳細に説明する。第１図及び第２図は本発
明一実施例を説明する要部側断面図及び要部平面図であ
る。

図に於いて、１はｐ型シリコン半導体基板、２はｎｆ型
不純物領域（ソース領域）、３はｎ＋型不純物領域（ド
レイン領域）、４は絶縁膜、５は透光性フローティング
電極をそれぞれ示している。

この構成に於いて、絶縁膜４は二酸化シリコン膜、窒化
シリコン膜などを用いて良いが、ここでは窒化シリコン
膜を用いているものとする。その理由は、二酸化シリコ
ン膜より窒化シリコン膜の方がエネルギ・バリアが低い
のでキャリア注入が容易であることに依る。透光性フロ
ーティング電極５としては、厚さ５０〜５００ＣＡ〕の
金属、酸化錫や酸化インジウムなどの金属酸化物などを
用いることができる。さて、本実施例に於いては、基板
１と領域３との接合界面の部分６にアバランシエ・ブレ
イク・ダウンが発生する直前の状態となるように領域３
に逆バイアス（ここでは正電位）を印加し、電極５の上
面から光を照射すると、このとき基板１と領域２とが同
程度の電位にあれば、領域２と電極５の重なり容量に起
因して電極５の電位が引下げられる為、部分６に於いて
光励起アバランシエ・ブレイク・ダウンにより発生した
ホツト・キヤリアのうち、ホールを電極５に注入するこ
とができる。

この結果、電極５の電位は上昇し、基板１の表面電位も
上昇するから、領域２，３間には導電チヤネルが形成さ
れる。そして、そのチヤネルに於ける抵抗は、領域２，
３に印加する電圧及び光の強度、波長、照射時間などに
依存する為、光のアナログ量と対応させることができる
。また、光照射時に領域２に正電位を印加しておくと電
極５の電位上昇に依り前記とは逆にホツトキヤリアのう
ちの電子が電極に注入される。

これにより、領域２が低電位であつた際に生成された前
記導電チヤネルは消滅する。また、記憶情報の読出しは
領域３に所定の電圧を印加してチヤネル抵抗の変化を検
出すれば良い。

この際、領域３に印加する電圧が余り高いと弱いアバラ
ンシエ・ブレイク・ダウンが起り、光の照射と無関係に
キヤリアが電極５に注入されるので注意しなければなら
ない。前記のようにして、本発明に依れば、光情報をア
ナログ的に電極５への蓄積キヤリアとして記憶させるこ
とができ、また、その記憶情報を読出し、消去すること
ができる。

従来、半導体ｐ−ｎ接合のアバランシエ・ブレイク・ダ
ウンを利用した光デイテクタとしてアバランシエ・フオ
ト・ダイオードが知られているが、本発明では一部その
原理を応用しているものであり、感度はｐ−ｎ接合デイ
テクタの１０４倍も高く、応答時間も短い。第３図は他
の実施例の要部側断面図であり、第１図及び第２図に関
して説明した部分と同部分は同記号で指示してある。本
実施例が既説明の実施例と相違する点は、第１図及び第
２図に示した部分６に接してｐ＋型不純物領域７を形成
したこと、電極５上に絶縁膜８を介して制御電極９を形
成したことである。

この場合絶縁膜８及び制御電極９は電極５上の一部にの
み形成して、光が基板１の光励起アバランシエ・ブレイ
ク・ダウン発生領域に充分に届くようにした方が良く、
特に電極９として不透光性の金属膜を使用した場合はそ
のようにしなければならない。本実施例では不純物領域
７の存在に依りアバランシエ・ブレイク・ダウン開始電
界は第１図及び第２図の場合より低くなる。若し、第１
図及び第２図に示した実施例に於いて、アバランシエ・
ブレイク・ダウン開始電界を低下させようとすれば基板
１の不純物濃度を高めなければならないが、そのように
すると、チヤネル形成の閾値電圧が高くなるので微小光
の検出は困難になる。第３図実施例の場合では、アバラ
ンシエ・ブレイク・ダウン開始電圧を不純物領域７の存
在で自由に設定できる。また、制御電極９を設けてある
ので電極５に蓄えられたキヤリアの正負に拘わらず光情
報を閾値電圧の変化として読出すことができ、更には、
制御電極９に依り電極５の電位を制御できるから領域２
と同じ作用をさせることができる。第４図は他の実施例
の要部平面図であり、第１図乃至第３図に関して説明し
た部分と同部分は同記号で指示してある。

本実施例が既説明の実施例、特に第３図実施例と相違す
る点は、領域３の他に領域３′が形成され、アバランシ
エ・ブレイク・ダウンを容易にする為の領域７は領域３
′に接するように形成され、領域３汲び領域７は制御電
極９で履われないようにしたことである。

本実施例では、領域３′にはアバランシエ・ブレイク・
ダウンを発生するのに充分な電圧を印加して微小な光情
報も高感度で検出できるように、また、領域３にはアバ
ランシエ・ブレイク・ダウンを生じないような低い電圧
を印加して読出しを行なうことができるものセある。い
ずれにせよ、第３図及び第４図の実施例は電極５が絶縁
膜４，８で挟まれているめで、蓄積されたキヤリアが消
失する率は低くなり、不揮発性記憶保持を有効に行なう
ことができる。

以上の説明で判るように、本発明に依れば、半導体基板
にソース及びドレイン様の不純物領域を形成し、それ等
領域間に絶縁膜を介して透光性のフローテイング電極を
形成し、前記領域間に電圧を印加した状態でフローテイ
ング電極に光情報である光の照射に依つて光励起アバラ
ンシエ・ブレイタ・ダウンを発生させ、キヤリアを前記
フローテイング電極に蓄積して書込むようにしてあり、
非常に高感度であるとともに応答速度も速い。

【図面の簡単な説明】

第１図及び第２図は本発明一実施例の要部側断面図及び
要部平面図、第３図は他の実施例の要部側断面図、第４
図は他の実施例の要部平面図である。 図に於いて、１は基板、２，３は不純物領域、４は絶縁
膜、５は電極である。

Claims (1)

【特許請求の範囲】
1. １ 一導電型の半導体基板表面に相対向して形成されそ
   のいずれか一方と該半導体基板との間に逆バイアス電圧
   を印加可能である反対導電型の不純物領域、該相対向す
   る反対導電型の不純物領域間に在つて前記逆バイアス電
   圧が印加された状態で光が入射した際に光励起アバラン
   シエ・ブレイク・ダウンを起こしてホット・キャリアを
   発生する領域、該不純物領域間及びそれ等不純物領域の
   一部を覆う絶縁膜、該絶縁膜上に在つて少なくとも前記
   不純物領域と重なるように形成され且つ前記光励起アバ
   ランシエ・ブレイク・ダウンに依つて生じたホット・キ
   ャリアが注入されることに依り情報の書き込み或いは消
   去が行なわれる透光性フローティング電極を備えてなる
   ことを特徴とする光半導体装置。