JPS5930342B2 - 送受共用符号復号器の送受切換方式 - Google Patents
送受共用符号復号器の送受切換方式Info
- Publication number
- JPS5930342B2 JPS5930342B2 JP9635277A JP9635277A JPS5930342B2 JP S5930342 B2 JPS5930342 B2 JP S5930342B2 JP 9635277 A JP9635277 A JP 9635277A JP 9635277 A JP9635277 A JP 9635277A JP S5930342 B2 JPS5930342 B2 JP S5930342B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmitting
- transmission
- receiving
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明は、符号器の局部復号器としてのＤＡ変換器を復
号器のＤＡ変換器として時分割に共用す−る送受共用符
号復号器の送受切換方式に関するものである。
号器のＤＡ変換器として時分割に共用す−る送受共用符
号復号器の送受切換方式に関するものである。
アナログ信号をＰＣＭ信号に変換１２て送信する為の符
号器には、局部復号器としてのＤＡ変換器が用いられて
おり、このＤＡ変換器を受信ＰＣＭ信号をアナログ信号
に変換する為の復号器のＤＡ変換器として使用する送受
共用符号復号器が採用されている。
号器には、局部復号器としてのＤＡ変換器が用いられて
おり、このＤＡ変換器を受信ＰＣＭ信号をアナログ信号
に変換する為の復号器のＤＡ変換器として使用する送受
共用符号復号器が採用されている。
例えば第１図に示すように、演算増幅器ＡＭＰ１〜ＡＭ
Ｐ３、サンプリングスイッチ８にホールドコンデンサＣ
１比較器ＣＯＭＰ、ＤＡ変換器ＤＡＣにより構成され、
入力端子ＡＩＮに加えられたアナログ号は、サンプリン
グロックによって動作するサンプリングスイッチ８ｖに
よりサンプリングされてホールドコンデンサＣに蓄積さ
れる。
Ｐ３、サンプリングスイッチ８にホールドコンデンサＣ
１比較器ＣＯＭＰ、ＤＡ変換器ＤＡＣにより構成され、
入力端子ＡＩＮに加えられたアナログ号は、サンプリン
グロックによって動作するサンプリングスイッチ８ｖに
よりサンプリングされてホールドコンデンサＣに蓄積さ
れる。
ＤＡ変換器ＤＡＣは局部復号器として動作するので、演
算増幅器ＡＭＰａ側の端子は切離され、比較器ＣＯＭＰ
に於いてサンプリングホールドされた値とＤＡ変換器Ｄ
ＡＣの出力とが比較されて、出力端子ＰＯＵＴからＰＣ
Ｍ信号が出力される。
算増幅器ＡＭＰａ側の端子は切離され、比較器ＣＯＭＰ
に於いてサンプリングホールドされた値とＤＡ変換器Ｄ
ＡＣの出力とが比較されて、出力端子ＰＯＵＴからＰＣ
Ｍ信号が出力される。
又入力端子ＰＩＮに加えられた受信ＰＣＭ信号はＤＡ変
換器ＤＡＣに加えられ、このとき局部復号器として動作
する側の端子が切離されて、ＤＡ変換器ＤＡＣの出力は
演算増幅器ＡＭＰ３に加えられ、出力端子ＡＯＵＴから
アナログ信号が出力される。
換器ＤＡＣに加えられ、このとき局部復号器として動作
する側の端子が切離されて、ＤＡ変換器ＤＡＣの出力は
演算増幅器ＡＭＰ３に加えられ、出力端子ＡＯＵＴから
アナログ信号が出力される。
このような送受共用符号復号器は、送信と受信とが非同
期状態で切換えられるものであり、従ってサンプリング
ホールド回路に於けるサンプリング状態に関係なく、Ｄ
Ａ変換器ＤＡＣを送信用としての局部復号器と受信用と
してＯＤＡ変換器とに切換え使用されるものであった。
期状態で切換えられるものであり、従ってサンプリング
ホールド回路に於けるサンプリング状態に関係なく、Ｄ
Ａ変換器ＤＡＣを送信用としての局部復号器と受信用と
してＯＤＡ変換器とに切換え使用されるものであった。
このような従来の送受共用符号復号器に於いて、サンプ
リングスイッチ８■がオン状態からオフ状態に変化する
直前、即ちサンプリングモードからホールドモードに変
化する直前に送受信の切換えが行なわれると、演算増幅
器ＡＭＰ３の入力端子には、零から受信ＰＣＭに対応し
た信号又はその逆の状態の急激な信号変化が現われ、こ
の信号変化が電源或はアースを通して送信側の演算増幅
器ＡＭＰ１ 、ＡＭＰ２に影響を及ぼし、ホールドモー
ドに於けるホールドコンデンサＣには入力アナログ信号
のサンプリング値と異なる値がホールドされ、それによ
って誤差が生じる欠点があった。
リングスイッチ８■がオン状態からオフ状態に変化する
直前、即ちサンプリングモードからホールドモードに変
化する直前に送受信の切換えが行なわれると、演算増幅
器ＡＭＰ３の入力端子には、零から受信ＰＣＭに対応し
た信号又はその逆の状態の急激な信号変化が現われ、こ
の信号変化が電源或はアースを通して送信側の演算増幅
器ＡＭＰ１ 、ＡＭＰ２に影響を及ぼし、ホールドモー
ドに於けるホールドコンデンサＣには入力アナログ信号
のサンプリング値と異なる値がホールドされ、それによ
って誤差が生じる欠点があった。
本発明は、前述の如き欠点を改善したもので、その目的
は、サンプリングモードからホールドモードに変化する
直前に於ける送受信の切換えを禁止して、入力アナログ
信号の符号化に誤差が生じないようにすることにある。
は、サンプリングモードからホールドモードに変化する
直前に於ける送受信の切換えを禁止して、入力アナログ
信号の符号化に誤差が生じないようにすることにある。
以下実施例について詳細に説明する。
第２図は本発明の実施例のブロック線図であり、Ｏ８Ｃ
は送信基本クロックを発生する発振器１．ＤＶＩ 。
は送信基本クロックを発生する発振器１．ＤＶＩ 。
ＤＶ２は分周器、ＴＭは受信ＰＣＭ信号からタイミング
を抽出するタイミング抽出回路、ＢＦは受信ＰＣＭ信号
を加えるバッファレジスタ、ＮＳＹは非同期吸収回路、
ＬＳＴはロジック起動回路、ＬＭは巡回形のＡＤ変換に
於いて判定結果を逐次蓄積して次の比較信号を出力する
メモリロジック回路、ＳＥＬはセレクタ、ＤＡＣはＤＡ
変換器、ＣＯＭＰは比較器、ＳＨはサンプリングスイッ
チ、ホールドコンデンサ等を含むサンプルホールド回路
、ＯＡＭＰは演算増幅器、ＰＩＮは受信ＰＣＭ信号の入
力端子、ＰＯＵＴは送信ＰＣＭ信号の出力端子、ＡＩＮ
はアナログ信号の入力端子、ＡＯＵＴはアナログ信号の
出力端子である。
を抽出するタイミング抽出回路、ＢＦは受信ＰＣＭ信号
を加えるバッファレジスタ、ＮＳＹは非同期吸収回路、
ＬＳＴはロジック起動回路、ＬＭは巡回形のＡＤ変換に
於いて判定結果を逐次蓄積して次の比較信号を出力する
メモリロジック回路、ＳＥＬはセレクタ、ＤＡＣはＤＡ
変換器、ＣＯＭＰは比較器、ＳＨはサンプリングスイッ
チ、ホールドコンデンサ等を含むサンプルホールド回路
、ＯＡＭＰは演算増幅器、ＰＩＮは受信ＰＣＭ信号の入
力端子、ＰＯＵＴは送信ＰＣＭ信号の出力端子、ＡＩＮ
はアナログ信号の入力端子、ＡＯＵＴはアナログ信号の
出力端子である。
分周器Ｄｖ１は送信基本クロックを分周して信号ＰＲＴ
、ＳＨＧ、５ＨＧＰ 、ＢＣＬＫＳＡを出力し、分周器
ＤＶ２はタイミング抽出回路ＴＭからの受信基本クロッ
クを分周して信号ＰＲＴＰ、５ＴＲＥＳ。
、ＳＨＧ、５ＨＧＰ 、ＢＣＬＫＳＡを出力し、分周器
ＤＶ２はタイミング抽出回路ＴＭからの受信基本クロッ
クを分周して信号ＰＲＴＰ、５ＴＲＥＳ。
５ＴＲＥＳＰを出力する。
信号ＳＨＧはサンプリング信号で、非同期吸収回路ＮＳ
Ｙ、ロジック起動回路ＬＳＴ及びサンプルホールド回路
ＳＨに加えられる。
Ｙ、ロジック起動回路ＬＳＴ及びサンプルホールド回路
ＳＨに加えられる。
又非同期吸収回路ＮＳＹは信号ＳＨＧ、５ＨＧＰ。
５ＴＲＥＳ、５ＴＲＥＳＰにより送受信切換信号５ＲＣ
ＮＴを発生してロジック起動回路ＬＳＴ、メモリロジッ
ク回路ＬＭ、セレクタＳＥＬ及びＤＡ変換器ＤＡＣの切
換制御信号として加える。
ＮＴを発生してロジック起動回路ＬＳＴ、メモリロジッ
ク回路ＬＭ、セレクタＳＥＬ及びＤＡ変換器ＤＡＣの切
換制御信号として加える。
セレクタＳＥＬはバッファレジスタＢＦにより並列信号
に変換した受信ＰＣＭ信号と、メモリロジック回路ＬＭ
の出力信号との何れかを選択してＤＡ変換器ＤＡＣに加
えるものである。
に変換した受信ＰＣＭ信号と、メモリロジック回路ＬＭ
の出力信号との何れかを選択してＤＡ変換器ＤＡＣに加
えるものである。
第３図ａ、ｂは動作説明図であり、信号５ＨＧＰはサン
プリング信号ＳＨＧより時間を例えば１μｓ先行した信
号であり、同様に信号５ＴＲＥＳＰも信号５ＴＲＥＳよ
り時間ｔだげ先行した信号である。
プリング信号ＳＨＧより時間を例えば１μｓ先行した信
号であり、同様に信号５ＴＲＥＳＰも信号５ＴＲＥＳよ
り時間ｔだげ先行した信号である。
又ＦＦＩは時間ｔのパルス幅の信号、５ＲＣＮＴは非同
期吸収回路ＮＳＹからの送受信切換信号である。
期吸収回路ＮＳＹからの送受信切換信号である。
サンプリング信号ＳＨＧがハイレベル即ち“１″のとき
サンプルホールド回路ＳＨのサンプリングスイッチがオ
ンでサンプリングモード、ローレベル即ち“０″のとき
サンプリングスイッチがオフでホールドモードになり、
送受信切換信号５ＲＣＮＴが０１９＋のとき受信、“０
″のとき送信であるとすると、信号５ＨＧＰの立下り時
点からサンプリング信号ＳＨＧの立下り時点までの時間
ｔ１即ちサンプリングモードからホールドモードに変化
する直前の時間を内で送受信切換えの要求があるか否か
を監視する。
サンプルホールド回路ＳＨのサンプリングスイッチがオ
ンでサンプリングモード、ローレベル即ち“０″のとき
サンプリングスイッチがオフでホールドモードになり、
送受信切換信号５ＲＣＮＴが０１９＋のとき受信、“０
″のとき送信であるとすると、信号５ＨＧＰの立下り時
点からサンプリング信号ＳＨＧの立下り時点までの時間
ｔ１即ちサンプリングモードからホールドモードに変化
する直前の時間を内で送受信切換えの要求があるか否か
を監視する。
第３図ａに示すように、信号５ＨＧＰの立下り後に、信
号５ＴＲＥＳＰが“１”で信号５ＴＲＥＳが０″であれ
ば、時間を内に送受信切換えの要求があることが識別さ
れるので、その要求による送受信切換えを時間を内では
禁止するものであって、信号５ＴＲＥＳと信号ＦＦＩの
論理和を送受信切換信号５ＲＣＮＴとすることにより、
サンプリングモードからホールドモードに変化する直前
の時間ｔを避けて送信から受信へ切換えることができる
。
号５ＴＲＥＳＰが“１”で信号５ＴＲＥＳが０″であれ
ば、時間を内に送受信切換えの要求があることが識別さ
れるので、その要求による送受信切換えを時間を内では
禁止するものであって、信号５ＴＲＥＳと信号ＦＦＩの
論理和を送受信切換信号５ＲＣＮＴとすることにより、
サンプリングモードからホールドモードに変化する直前
の時間ｔを避けて送信から受信へ切換えることができる
。
又第３図すに示すように、信号５ＨＧＰの立下り時点で
、信号５ＴＲＥＳが（Ｂｉｎ、信号５ＴＲＥＳＰが・０
″であると、時間を内で送受信切換えの要求があること
が識別されるので、信号５ＴＲＥＳと信号ＦＦ１との論
理和を送受信切換信号Ｒ８ＣＮＴとすることにより、受
信から送信への切換えをサンプリング信号ＳＨＧの立下
りと同時に行なわせることができる。
、信号５ＴＲＥＳが（Ｂｉｎ、信号５ＴＲＥＳＰが・０
″であると、時間を内で送受信切換えの要求があること
が識別されるので、信号５ＴＲＥＳと信号ＦＦ１との論
理和を送受信切換信号Ｒ８ＣＮＴとすることにより、受
信から送信への切換えをサンプリング信号ＳＨＧの立下
りと同時に行なわせることができる。
第４図は非同期吸収回路ＮＳＹの要部ブロック線図であ
り、信号５ＨＧＰがフリップフロップＦＦのクロック端
子ＣＬＫに、サンプリング信号ＳＨＧがクリヤ端子ＣＬ
Ａに、信号５ＴＲＥＳと信号５ＴＲＥＳＰとの排他的論
理和回路ＥＸＯＲの出力がデータ端子りにそれぞれ加え
られ、そのフリップフロップＦＦのＱ端子出力は、時間
を内に於いて信号５ＴＲＥＳ、５ＴＲＥＳＰの何れか一
方が“１”又は“０″、他方がｕＯ”又は“１”である
とき、第３図ａに示す信号ＦＦＩが出力され、信号５Ｔ
ＲＥＳとの論理和の出力が論理和回路ＯＲを介して送受
信切換信号５ＲＣＮＴとなる。
り、信号５ＨＧＰがフリップフロップＦＦのクロック端
子ＣＬＫに、サンプリング信号ＳＨＧがクリヤ端子ＣＬ
Ａに、信号５ＴＲＥＳと信号５ＴＲＥＳＰとの排他的論
理和回路ＥＸＯＲの出力がデータ端子りにそれぞれ加え
られ、そのフリップフロップＦＦのＱ端子出力は、時間
を内に於いて信号５ＴＲＥＳ、５ＴＲＥＳＰの何れか一
方が“１”又は“０″、他方がｕＯ”又は“１”である
とき、第３図ａに示す信号ＦＦＩが出力され、信号５Ｔ
ＲＥＳとの論理和の出力が論理和回路ＯＲを介して送受
信切換信号５ＲＣＮＴとなる。
送受信切換信号５ＲＣＮＴＩＪ′−６１″であると、セ
レクタＳＥＬはバッファレジスタＢＦからの信号をＤＡ
変換器ＤＡＣに加え、ＤＡ変換器ＤＡＣは演算増幅器Ｏ
ＡＭＰに変換出力を加えるので出力端子ＡＯＵＴから受
信ＰＣＭ信号を復号したアナログ信号が出力される。
レクタＳＥＬはバッファレジスタＢＦからの信号をＤＡ
変換器ＤＡＣに加え、ＤＡ変換器ＤＡＣは演算増幅器Ｏ
ＡＭＰに変換出力を加えるので出力端子ＡＯＵＴから受
信ＰＣＭ信号を復号したアナログ信号が出力される。
又送受信切換信号５ＲＣＮＴがαＯ”であると、セレク
タＳＥＴはメモリロジック回路ＬＭの出力なりＡ変換器
ＤＡＣに加え、ＤＡ変換器ＤＡＯの変換出力を比較器Ｃ
ＯＭＰに加え、アナログ信号をサンプリング信号ＳＨＧ
によってサンプリングしてホールドしたサンプルホール
ド回路ＳＨの出力とを比較器ＣＯＭＰで比較し、比較出
力をＰＣＭ信号とすると共にメモリロジック回路ＬＭに
加える。
タＳＥＴはメモリロジック回路ＬＭの出力なりＡ変換器
ＤＡＣに加え、ＤＡ変換器ＤＡＯの変換出力を比較器Ｃ
ＯＭＰに加え、アナログ信号をサンプリング信号ＳＨＧ
によってサンプリングしてホールドしたサンプルホール
ド回路ＳＨの出力とを比較器ＣＯＭＰで比較し、比較出
力をＰＣＭ信号とすると共にメモリロジック回路ＬＭに
加える。
信号ＢＣＬＫＳＡはメモリロジック回路ＬＭのクロック
となるもので、この信号は送受信切換信号５ＲＣＮＴ
ｆＪ″−ａ１″となることにより停止される。
となるもので、この信号は送受信切換信号５ＲＣＮＴ
ｆＪ″−ａ１″となることにより停止される。
又ロジック起動回路ＬＳＴは、送受信切換信号５ＲＣＮ
Ｔが”ｏ”となることにより、信号ＰＲＴ。
Ｔが”ｏ”となることにより、信号ＰＲＴ。
ＰＲＴＰ、ＳＨＧによってメモリロジック回路ＬＭの起
動信号を加えて、ＡＤ変換の為の初期設定を行なうもの
である。
動信号を加えて、ＡＤ変換の為の初期設定を行なうもの
である。
このような動作によってアナログ信号はＰＣＭ信号に変
換されて送信される。
換されて送信される。
以上説明したように、本発明は、送受共用符号復号器に
於いて、サンプルホールド回路ＳＨのサンプリングモー
ドからホールドモードに変化する直前の一定間に於ける
送受信の切換ええを禁止したもので、それによって送受
信切換時点がホールドモード直前に生じることがな（な
り、サンプルホールド回路ＳＨが受信側の信号急変によ
る影響を受けないので、正確な符号変換が可能となる。
於いて、サンプルホールド回路ＳＨのサンプリングモー
ドからホールドモードに変化する直前の一定間に於ける
送受信の切換ええを禁止したもので、それによって送受
信切換時点がホールドモード直前に生じることがな（な
り、サンプルホールド回路ＳＨが受信側の信号急変によ
る影響を受けないので、正確な符号変換が可能となる。
又その為の構成も例えば第４図に示すような簡単な構成
を付加することによって実現することができる。
を付加することによって実現することができる。
従って送信側のクロックと受信側のクロックとが非同期
で、ＤＡ変換器ＤＡ変換器ＤＡＣを時分割的に送受共用
する場合の切換えによる悪影響を除去し、符号化の信頼
性を向上することができる。
で、ＤＡ変換器ＤＡ変換器ＤＡＣを時分割的に送受共用
する場合の切換えによる悪影響を除去し、符号化の信頼
性を向上することができる。
第１図は送受共用符号復号器のブロック線図、第２図は
本発明の実施例のブロック線図、第３図ａ、ｂは動作説
明図、第４図は非同期吸収回路の要部ブロック線図であ
る。 ＤＶｌ、ＤＶ２は分周器、ＴＭはタイミング抽出回路、
ＮＳＹは非同期吸収回路、ＬＳＴはロジック起動回路、
ＢＦはバッファレジスタ、ＬＭはメモリロジック回路、
ＳＥＬはセレクタ、ＤＡＣはＤＡ変換器、ＣＯＭＰは比
較器、ＳＨはサンプルホールド回路、ＰＩＮはＰＣＭ信
号の入力端子、ＰＯＵＴはＰＣＭ信号の出力端子、ＡＩ
Ｎはアナログ信号の入力端子、ＡＯＵＴはアナログ信号
の出力端子である。
本発明の実施例のブロック線図、第３図ａ、ｂは動作説
明図、第４図は非同期吸収回路の要部ブロック線図であ
る。 ＤＶｌ、ＤＶ２は分周器、ＴＭはタイミング抽出回路、
ＮＳＹは非同期吸収回路、ＬＳＴはロジック起動回路、
ＢＦはバッファレジスタ、ＬＭはメモリロジック回路、
ＳＥＬはセレクタ、ＤＡＣはＤＡ変換器、ＣＯＭＰは比
較器、ＳＨはサンプルホールド回路、ＰＩＮはＰＣＭ信
号の入力端子、ＰＯＵＴはＰＣＭ信号の出力端子、ＡＩ
Ｎはアナログ信号の入力端子、ＡＯＵＴはアナログ信号
の出力端子である。
Claims (1)
- １ 送信側クロックと受信側クロックとが非同期で、且
つＤＡ変換器を復号用と符号用の局部復号器とに時分割
に共用する送受共用符号復号器に於いて、サンプルホー
ルド回路のサンプリングモードからホールドモードに変
化する直前の一定期間に於ける送受信の切換えを禁止す
ることを特徴とする送受共用符号復号器の送受切換方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9635277A JPS5930342B2 (ja) | 1977-08-11 | 1977-08-11 | 送受共用符号復号器の送受切換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9635277A JPS5930342B2 (ja) | 1977-08-11 | 1977-08-11 | 送受共用符号復号器の送受切換方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5430769A JPS5430769A (en) | 1979-03-07 |
| JPS5930342B2 true JPS5930342B2 (ja) | 1984-07-26 |
Family
ID=14162595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9635277A Expired JPS5930342B2 (ja) | 1977-08-11 | 1977-08-11 | 送受共用符号復号器の送受切換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5930342B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58198649A (ja) * | 1982-05-17 | 1983-11-18 | Nippon Light Metal Co Ltd | 空気式太陽熱集熱器の取付構造 |
| JPS59170163U (ja) * | 1983-04-29 | 1984-11-14 | ナショナル住宅産業株式会社 | 太陽熱集熱装置 |
| JPS6060653U (ja) * | 1983-09-30 | 1985-04-26 | ナショナル住宅産業株式会社 | 太陽熱集熱装置 |
| JPH0781375B2 (ja) * | 1992-11-20 | 1995-08-30 | 元旦ビューティ工業株式会社 | 太陽熱温水装置を用いた屋根構造 |
-
1977
- 1977-08-11 JP JP9635277A patent/JPS5930342B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5430769A (en) | 1979-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940011938B1 (ko) | 직렬 데이타 통신용 제어기와 그 시스템 | |
| GB2359706A (en) | Synchronising data and clock signals using a programmable delay circuit | |
| JPS5930342B2 (ja) | 送受共用符号復号器の送受切換方式 | |
| EP0393716B1 (en) | Delay circuit | |
| US4689575A (en) | Clock synchronization circuit for a computer timer | |
| US5235596A (en) | Circuit arrangement for generating synchronization signals in a transmission of data | |
| GB1355495A (en) | Apparatus for clocking digital data | |
| SU917326A1 (ru) | Устройство задержки импульсов | |
| SU1675798A1 (ru) | Цифровой анализатор частотных характеристик четырехполюсников | |
| US3728629A (en) | Automatic time interval ranging circuit for delay interval measurements | |
| SU645153A1 (ru) | Устройство дл сжати данных с адаптацией по числу обобщенных координат | |
| KR900000853Y1 (ko) | 출력포트 변환 회로 | |
| US4385230A (en) | Digital temperature effect generator | |
| SU1714641A2 (ru) | Адаптивный коммутатор системы телеизмерени | |
| SU869000A1 (ru) | Программируемый генератор импульсов | |
| SU1100634A1 (ru) | Устройство дл сокращени избыточности информации | |
| JP2806060B2 (ja) | 固定パターン長エラー測定回路 | |
| SU428544A1 (ru) | Устройство для временного сжатия входного сигнала | |
| SU1376246A1 (ru) | Устройство дл исправлени стираний | |
| SU1465799A1 (ru) | Измеритель девиации частоты | |
| SU1601774A1 (ru) | Устройство дл контрол псевдослучайной последовательности двоичных сигналов | |
| Gurko et al. | A 32-channel high-speed simultaneously sampling data acquisition system | |
| KR950008484B1 (ko) | 아날로그 디지탈 컨버터 | |
| RU2020749C1 (ru) | Аналого-цифровой преобразователь поразрядного сравнения | |
| SU1517136A1 (ru) | Преобразователь последовательного кода в параллельный |