JPS5931084B2 - Auto clear device - Google Patents
Auto clear deviceInfo
- Publication number
- JPS5931084B2 JPS5931084B2 JP51070854A JP7085476A JPS5931084B2 JP S5931084 B2 JPS5931084 B2 JP S5931084B2 JP 51070854 A JP51070854 A JP 51070854A JP 7085476 A JP7085476 A JP 7085476A JP S5931084 B2 JPS5931084 B2 JP S5931084B2
- Authority
- JP
- Japan
- Prior art keywords
- auto
- clear
- power supply
- clear signal
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Calculators And Similar Devices (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は電源の投入時に機器の制御部分を初期状態に設
定するためのクリアー信号を発生させるオートクリア装
置に関し、特に電源投入後の使用状態において瞬間的な
停電等により瞬時に電源電圧が降下して制御部分の状態
が変化した場合にも自動的にクリアー信号を発生させて
制御部分を初期状態に設定し得、また当該機器が接続さ
れたバスラインに、電源電圧の降下時に不要な信号が出
力されるのを阻止する手段をも備えたオートクリア装置
を提供するものである。[Detailed Description of the Invention] The present invention relates to an auto-clear device that generates a clear signal to set the control part of a device to its initial state when the power is turned on, and particularly in the case of a momentary power outage or the like during use after the power is turned on. Even if the state of the control section changes due to an instantaneous drop in power supply voltage, a clear signal can be automatically generated to set the control section to its initial state. The purpose of the present invention is to provide an auto-clear device that also includes means for preventing unnecessary signals from being output when the vehicle is descending.
従来のオートクリア装置は第1図に示す様に、電源vc
c投入時に抵抗R3とコンデンサC3の時定数により定
まる時間、トランジスタTrlをオフさせると共にトラ
ンジスタTr2をオン動作させて出力端子Aからこの端
子のLOWレベルの時オートクリア信号ACLを発生さ
せていた。As shown in Figure 1, the conventional auto clear device has a power supply vc.
When C is turned on, the transistor Trl is turned off and the transistor Tr2 is turned on for a time determined by the time constant of the resistor R3 and the capacitor C3, and an auto clear signal ACL is generated from the output terminal A when this terminal is at the LOW level.
ところが、電源投入時に限らず、機器の使用状態におい
て、瞬間的な停電によつて電源Vccの電圧が変動した
場合、例えば集積回路(IC)では5V(±5%)の範
囲でその動作が保障されているがこの範囲を越えると動
作は保障されなくなる。However, if the voltage of the power supply Vcc fluctuates due to a momentary power outage, not only when the power is turned on but also when the device is in use, for example, integrated circuits (ICs) are guaranteed to operate within a range of 5V (±5%). However, if this range is exceeded, operation is no longer guaranteed.
つまり、瞬間的な停電によつてICに使用されている5
V電源が4.5V迄下り、再び5V迄上つた場合には機
器に使用されているICのフリップフロップについては
その状態が保障されないものとなつていた。In other words, due to momentary power outage, 5
If the V power supply drops to 4.5V and rises again to 5V, the condition of the flip-flops of the IC used in the device cannot be guaranteed.
従つて、この様な場合においてもオートクリア信号を発
生させて機器の制御部分を初期状態に設定してやる必要
があるが、上記従来回路構成のものでは電源投入時に一
度オートクリア信号を発生させた後上記の様な条件でオ
ートクリア信号を発生させることができなかつた。Therefore, even in such a case, it is necessary to generate an auto-clear signal and set the control section of the device to its initial state, but with the conventional circuit configuration described above, after generating the auto-clear signal once when the power is turned on, It was not possible to generate an auto clear signal under the above conditions.
それはコンデンサC3のチャージされた電荷をR3、C
3の時定数で放電してやる必要があり、C3のレベルが
瞬間的にトランジスタTrlをオフ動作させる迄下らな
いからである。It converts the charged charge of capacitor C3 into R3, C
This is because it is necessary to discharge with a time constant of 3, and the level of C3 does not drop until the transistor Trl is instantaneously turned off.
この様に、従来のオートクリア装置にあつては電源投入
後の機器の使用状態において、電源電圧の降下が制御部
分の保障範囲を越えた場合について何等対処することが
できないものとなつていた。As described above, the conventional auto-clear device cannot deal with the case where the drop in the power supply voltage exceeds the guaranteed range of the control part when the device is in use after the power is turned on.
本発明は上記の点に鑑み電源投入後の機器の使用状態に
おいて、電源電圧の降下が制御部分の保障範囲を越えた
場合に、これを検出して瞬時にコンデンサにチャージさ
れた電荷を放電させてオートクリア信号を発生させ、制
御部分を初期状態に設定できるものとなしたオートクリ
ア装置にある。以下本発明を第2図の回路構成について
説明する。第2図においてプロツク1はクリアー信号発
生回路であつて第1図と同構成であり、同一部分を同符
号で示している。In view of the above points, the present invention detects when the drop in power supply voltage exceeds the guaranteed range of the control part when the device is in use after the power is turned on, and instantly discharges the charge stored in the capacitor. The present invention is an auto-clear device that generates an auto-clear signal by using a 10-minute drive, and is capable of setting a control part to an initial state. The present invention will be explained below with reference to the circuit configuration shown in FIG. In FIG. 2, block 1 is a clear signal generating circuit and has the same configuration as in FIG. 1, and the same parts are designated by the same reference numerals.
そして、電源Vccは例えば+5V電源に設定されてい
る。Vtは電源Vccより高い今一つの電源であり、例
えば+12V1+24V等に設定されてなる。The power supply Vcc is set to, for example, a +5V power supply. Vt is another power source higher than the power source Vcc, and is set to, for example, +12V1+24V.
COMPは低電圧電源で動作するコンパレータ(比較器
)であり、この非反転端子(イ)に電源Vccから入力
保護抵抗R2を介して接続されてなりまた反転端子←)
にポリユームVRが接続されてな岱このコンパレータC
OMPの電源電圧として電源VtからダイオードD1、
抵抗R1、コンデンサC1、ツエナーダイオードZDの
回路構成によつてコンパレータCOMPが動作可能な低
い電圧VREfを作成して導人してなる。またこのコン
パレータCOMPの出力端はダイオードD2を介してク
リア信号発生回路1の抵抗R3とコンデンサC3との間
に接続されてなる。上記ダイオードD1はコンデンサC
1の放電時阻止用であり、コンデンサC1の放電時定数
は略C1×VRによつて決まり、この両者の値を大きく
選ぶことによつて停電時等における電圧降下時間を大き
くすることができる。COMP is a comparator that operates on a low voltage power supply, and is connected to this non-inverting terminal (a) from the power supply Vcc via an input protection resistor R2, and is also an inverting terminal ←)
Polyum VR is connected to this comparator C.
Diode D1 from power supply Vt as the power supply voltage of OMP,
A low voltage VREf at which the comparator COMP can operate is created and controlled by the circuit configuration of the resistor R1, the capacitor C1, and the Zener diode ZD. Further, the output terminal of the comparator COMP is connected between the resistor R3 and the capacitor C3 of the clear signal generating circuit 1 via the diode D2. The diode D1 above is the capacitor C
The discharge time constant of the capacitor C1 is approximately determined by C1×VR, and by selecting a large value for both, it is possible to increase the voltage drop time during a power outage or the like.
ダイオードD2はコンデンサC3への充電電流を阻止す
るためのものである。上記したコンパレータCOMPは
反転端子(ト)と非反転端子(4)の電圧レベルを比較
して(…側が高ければ出力に略コンパレータの電源電圧
に近い電圧がまた(へ)側が高ければグランドレベルに
近い電圧が出るように動作するものである。Diode D2 is for blocking charging current to capacitor C3. The above-mentioned comparator COMP compares the voltage levels of the inverting terminal (G) and the non-inverting terminal (4). It operates so that a similar voltage is output.
従つて、コンパレータCOMPの(へ)側に接続されて
いるポリユームVRの設定をICの電源電圧の最低保障
レベル(4.75V)にする。Therefore, the polyurethane VR connected to the (to) side of the comparator COMP is set to the minimum guaranteed level (4.75V) of the IC power supply voltage.
この第2図の回路動作について第3図のタイムチヤート
と共に説明すると、電源投入時にクリア信号発生回路1
はコンデンサC3と抵抗R3で定まる時間、トランジス
タTrlをオフしまたトランジスタTr2をオンさせて
出力端子AをLOWレベルにし、オートクリア信号AC
Lを発生させて制御部を初期状態に設定する。To explain the circuit operation of FIG. 2 together with the time chart of FIG. 3, when the power is turned on, the clear signal generating circuit 1
turns off the transistor Trl and turns on the transistor Tr2 for a time determined by the capacitor C3 and the resistor R3 to set the output terminal A to the LOW level, and outputs the auto clear signal AC.
L is generated to set the control unit to the initial state.
オートクリア信号ACLの発生後において通常の電源が
供給されている状態ではコンパレータCOMPf)(イ
)側端子が(ハ)側に比して高いのでこの出力はコンパ
レータCOMPの電源電圧VREfに近い電圧となり、
トランジスタTrlがオン、トランジスタTr2がオフ
となつてオートクリア信号ができいものとなつている。When normal power is supplied after the auto clear signal ACL is generated, the (A) side terminal of the comparator COMPf is higher than the (C) side terminal, so this output becomes a voltage close to the power supply voltage VREf of the comparator COMP. ,
The transistor Trl is on and the transistor Tr2 is off, making it impossible to generate an auto-clear signal.
今、停電が起ると電源CcとREfが降下するが、コン
デンサC1のチャージによりコンパレータCOMPの(
へ)側の電圧降下が遅く設定されているので電源Vcc
の方が早く降下し、従つてコンパレータCOMPの(へ
)端子力′(−l−)端子より高いレベルになつて該コ
ンパレータCOMPの出力はグランドレベル近くなる。Now, when a power outage occurs, the power supplies Cc and REf drop, but due to the charging of the capacitor C1, the comparator COMP (
Since the voltage drop on the side) is set to be slow, the power supply Vcc
falls more quickly, and thus becomes a higher level than the (-l-) terminal of the comparator COMP, and the output of the comparator COMP approaches the ground level.
すると、コンデンサC3にチヤージされた電荷がダイオ
ードD2を介して直に放電され、これによつてトランジ
スタTrlがオフとなり、トランジスタTr2がオンと
なつて出力端子AがLOWレベルとなりオートクリア信
号が出力される。その後、直に電源が復帰して電源Vc
cが正常の電源電圧に戻るとコンパレータCOMPの出
力はこの電源電圧VREfに近い電圧となり、コンデン
サC3と抵抗R3の時定数時間遅れてトランジスタTr
,がオンしまたトランジスタTr2がオフとなつてオー
トクリア信号は停止する。Then, the charge charged in the capacitor C3 is directly discharged through the diode D2, which turns off the transistor Trl, turns on the transistor Tr2, and sets the output terminal A to the LOW level, outputting an auto-clear signal. Ru. After that, the power supply is immediately restored and the power supply Vc
When c returns to the normal power supply voltage, the output of comparator COMP becomes a voltage close to this power supply voltage VREf, and after a delay of the time constant of capacitor C3 and resistor R3, transistor Tr
, turns on, transistor Tr2 turns off, and the auto clear signal stops.
従つて、瞬時の停電等が発生した場合に前記オートクリ
ア信号の発生で制御部分が初期状態に設定される。Therefore, when an instantaneous power outage or the like occurs, the control section is set to the initial state by generation of the auto clear signal.
第4図に示すのは上記オートクリア装置を例えば外部入
出力機器(端末機)等に実施した実施例であり、各端末
機器がφ〜N台設けられて共通のバスライン41にそれ
ら機器が接続された状態を示している。FIG. 4 shows an embodiment in which the above-mentioned auto-clear device is implemented in, for example, external input/output equipment (terminals), etc., in which φ to N terminal equipments are provided and these equipments are connected to a common bus line 41. Indicates a connected state.
そして、各端末機器φ〜Nに設けられたバスライン41
への出力ゲート42・・・・・・・・・・・・・・・の
入力側と機器内に装備された回路素子例えばフリップフ
ロップ43・・・・・・・・・・・・・・・のりセツト
側に夫々第2図に示す構成となつたオートクリア装置4
4の出力信号を導入させている。従つて、この端末機器
φ〜Nの1つに瞬時停電が発生した場合とか電源切断時
等において電源Vcc電圧が立下がるとこの立下りの過
渡時には機器内に使用されている各種論理素子が不安定
な状態となるつまり論理素子の状態が保障できないこと
になるので、前記オートクリア装置44がICの電源電
圧の最低保障レベルに至ったときにオートクリアの信号
ACLをLOWにして出力ゲ−ト42,・・・・・・・
・・・・・・・・を直に閉成し、これにより論理素子の
不安定状態時に出力される信号がバスライン41へ送ら
れるのを阻止する。Then, a bus line 41 provided for each terminal device φ to N
The input side of the output gate 42 . . . and circuit elements installed in the device, such as flip-flops 43 . . .・An auto clear device 4 with the configuration shown in Fig. 2 is installed on each glue set side.
4 output signals are introduced. Therefore, when a momentary power outage occurs in one of these terminal devices φ to N, or when the power supply is cut off, the power supply Vcc voltage falls, and during this falling transition, various logic elements used in the device fail. Since a stable state, that is, the state of the logic element cannot be guaranteed, the auto clear device 44 turns the auto clear signal ACL to LOW when the IC power supply voltage reaches the minimum guaranteed level and outputs the output gate. 42,...
. . . is immediately closed, thereby preventing the signal outputted when the logic element is in an unstable state from being sent to the bus line 41.
即ち、信頼性に乏しい不要な信号がバスライン41へ出
力されるのを防止できる。また、オートクリア装置44
からの出力信号を反転させてフリツプフロツプ43・・
・・・・・・・・・・・・・のりセツト側に入力させて
いるのでこれらフリツプフロップ43・・・・・・・・
・・・・・・・もりセツトされて初期状態に設定される
。以上の様に本発明のオートクリア装置にあつては瞬間
的な停電等により瞬時に電源電圧が降下して制御部分の
保障範囲を越えた場合にも、それを検出してオートクリ
ア信号を発生させて制御部分を初期状態に設定でき、ま
た前記オートクリア信号発生回路から発生されたオート
クリア信号に応答して閉成動作する開閉手段で該機器と
該機器が接続されたバスラインとの間を遮断させたもの
であるから、この電源電圧降下時に不要な信号がバスラ
イン上に発生されるのを防止し、該バスラインに接続さ
れた他の機器への悪影響をも確実に防止できる等の特徴
を有する。That is, it is possible to prevent unreliable and unnecessary signals from being output to the bus line 41. In addition, the auto clear device 44
Inverts the output signal from the flip-flop 43...
Since the input is made to the glue set side, these flip-flops 43...
..... is reset and set to the initial state. As described above, the auto-clear device of the present invention detects this and generates an auto-clear signal even when the power supply voltage drops instantaneously due to a momentary power outage and exceeds the guaranteed range of the control section. between the device and the bus line to which the device is connected by opening/closing means that can set the control part to the initial state by causing the device to open and close the device in response to an auto-clear signal generated from the auto-clear signal generating circuit. Since the bus line is cut off, it is possible to prevent unnecessary signals from being generated on the bus line when the power supply voltage drops, and also to reliably prevent any negative effects on other devices connected to the bus line. It has the characteristics of
第1図は従来のオートクリア装置を示す電気回路図、第
2図は本発明のオートクリア装置を示す電気回路図、第
3図は第2図に示す構成のタイムチヤート、第4図は本
発明オートクリア装置を機器に使用した実施例を示すプ
ロツク図である。
1:クリア信号発生回路、Cc:電源、Vt:Vccよ
り高い電源、C1及びC3:コンデンサ、R,,R2,
R3:抵抗、COMP:コンパレータ、Dl,D2:ダ
イオード、ZD:ツエナーダイオード、Trl,Tr2
: トランジスター、A:出力端子。Fig. 1 is an electric circuit diagram showing a conventional auto clear device, Fig. 2 is an electric circuit diagram showing an auto clear device of the present invention, Fig. 3 is a time chart of the configuration shown in Fig. 2, and Fig. 4 is an electric circuit diagram showing the auto clear device of the present invention. FIG. 2 is a block diagram showing an embodiment in which the invention auto-clearing device is used in a device. 1: Clear signal generation circuit, Cc: power supply, Vt: power supply higher than Vcc, C1 and C3: capacitors, R,, R2,
R3: Resistor, COMP: Comparator, Dl, D2: Diode, ZD: Zener diode, Trl, Tr2
: Transistor, A: Output terminal.
Claims (1)
まる時間オートクリア信号を当該機器の制御部分へ発生
させるオートクリア信号発生回路と、前記オートクリア
発生回路への電源電圧の変動を検出して所定電圧以下に
なつた時にオートクリア発生回路のコンデンサにチャー
ジされた電荷を放電させる手段と、前記オートクリア信
号発生回路から発生されたオートクリア信号に応答して
該機器と該機器が接続されたバスラインとの間を遮断す
る開閉手段とを備えたオートクリア装置。1. An auto-clear signal generation circuit that generates an auto-clear signal to the control section of the device for a time determined by the time constant of a capacitor and a resistor when the device is powered on, and a predetermined signal that detects fluctuations in the power supply voltage to the auto-clear generation circuit. means for discharging the charge charged in the capacitor of the auto-clear generating circuit when the voltage drops below the voltage; and a bus to which the device is connected in response to the auto-clear signal generated from the auto-clear signal generating circuit. An auto-clear device equipped with an opening/closing means to cut off the line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51070854A JPS5931084B2 (en) | 1976-06-15 | 1976-06-15 | Auto clear device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51070854A JPS5931084B2 (en) | 1976-06-15 | 1976-06-15 | Auto clear device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52153351A JPS52153351A (en) | 1977-12-20 |
| JPS5931084B2 true JPS5931084B2 (en) | 1984-07-31 |
Family
ID=13443558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51070854A Expired JPS5931084B2 (en) | 1976-06-15 | 1976-06-15 | Auto clear device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5931084B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54132737U (en) * | 1978-03-07 | 1979-09-14 | ||
| JPS5597637A (en) * | 1979-01-17 | 1980-07-25 | Hitachi Ltd | Interface circuit for character/pattern display unit |
| JPS5816935U (en) * | 1981-07-21 | 1983-02-02 | 日本電気株式会社 | reset circuit |
| JPS5827218A (en) * | 1981-08-10 | 1983-02-17 | Nec Corp | Generating circuit of power supply decision signal for logical unit |
| JPH0628831Y2 (en) * | 1984-06-04 | 1994-08-03 | ローム株式会社 | Power-on reset circuit |
-
1976
- 1976-06-15 JP JP51070854A patent/JPS5931084B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52153351A (en) | 1977-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12294355B2 (en) | Semiconductor integrated circuit device | |
| US3670246A (en) | Under-voltage monitoring device having time delay means for regulated power supplies | |
| US5357395A (en) | Undervoltage protection circuit, system and method of operating same | |
| EP0662748B1 (en) | Voltage regulator and method therefor | |
| CN114153261A (en) | Semiconductor integrated circuit for power supply | |
| JPS5931084B2 (en) | Auto clear device | |
| JP5163211B2 (en) | Semiconductor integrated circuit for reset circuit and power supply control | |
| JP2863658B2 (en) | Microprocessor reset device especially for automotive applications | |
| EP1001536B1 (en) | Power-on reset circuit | |
| WO2004095156A1 (en) | Constant voltage power supply circuit | |
| CN216052961U (en) | Power-down time sequence control circuit | |
| GB2149984A (en) | Backup power source circuit for control circuit | |
| JP3660210B2 (en) | Stabilized power supply device and electronic device including the same | |
| EP1083436B1 (en) | Method and circuit for testing the presence of multiple supply voltages in an integrated circuit | |
| JP3082782B2 (en) | Voltage detection circuit | |
| JPH053635A (en) | Over discharge prevention circuit | |
| US7639055B2 (en) | PWM signal generator | |
| JP3285660B2 (en) | Resistance meter constant current device | |
| JPH0723525A (en) | Overcurrent detecting circuit | |
| JP3096569B2 (en) | Power supply voltage detection circuit | |
| KR920009361B1 (en) | Charge / discharge control circuit | |
| JPH0312031Y2 (en) | ||
| SU1492348A1 (en) | Dc voltage stabilizer with protection | |
| JP3291877B2 (en) | Power holding circuit | |
| SU1479922A2 (en) | Dc stabilizer |