JPS5932831B2 - ソレノイドを用いたシステムに用いるための欠点検出システム - Google Patents

Description

【発明の詳細な説明】 発明の背景 この発明は一般に欠点予想または検出システムに関する
ものであり、特にソレノイド利用システムに用いられる
ようなシステムに関する。

先行技術における多くのシステムは種々の機能を達成す
るために電気機械的ソレノイドを用いる。

ソレノイド、駆動印字ハンマは印字システムにたびたび
用いられ、ソレノイド作動分流加減器ゲートはカード選
別装置にたびたび用いられ、かつ記録給送装置はたびた
びソレノイド作動ピツカを用いる。そのような多くのシ
ステムが存在しかつソレノイドが付勢しそこない、付勢
後に復帰しそこない、あまりにも早く付勢しあるいはあ
まりにも遅く付勢するときにいつでも起こる失敗の種々
の形式を受けやすい。ソレノイドが用いられるシステム
の形式によれば、印字ハンマは適当な文字を印字するの
に十分なエネルギを欠き、カード給送装置はジヤムし、
かつ選別装置は不適当な選別を強要し、ジヤムしさもな
くば書類に傷をつける。ほとんどの場合、印字されるべ
きであつた文字が印字媒体上に欠けていることがわかつ
たときや、ジヤム検出システムがジヤムの指示を閃光す
るときや、あるいは書類が不完全になるときなどに、そ
のような失敗の最初の指示が明白になる。ソレノイド作
動ポケツトゲートの失敗による不適当な選別はたびたび
検出されずその結果後で訂正が必要になつてかなりのコ
ストおよび浪費が生じる。発明の概要この発明の目的は
ソレノイドを用いたシステムに使用する欠点検出システ
ムを提供することである。

この発明の他の目的は、ソレノイドの将来起こりそうな
失敗を予防して所望の位置決め時間に位置決めするシス
テムを提供することである。

この発明のさらに他の目的はソレノイドの位置決め時間
を検出しかつその検出された位置決め時間に応答して欠
点があるかどうかを決定する電子回路を提供することで
ある。この発明のさらにその他の目的は、ソレノイドプ
ランジヤの位置決めが受け入れられるように思われる予
め定められた時間期間および欠点が生じたように思われ
る外観を確立しかつこの確立された時間期間に関連して
ソレノイドの位置決め時間を検出する回路手段を提供す
ることである。

この発明のさらにその他の目的は、予め定められる時間
期間を、ソレノイドアマチユアまたはプランジヤの位置
決めが生じるべき狭い範囲へ減少させ、そのためにもし
位置決めがこの狭い許容範囲の外側で生じれば、将来起
こりそうな失敗方向への傾向が検出されその結果適当な
調整が実際に失敗が起こる前になされる検査回路を提供
することである。さらにこの発明のもう１つの目的は、
尖端検出装置が用いられてソレノイドプランジヤまたは
アマチユアが位置決めされる、かつ時間間隙が、位置決
めの検出された時間が許容され得るように思われる間お
よびその外側で欠点が起こつたと思われる間に確立され
る、ソレノイド利用システムに用いる欠点検出回路を提
供することである。

この発明のこれらのおよび他の目的は、ソレノイドが外
部信号に応登して付勢されるソレノイド利用システムに
おいて達成される。ソレノイドが付勢されると、電流が
ソレノイド内で上昇するに従いアマチユアまたはプラン
ジヤが位置決め位置方向へ引張られる。引張りにおける
或る点で、回路のリラクタンスは、電流がソレノイドコ
イル内に確立されることができるよりも速く変化する。
この点でソレノイドを通る電流は、ソレノイドが位置決
めされるまで減衰し始める。ソレノイドアマチユアまた
はプランジヤが位置決めされるやすぐに電流が再びコイ
ル内に確立され始める。ソレノイドコイル流過電流に応
答する尖端検出回路は、リラクタンスが変化をやめる点
を検出し、かつソレノイドプランジヤが十分に位置決め
されかつ位置決めされたソレノイドプランジヤまたはア
マチユアを表わす信号を発生する。第２の入力パルスは
最初のソレノイド付勢パルスに関連して発生されかつ予
め定められる時間間隔を確立するように用いられる。も
しソレノイドアマチユアまたはプランジヤの位置決め発
生表示信号がこの予め定められる時間間隔の間に生じれ
ば、回路は許容態様で作動しているように思われる。シ
ステムはそのようなパルスの早い発生および／またはそ
のようなパルスの遅い発生（前記予め定められた時間間
隔の内側または外側のいずれか）を検出しかつ欠点発生
表示およびおそらく利用システムの性質に依存する欠点
の性質表示を発生する。システムはさらに検査モードが
設けられ、そこでは前記パルスの発生が許容し得るよう
に思われる時間間隔の幅が狭くされそのため位置決めの
正確な所望時間から小さな変形が検出されかつ可能な将
来の欠点の予想またはその方向への傾向として取り出さ
れ、この結果ソレノイドを再較正するようにシステムに
保守がなされて再び適当な時間に位置決めされそれによ
つて将来の失敗の発生を予防する。この発明の他の目的
、利点および特徴は、前掲の特許請求の範囲および同一
の参照符号は対応する部分を示す以下の詳細な添付図面
からより一層明らかとなろう。発明の詳細な説明 第１図はソレノイドを用いる先行技術の任意のシステム
を表わすプロツク１１を示す。

このプロツク１１は、ソレノイド作動ポケツトゲートを
用いた選別システム、ソレノイド付勢印字ハンマを用い
た印字システム、ソレノイド作動ピツカを用いたカード
給送システム、またはソレノイド状装置を用いる先行技
術の任意のシステムを表わす。プロツク１１のシステム
は、プロツク１３によつて表わされるソレノイド制御シ
ステム、ソレノイド１５、およびソレノイド利用装置１
７を含むものとして示される。第２図はソレノイドおよ
び利用装置の例を示し、そこではプロツク１１のシステ
ムはバローズＳ２ＯＯ（ＢｕｒｒＯｕｇｈｓＳ２ＯＯ）
のようなエンコーダ選別装置であり、プロツク１５のソ
レノイドは第２図のポケツトゲート制御ソレノイドであ
りかつ利用装置はポケツトゲート制御機構である。

第２図において、部材１９および２１は、記録カードま
たはチエツク３９のような書類の進行経路を規定する通
路の壁を形成し、前記書類は正常に壁１９および２１の
間の輸送経路に沿つて矢符方向へ進行する。正常な条件
下では、ソレノイドアセンブリ２３は、位置決めされた
位置から離れてかつばね２９を介してソレノイドコイル
２７の中央の外側で偏倚されるプランジヤ２５を有する
。ソレノイドコイル２７が消勢されたままである限り、
ソレノイドプランジヤ２５はコイル２７の中央の右へし
かしその磁気回路の範囲内で偏倚されたままである。先
行技術において知られているように、コイル２７内にあ
るソレノイドプランジヤの端部は非磁性プツシユロツド
３０へ取り付け、そのロツド３０はポケツトゲートデフ
レクタ機構３１へ結合されてあり、そのようなゲート機
構３１は、壁１９の細長く開けられた開口３７から離れ
てかつ書類３９の進行経路の外側に位置決めされ、その
結果記録カードまたは書類３９は矢符方向へ第１の書類
輸送経路を進行することができる。近づいてくる書類を
ポケツトへ分流したければ、図示しないがしかし先行技
術において知られているように、書類は壁３３および３
５によつて規定されるポケツト輸送経路へ分流しなけれ
ばならない。これを達成するために、ソレノイドコイル
２７は、プランジヤ２９をソレノイドコイル２７の中央
へ回収するように付勢され、分流加減器ゲート機構３１
を壁１９の細長い開口３７を通して移動させ、その結果
プランジヤが位置決めしたとき第１の輸送経路の書類の
進行を阻止し、デフレクタを押しかつ壁３３および３５
によつて規定される第２のポケツト輸送経路へ書類を分
流する。第３図は第２図のソレノイド利用装置の上面図
を示し、かつそのような装置の動作の理解に用いられる
。

記録カードまたはチエツク３９は、壁１９および２１に
よつて規定される第１の書類輸送経路に沿つて第３図に
おいて矢符によつて示される方向へ移動する。書類３９
は実線矢符によつて規定される第１輸送経路に沿つて続
くように所望すれば、第２図のソレノイド機構２３は、
実線で示されるような引込められた位置で、書類の経路
の外側で、ソレノイド付勢分流加減器ゲートデフレクタ
３１を保留しそれによつてそれを第１輸送経路に沿つて
通過させる。しかしながら、書類を、壁３３および３５
によつて規定される選別器ポケツト輸送経路へ分流させ
たければ、ソレノイド２３は、プランジヤ２５を位置決
めするようにコイル２７を付勢することによつて付勢さ
れかつ第３図の点線によつて示される位置へゲートデフ
レクタ機構３Ｖを移動させる。デフレクタ３１は壁１９
および２１によつて規定される第］輸送経路を阻止し、
そのため近づいてくる書類３９はデフレクタ機構３１の
分流加減器表面を打ちかつ第３図の点線の矢符によつて
示されるように壁３３および３５によつて規定されるポ
ケツト輸送経路へ分流される。第２図および第３図に示
される機構は、この発明が応用できるソレノイド利用装
置の一例のみとして示される。

ソレノイドプランジヤまたはアマチユアは付勢後予め定
められた時間に位置決めするということが強く所望され
かつたびたび絶対に必要とされるということはこの技術
の当業者によつて理解されよう。選別器ポケツトゲート
アクチユエータの場合、もしソレノイドが、位置決めが
あまりにも早く生じるようにあまりにも早い時期に引込
められれば、早い引込めはソレノイドが前の付勢のとき
に示の位置へ十分に復帰していなかつたことを示すので
失敗が生じる、なぜならばソレノイドアマチユアの遅い
引込めまたは遅い位置決めは総合的な失敗を示してポケ
ツトゲートを付勢し、その結果、システム失敗および書
類の可能な不完全さを生じて選別される過誤選別または
ジヤムを生じる。第４図は先行技術ソレノイド利用装置
のもう一つの例を示す。

この例では、ソレノイドコイル４１の付勢はハンマ付勢
アマチユア４３をコイルに位置決めされた位置方向へ引
き出されるようにして、ハンマアクチユエータ４５の打
撃端に予め定められる量の力をハンマ４７へ与えさせ、
このハンマ４７は偏倚ばね４９によつてハンマアクチユ
エータのストライカ４５に抗して正常接触位置へばね偏
倚される。プリントハンマへ与えられたエネルギ量は、
適当な印字鮮明さが衝突のエネルギに依存する臨界であ
り、それは方程式Ｅ＝１／２ＭＶ２によつて与えられる
。ハンマの質量は一定でありかつ通常は速度に対しては
無意味であるので、かつ速度が２乗であるので、ハンマ
に与えられる速度は文字が十分に規定されるかされない
かを決定する。もし適当なラッチ速度がハンマアクチユ
エータ４３によつてハンマ４７へ与えられれば、ハンマ
４７は、適当な印字鮮明さを保証するのに十分なエネル
ギで印字輪５１に対して紙を打ちつける。もしソレノイ
ドアマチユアが早期に位置決めすれば、アクチユエータ
は前のストロークで元の位置へ完全に復帰しなかつたこ
とを示しそれによつて不十分なエネルギは現在のストロ
ークでハンマに与えられることを示す。これは次の事実
を生じる、すなわち、最初はアマチユアは、位置決めさ
れた位置へ非常に接近して位置決めされ、そのため必要
なラッチ速度を達成する目的で位置決めされた位置のま
まの距離で十分に加速され得ない。早期位置決めはハン
マの部分上のダンピングの欠落を表わす、なぜならば、
ハンマはアクチユエータの打撃端から離れてはね返える
からでありそのため付勢ストロークはハンマにより少な
いエネルギを与え、それゆえにラッチ接触は、文字が全
く印字されないかあるいは十分な明瞭さまたは鮮明さを
有しないという結果をもつてなされる前にハンマはおそ
くされる。他方、もしアマチユアがあまりにも遅く位置
決めしたとすれば、欠点が存在しかつ文字が印字されな
いかあるいは不十分な鮮明さで印字されるかであろうと
いうことがわかり、ハンマは、もしアマチユアがゆつく
りと反応すれば、またはもし結合条件が存在すれば、不
十分な加速により十分なエネルギに達しない。いずれに
しても、早い位置決めまたは遅い位置決めはエラーまた
は欠点がシステム内に発生したことを表わし、かつシス
テムの性質に依存し、かつ位置決めが早いか遅いかどう
かで我々は前述の例によつて示されたように欠点の精密
な性質を決定することができる。第５図はこの発明を用
いたソレノイド利用システムのプロツク図を表わす。

プロツク５３は、Ｄ．Ｃ電位の＋２４ボルト電源に接続
されるソレノイドを表わしかつその電源の付勢または消
勢によりプロツク５５によつて表わされた利用装置で仕
事が成される。利用装置は、ソレノイドプランジヤ、機
械的リンク機構、プランジヤに関連の非磁性プツシユロ
ツドなどを表わす結合５７によつてソレノイドへ結合さ
れ、かつプロツク５５の利用装置は、第２図または第４
図で述べられた例またはこの技術で知られた多くの他の
利用装置の任意のもののいずれかである。プロツク５３
のソレノイドはリード線６１を介してプロツク５９のソ
レノイド５駆動回路へ結合される。プロツク５９のソレ
ノイド１駆動回路はプロツク５３のソレノイドのソレノ
イドコイルを付勢または消勢するように用いられる。ソ
レノイド駆動が付勢されかつソレノイドコイルが付勢さ
れるとき、ソレノイドコイル流過電流はプロツク５９の
ソレノイド駆動回路を通過してリード線６３を介して検
出されかつプロツク６５の尖端検出回路へ与えられる。
プロツク６５の尖端検出回路は、プロツク５３のソレノ
イドのソレノイドプランジヤまたはアマチユアの位置決
めの時間を検出し、かつ位置決めを表わすパルスを発生
する。位置決めされたソレノイドを表わすこのパルスは
リード線６７を介してプロツク６９の制御論理回路へ転
送される。プロツク６９の制御論理回路は入力７１を介
して入力信号を受けてプロツク５３のソレノイドの付勢
または消勢がシステムに必要であることを表わし、かつ
りード線７３を介してプロツク５９のソレノイド駆動回
路の付勢または消勢を制御する。プロツク６９の制御論
理はまたこの発明の欠点予想または検出論理を含み、か
つ欠点表示器プロツク７５はりード線７７を介してプロ
ツタ６９の制御論理からの信号に応答して欠点の表示お
よび／または全体のシステムの性質に依存する特定の欠
点の性質を与える。プロツク６９の制御論理の入力７１
は付勢入力リード線の数を表わしかつ、第７図および第
８図に関連して後述するようにソレノイド付勢パルスと
同じように許容期間確立パルスを受けるように用いられ
る。第６図は、第５図の回路のプロツク５９のソレノイ
ド駆動回路、プロツク５３によつて表わされるソレノイ
ドのソレノイドコイル、および第５図のプロツク６５の
尖端検出回路を表わす。

プロツク５９のソレノイド駆動回路はリード線７３を介
してプロツク６９の制御論理から入力を受ける。リード
線７３は、その出力が接続点８１へ接続されるインバー
タ７９の入カへ接続される。接続点８１は抵抗８３を介
して＋５ボルト電源電位へおよびダイオード８７を介し
て接続点８５へ接続され、このダイオード８７のアノー
ドは接続点８１へ接続されかつカソードは接続点８５へ
接続される。接続点８５は抵抗８９を介して接地へ接続
されかつトランジスタ９１のベースへ接続される。トラ
ンジスタ９１のエミツタは接続点９３へ接続され、その
接続点９３は第２のスイツチングトランジスタ９５のベ
ースへ直接に接続されかつ抵抗９７を介して接地へ接続
される。トランジスタ９１のコレクタは、接続点９９で
トランジスタ９５のコレクタへ接続される。接続点９９
はりード線６１を介してプロツク５３のソレノイドへ結
合されかつトランジスタ９５のエミツタはリード線６７
を介してプロツク６５の尖端検出回路の入力へ接続され
る。プロツク５３のソレノイドはソレノイドコイル１０
１を含み、このコイル１０１はリード線６１へ結合され
る一方端とＤ．Ｃ電位の＋２４ボルト電源に結合される
他方端とを有する。プロツク５３はまた、ソレノイドコ
イル１０１に並列接続されるダイオード１０３を含むよ
うに示され、このダイオード１０３のアノードはリード
線６１へ接続されかつそのカソードはＤ．Ｃ電位の＋２
４ボルト電源へ接続される。プロツタ６５の尖端検出回
路は入力接続点１０５でリード線６７からその入力を受
ける。

入力接続点１０５は電流感知抵抗１０９を介して接続点
１０７へ結合される。接続点１０７はリード線１１１を
介して直接接地へ結合され、そのためトランジスタ９１
および９５から成るトランジスタスイツチが導通すると
き、電位の＋２４ポルトＤ．Ｃ電源からソレノイドコイ
ル１０１、リード線６１、接続点９９、トランジスタ９
１および９５から成るトランジスタスイツチ、リード線
６７、接続点１０５、電流感知抵抗１０９、接続点１０
７、およびリード線１１１を介して接地への直列電流経
路が確立される。電流感知抵抗１０９はそれゆえに直列
電流経路へ挿入され、その経路はソレノイドコイル１０
１を付勢するように用いられ、その結果電流感知抵抗１
０９を流過する電流はソレノイドコイル１０１を流過す
る電流を表わす。プロツク６５の尖端検出回路はさらに
、正および負の入力を有する差動電圧比較器１１３を含
む。正の比較器入力は第１入力接続点１１５から取られ
かつ負の入力は第２の比較器入力接続点１１７から取ら
れる。第１の比較器入力接続点１１５は第１比較器入力
抵抗１１９を介して入力接続点１０５へ結合されかつ第
１比較器入力コンデンサ１２１を介して接続点１０７へ
結合される。第１比較器入力抵抗１１９および第１比較
器入力コンデンサ１２１は電流感知抵抗１０９に並列接
続され、それらの結合は第１特性のＲＣ時定数を有する
。第２比較器入力接続点１１７は第２比較器入力抵抗１
２３を介して入力接続点１０５へ接続され、かつ第２比
較器入力コンデンサ１２５を介して接続点１０７へ接続
される。第２入力コンデンサ１２５は雑音除去の或る測
定を与えるがしかし或る条件下では除去され得ない。第
２比較器入力抵抗１２３および第２比較器入力コンデン
サ１２５はまた電流感知抵抗１０９に並列接続されかつ
、第２の特性ＲＣ時定数を有し、この時定数は第１比較
器入力抵抗１１９および第１比較器入力コンデンサ１２
１の結合のＲＣ時定数とは異なる。第１の入力ー抵抗コ
ンデンサ結合１１９，１２１は第２入力抵抗−コンデン
サ結合１２３，１２５とともにレシオを形成し、この結
果２個の結合は電流感知抵抗１０９にかかる電圧降下の
変化に応答する、なぜならばソレノイドコイル１０１の
電流は、差動電圧比較器１１３の入力接続点１１５およ
び１１７間の変化する差動入力電圧を確立するように変
化するからである。比較器入力抵抗１１９および１２３
ならびに比較器入力コンデンサ１２１および１２５の値
は、この技術分野において知られるように動作の可変範
囲以上の可変正確度を得るように可変される。差動電圧
比較器１１３の負電源入力はそれぞれリード線１２７お
よび１２９を介して接続点１０７へ接続される。

比較器１１３の正電源入力はりード線１３３を介してか
つ抵抗１３５を介して接続点１３１へ結合される。抵抗
１３５は正のオフセツトを与えるように用いられ、この
ため比較器の出力は、電圧差が入力１１５および１１７
になかつても、必らず高くなる。接続点１３１は＋５ボ
ルト電源電位に直接接続される。比較器１１３の出力は
比較器出力接続点１３７から取られその接続点１３７は
リード線６７を介して第５図のプロツク６９の制御論理
へ直接接続されかつプルアツプ抵抗１４１を介して接続
点１３１へ接続される。帰還抵抗１４３および帰還コン
デンサ１４５の並列接続から成る帰還回路網は、リード
線１３９を介して出力接続点１３７へ接続される一方端
と、リード線１４７を介して第１比較器入力接続点１１
５へ結合される他方端とを有する。プロツク６９の制御
論理は第７図の概略図に示される。

第１入力１４９は信号［Ａ」を受け、この信号「Ａ」は
外部システムからの「セツト」パルスを表わしかつプロ
ツク５３のソレノイドを付勢する必要があることを示す
。この入力は入力接続点１５１へ直接接続され、この接
続点１５１はリード線１５５を介してＪＫフリツプフロ
ツプ１５３の「Ｊ」入カへ直接接続されかつインバータ
１５７およびリード線１５９を介してＪＫフリツプフロ
ツプ１５３の「Ｋ」入カへ接続される。第７図の制御論
理への第２の入力は、図示されないがこの技術分野では
よく知られているように２５０ＫＣマスタクロツクのよ
うなクロツクパルスソースから一連のクロツクパルスを
受ける入力１６１から取られる。これらのクロツクパル
スは、入力１６１からリード線１６３を介してＪＫフリ
ツプフロツプ１５３のクロツク入カへ与えられかつリー
ド線１６７を介して第２のＪＫフリツプフロツプ１６５
のクロツク入カへ与えられる。ＪＫフリツプフロツプ１
５３の「Ｑ」出力は接続点１６９から取られかつＪＫフ
リツプフロツプ１６５の「Ｊ」入カへ直接接続される。
ＪＫフリツプフロツプ１５３の「Ｑ」出力は接続点１７
１から取られかつＪＫフリツプフロツプ１６５の「Ｋ」
入力へ直接与えられる。接続点１６９はまたリード線１
７３を介してＮＡＮＤゲート１７５の一方入力へ接続さ
れかつ接続点１７１はリード線１７７を介して第２のＮ
ＡＮＤゲート１７９の一方入力へ接続される。ＪＫフリ
ツプフロツプ１６５の「Ｑ」出力は、リード線１８１を
介してＮＡＮＤゲート１７９の第２の入カへ接続されか
つＪＫフリツプフロツプ１６５の「Ｑ」出力はリード線
１８３を介してＮＡＮＤゲーカ７５の第２の入力へ接続
される。ＮＡＮＤゲーカ７５の出力はリード線１８７を
介して主／従〔マスタ／スレイブ（Ｍａｓｔｅｒ／Ｓｌ
ａｖｅ）」ＪＫフリツプフロツプ１８５の「優勢セツト
］入カへ接続されかつＮＡＮＤゲート１７９の出力は接
続点１８９へ接続される。接続点１８９はリード線１９
１を介して主／従ＪＫフリツプフロツプ１８５の「優勢
クリア」入カへ接続されかつリード線１９５を介してＮ
ＡＮＤゲート１９３の一方入カへ接続される。主／従Ｊ
Ｋフリツプフロツプ１８５の「Ｊ」入力はリード線１９
７を介して直接接地へ接続されかつ「Ｋ」入力はリード
線１９９を介して電位の＋５ボルト電源へ接続される。
主／従ＪＫフリツプフロツプ１８５の「Ｑ」出力は主／
従フリツプフロツプ１８５の唯一の出力として用いられ
かつ出力接続点２０１から取られる。出力接続点２０１
はリード線２０３を介してＮＡＮＤゲート１９３の第２
の入カへ接続されかつリード線７３を介して第６図のソ
レノイド駆動回路の入カへ接続されて、１９７５年２月
１８日に出願されかつこの発明の譲受人に譲渡された係
属中の特許出願連続番号第５５０，５９７号（１９７６
年３月２６田こアメリカ合衆国特許第３，９４６，２８
５号として発行される）で議論したようなソレノイド駆
動回路の動作を制御する。第７図の制御論理への第３の
入力は、リード線６７を介して第６図の尖端検出装置の
回路の接続点１３７からの出力信号を受ける入力端子２
０５から取られる。

入力端子２０５はリード線２０９を介して接続点２０７
へ接続され、かつ接続点２０７はリード線２１１を介し
て主／従ＪＫフリツプフロツプ１８５の第３またはクロ
ツク入カへ接続されかつリード線２１５を介してＮＡＮ
Ｄゲート２１３の一方入カへ接続される。第７図の制御
論理の第４および最終入力は入力端子２１７から取られ
かつ第８図に関して後述する時間間隔達成パルス「Ｂ」
を受ける。入力２１７はリード線２１９を介してＮＡＮ
Ｄゲ―ト２１３の第２入力へ接続される。ＮＡＮＤゲー
ト２１３の出力は出力接続点２２１から取られ、かつＮ
ＡＮＤゲート１９３の出力は接続点２２３から取られる
。接続点２２１はリード線２２５を介して、第５図のプ
ロツク７５によつて表わされこの技術分野において知ら
れるように、インジケータ回路へ接続されかつ接続点２
２３はリード線２２７を介して第５図のプロツク７５の
ような類似のインジケータ回路へ接続される。リード線
２２５からの信号は、たとえば、ソレノイドの早期位置
決めを表わすライトを点灯しかつリード線２２７上の信
号はインジケータ７５にソレノイドの遅い位置決めを表
わすメツセージを点灯させる。出力２２１もまたリード
線２３１を介して０Ｒゲート２２９の一方反転入カへ接
続されかつ接続点２２３はリード線２３３を介して０Ｒ
ゲート２２９の他方反転入力へ接続される。０Ｒゲート
の出力はリード線２３５を介してプロツク７５によつて
表わされるようなインジケータへ接続されかつ或る形式
の欠点（早い位置決めまたは遅い位置決めのいずれか）
が発生したという表示を与えるように用いられる。

第８図は、セツトパルス「Ａ」および第２のパルス「Ｂ
］を発生する一方法の概略図を示し、それらのパルス「
Ａ」および「Ｂ」は、ソレノイドプランジヤまたはアマ
チユアの位置決めが許容し得るものとして見なされるで
あろう予め定められた時間間隔を確立するために用いら
れる。「セツト」入力２３７は、プロツク５３のソレノ
イドを付勢する必要性を示す外部システムからセツト信
号を受ける。この信号は入力２３７から接続点２３９へ
伝達されかつそこからリード線２４３を介して第１の単
安定またはワンシヨツトマルチパイプレータ２４１の入
カへ伝達されかつリード線２４７を介して第２の単安定
またはワンシヨツトマルチパイプレータ２４５の入カへ
伝達される。第１の単安定マルチバイブレータ２４１の
出力は、リード線２４９を介して第７図の回路の「Ａ」
またはセツト入力端子１４９へ与えられかつ第２の単安
定マルチバイブレータ２４５の出力はリード線２５１を
介して第７図の回路の「Ｂ」パルス入力端子２１７へ与
えられる。単安定マルチバイブレータ２４１のパルス期
間確立入力はリード線２５３を通した直接接続を介して
かつコンデンサ２５７を通したコンデンサ接続を介して
接続点２５５に接続される。単安定マルチバイブレータ
２４５のパルス期間確立入力はリード線２６１を介して
直接接続点２５９に接続されるとともにコンデンサ２６
３を介して容量的に接続される。接続点２５５はリード
線２６７を介して第１可変抵抗２６５に接続されかつリ
ード線２７１を介して第２可変抵抗２６９に接続される
。抵抗２６５の反対端はリード線２７５を介してスイツ
チコンタクト２７２に接続されかつ対応のスイッチコン
ダクタ２７２′は接続点２７３へ接続される。抵抗２６
９の反対端はスイツチコンタクト２７４に接続されかつ
対応のスイツチコンタクト２７４′はリード線２７９を
介して接続点２７７へ接続される。接続点２５９はリー
ド線２８３を介して可変抵抗２８１の一方端に接続され
かつリード線２８７を介して第２の可変抵抗２８５の一
方端に接続される。抵抗２８１の他方端は接続点２７３
に接続されかつ抵抗２８５の対向端は接続点２７７に接
続される。接続点２７３はリード線２９１を介してコン
タクト点２８９へ接続されかつ接続点２７７はリード線
２９４を介して第２コンタクト？９３へ接続される。コ
ンタクト２８９に対応するコンタクト２８９′およびコ
ンタクト２９３に対応するコンタクト２９３′は電位の
＋５ボルト電源へ直接接続される。可動スイツチ２９５
は第１または正常位置に位置決めされてコンタクト２８
９および２８９′間に導電経路を確立するが、検査モー
ド位置に位置決めされてこの経路を破壊しかつコ，ンタ
クト２９３および２９３′間に導電経路を確立する。同
様に、スイツチ２９５と連動する可動スイツチ２９６は
第１または正常位置に位置決めされて対応するスイツチ
コンタクト２７２および２７２′間に導電経路を確立す
るが、検査モード位置へ切り換えるとこの導電経路を破
壊しかつ対応するスイツチコンタクト２７４および２７
４′間に導電経路を確立する。第９図は第７図および第
８図の回路の動作を理解するのに用いるタイミング図を
示す。

線９Ａは、第７図の回路のクロツク入力１６１へ与えら
れるようなクロツクパルス列を表わす。線９Ｂは、第８
図の回路の第１の単安定マルチバイブレータ２４１の出
力から取られかつリード線２４９を介して第７図の回路
の「Ａ」パルス入力１４９へ与えられるセツトパルス「
Ａ」を表わす。線９Ｃは、リード線２５１を介して第７
図の回路の「Ｂ」パルス入力２１７へ伝達される第２の
単安定マルチバイブレータ２４５のパルス出力を表わす
。第１の点線垂直線は線９Ｃ上に示される「Ｂ」パルス
の後縁から始まりかつ垂直下方へ延びる。この点線垂直
線はＴＥの符号がつけられ、これは、ソレノイドプラン
ジヤまたはアマチユアの位置決めを表わす尖端の検出が
許容されるように思われる最も早い時間を表わす。線９
Ｂ上に示される「Ａ」パルスの後縁から始まる垂直線は
ＴＬの符号が付けられかつソレノイド位置決めを表わす
尖端の検出が許容し得ると思われる最も遅い時間を表わ
す中点はＴｃの符号がつけられた垂直点線によつて与え
られかつソレノイドが位置決めしようとする正しい時間
または正確な時間を表わす。この点は必らずしも時間Ｔ
ＬおよびＴＥの中間にある必要はないが、図示の目的の
みのためにそのように示された。線９Ｄの波形は以下の
ことを示す、すなわち、（感知抵抗１０９を介して）ソ
レノイドコイルに流過する電流は、第１のクロツクパル
スの後縁で作り始まつて「Ａ」パルスの前縁がＪＫフリ
ツプフロツプ１５３の入力接続点１５１に到達した後に
生じる、なぜならばこのクロツクパルスはフリツプフロ
ツプをセツトしかつこのパルスによりＮＡＮＤゲート１
７５の出力は、ソレノイド５３を付勢するように主／従
ＪＫフリツプフロツプ１８５を優勢してセツトするから
である。ソレノイドプランジヤまたはアマチユアが位置
決めする時間を表わす尖端は、ＴＥおよびＴＬ間に確立
された予め定められた許容時間範囲内の所望時間ＴＯで
生じる。線９Ｅの波形はソレノイドコイル流過電流の波
形を示しかつソレノイド位置決めを表わす尖端は正確な
所望時間Ｔｃよりも早くしかし時間ＴＥよりも遅く発生
し、そのため位置決めは許容範囲内で生じたようにみな
されることがわかる。線９Ｆは時間ＴＥ前にソレノイド
が位置決めした場合の波形を示す。これは早い位置決め
を示しかつ後述のように早い位置決めの欠点をあられす
ことになる。線９Ｇの波形は、遅い位置決めのためのソ
レノイドコイルの流過電流の波形を示し、そのため遅い
位置決め欠点表示信号は後述のように与えられる。タイ
ミング線９Ｈ−９Ｋの波形は検査モードの間の動作のた
めの波形をあられし、その棟査モードにおいてスイツチ
部材２９５および２９６は正常モード位置から検査モー
ド位置へ位置決めされその結果コンタクト２９３および
２９３′間およびコンタクト２７４および２７４′間に
導電経路を確立しその結果抵抗２６９および２８５をそ
れぞれ単安定マルチバイブレータ２４１および２４５の
パルス幅確立回路網へ与える。

許容範囲の幅が非常に狭くされていることが見られる。
線９Ｈの波形は第１の単安定マルチバイブレータ２４１
の出力または第７図の回路の入力１４９へ与えられる「
Ａ」パルスを示しかつ線９１は第７図の回路の入力２１
７へ「Ｂ」パルスを与える第２の単安定マルチバイブレ
ータ２４５の出力を表わす。線９Ｊは線９Ｅの重複を表
わしているが、尖端が今、予め定められた時間間隔の最
も外の早い限界よりも早く生じるので、ソレノイドは正
確に適当な時間に位置決めしていないことが見られる。
保守調整がなされてソレノイドを、所望時間に正確に線
９Ｋの波形に示されるように適当に位置決めさせること
ができる。線９Ｊの波形は、欠点がフラツグされないよ
うに、位置決めは正常な許容範囲の内側にあるというこ
とを示したけれども、ソレノイドは正確に適当な時間に
位置決めしないので将来の欠点方向への傾向が検出され
たことが考えられ得るということがわかる。それゆえに
、可能な将来の欠点が予想されかつ実際の失敗が生じる
前に調整によつて避けられることができる。簡単に、こ
の発明のシステムの動作が第６図ないし第９図を参照し
て述べられよう。

正常動作において、スイツチ２９５および２９６は正常
に位置決めされて、電位の＋５ボルト電源間かつコンタ
クト２８９および２８９′ならびにコンタクト２７２お
よび２７２′を通して導電経路を確立し、そのため抵抗
２６５および２８１は第１単安定マルチバイブレータ２
４１および第２単安定マルチバイブレータ２４５へそれ
ぞれ接続される。この結果、第１の予め定められたパル
ス長さを有するセツトパルス［Ａ」および第２の予め定
められたパルス長さを有する第２パルス「Ｂ」を発生す
る。パルス「Ａ」は第７図の入力１４９へ与えられ、か
つ「Ｂ」パルスは第７図の入力２１７へ与えられる。Ｊ
Ｋフリツプフロツプ１５３の［Ｊ］入力にハイ（Ｈｌｇ
ｈ）があると、「Ｑ」出力は次のクロツクパルスの後縁
でハイになる。このハイはＮＡＮＤゲート１７５の一方
入カへ与えられる。ＮＡＮＤゲート１７５の他方入力は
、第２のＪＫフリツプフロツプ１６５の「Ｑ」出力に接
続され、この「Ｑ」出力は、リード線１６７上に次のク
ロツクパルスが発生するまでハイのままであり、そのク
ロツクパルスは第２のＪＫフリツプフロツプ１６５をセ
ツトするので、ＮＡＮＤゲート１７５の出力はロー（Ｌ
Ｏｗ）になりかつり一曜１８７を介して主／従ＪＫフリ
ツプフロツプ１８５の［優勢セツト」へ伝達される。こ
れは主／従ＪＫフリツプフロツプ１８５に優勢的にセツ
トさせかつリード線６７を介して尖端検出装置の出力か
らクロツクパルスの任意の試みを無効にして回路をりセ
ツトする。主／従ＪＫフリツプフロツプ１８５が優勢的
にセツトされるやすぐに、「Ｑ」出力はローになりかつ
この信号はリード線７３を介してインバータ７９の入カ
へ伝達される。インバータの出力はハイになつてトラン
ジスタ９１を導通状態に切り換える。トランジスタ９１
の導通はトランジスタ９５のベースをハイにさせ、トラ
ンジスタ９５を導通状態に切り換える。トランジスタ９
１および９５が導通し、電位の＋２４ボルト電源からソ
レノイドコイル１０１を通り、スイツチングトランジス
タ９１および９５を通りかつ電流感知抵抗１０９を通つ
て接地へ至る電流経路が確立される。この電流経路が確
立されるとすぐにソレノイドコイル１０１が付勢されて
かつ電流が、前掲の係属中の出願において述べられたよ
うに、ソレノイド内に作り始める。電流感知抵抗１０９
に並列接続されるレシオ確立回路網は、電流がソレノイ
ドコイルに確立され始まるとすぐに電流感知抵抗１０９
の電圧降下の変化に応答して比較器の出力をローにする
。電流はソレノイドコイルで確立され続けているので出
力はローのままである。或る点で、ソレノイドコイルは
、アマチユアまたはプランジヤをさらに位置決めされる
位置方向へ向かつてコイル側へ引き寄せ始める。プラン
ジヤがコイルへさらに引き寄せられるので、リラクタン
スは、電流がシステムを作ることができるよりも速く変
化する点に達して、コイルに発生された電流が降下し始
める。比較器１１３の入力のレシオ確立回路網は電流感
知抵抗１０９を流過する電流の減少を感知しかつ比較器
１１３の出力を再びハイにさせる。これは電流が降下し
ている限り持続するが、プランジヤが位置決めしている
限り、リラクタンスはもはや変化せずかつ電流は再びコ
イル内に作り始める。電流が作り始まるとすぐに、比較
器１１３の入力のレシオ確立回路網は、感知抵抗１０９
を流過する電流の増加を感知してかつ比較器１１３の出
力を再びローにさせる。一度ソレノイドが位置決めしか
つリラクタンスが変化を止めるとすぐに、リラクタンス
は十分な速さで変化して電流の減少を生じかつそれから
増大を生じるので、比較器１１３の出力で起こる転移は
尖端表示パルスまたは位置決めしたプランジヤもしくは
アマチユアを表示するパルスを発生しかつこのパルスは
リード線６７を介して第７図の回路の入力２０５へ伝達
される。このパルスは主／従ＪＫフリツプフロツプ１８
５のクロツク入カへ伝達されかつ主／従フリツプフロツ
プはりセツトされる、なぜならば「Ｋ」入力は電位の＋
５ボルト電源へ接続され、他方「Ｊ」入力が接地される
からである。これは主／従ＪＫフリツプフロツプ１８５
の「Ｑ」出力をハイにさせ、かつこのハイはリード線７
３を介してプロツク５９のソレノイド１駆動回路へ伝達
されかつインバータ７９で反転されてスイツチングトラ
ンジスタ９１，９５を非導通状態に切り換えこの結果、
前述の係属出願で説明されるように電流経路を破壊しか
つソレノイドコイル１０１を消勢させる。説明のために
次のことを想定しよう、すなわち、リード線７３が（回
路を不能化することなく）接続点２０１からある態様で
切り離されることができる、すなわち、そのクロツク入
力の尖端表示パルスの到来に応答して主／従ＪＫフリツ
プフロツプ１８５をりセツトすることによつて、プロツ
ク５９のソレノイド１駆動回路がトランジスタ９１およ
び９５を非導通状態に切り換えてその結果電流経路を破
壊しかつ位置決め時間にソレノイドを消勢する。

尖端表示パルスは接続点２０５で受けられかつ主／従Ｊ
Ｋフリツプフロツプ１８５をりセツトするように用いら
れかつ接続点２０７およびリード線２１５を介してＮＡ
ＮＤゲート２１３の一方入カへ伝達される。ＮＡＮＤゲ
ート２１９の他方入力は端子入力２１７から取られ、そ
れは第２の単安定マルチバイブレータ２４５の出力から
「Ｂ」パルスを受けるが、ＮＡＮＤゲート２１３の第２
の入力の「Ｂ」パルスがあれば、ゲートを能動化するよ
うに動作が行なわれる。第９図の線Ｃに示されるように
、「Ｂ」パルスの後縁は、ソレノイド位置決め表示パル
スの発生が許容し得るように見なされる時間内の最も早
い点はパルスの終端で生じる、ということを決定するの
で、ＮＡＮＤゲート２１３の第２入力がハイの「Ｂ」パ
ルスの存在によつて能動化される間にＮＡＮＤゲート２
１３の第１の入力に到来する任意のソレノイド位置決め
表示パルス、すなわち尖端表示パルスがあまりにも早く
生じるときＮＡＮＤゲート２１３の出力がローのみにな
る。接続点２２１に負のパルスがあると、それはリード
線２２５を介してインジケータなどへ早い位置決めエラ
ーを信号化するように用いられかつ／またはリード線２
３１を介して０Ｒゲート２２９の一方反転入力へ導びか
れて０Ｒゲート２２９に、リード線２３５上にハイ信号
を発生させ、この信号はインジケータ７５で欠点表示を
トリガするように用いられ得る。欠点検出装置は同様な
憐様で遅い発生を感知するように作動する。

ソレノイドが前述したように付勢された後、入力１４９
へ与えられた「Ａ」またはセツトパルスの後縁はＪＫフ
リツプフロツプ１５３の「Ｊ」入力にある信号を再びロ
ーにさせかつＪＫフリツブフロツプ１５３の「Ｋ］入力
の信号をハイにさせる。次のクロツクパルスはＪＫフリ
ツプフロツプ１５３の「Ｑ」出力を、フリツプフロツプ
がりセツトされるときハイにさせる。次のクロツクパル
スの発生までは第２のＪＫフリツプフロツプ１６５はり
セツトしないので、次のクロツクパルスの発生までＪＫ
フリツプフロツプの「Ｑ」出力はハイのままであり、従
つて瞬間的にＮＡＮＤゲート１７９の両入力はハイであ
り出力をローにする。ＮＡＮＤゲート１７９のロー出力
は接続点１８９から取られかつ主／従ＪＫフリツプフロ
ツプ１８５の優勢クリアをトリガするように用いられて
「Ｑ」出力をハイにする。次のクロツクパルスがＪＫフ
リツプフロツプ１６５をりセツトさせるとき、ＪＫフリ
ツプフロツプ１６５の「Ｑ」出力をローにし、ＮＡＮＤ
ゲ゛一ト１７９の出力を再びハイにする。このハイはＮ
ＡＮＤゲート１９３の第２入力に達するとき、最初の付
勢後予め定められる時間期間が終る前にその出力はロー
になつて遅い位置決めを表わす。ソレノイドプランジヤ
の遅い位置決めを表わすこのローはリード線２２７を介
してインジケータ回路７５へ伝達されおよび／または０
Ｒゲート２２９の第２反転入カへ与えられて欠点表示ハ
イは、リード線２３５を介して欠点が発生したというこ
とを表示するためのインジケータ７５へ伝達される出力
に現われる。それゆえに、遅い位置決めまたは早い位置
決めのいずれかが生じれば、欠点表示パルスがリード線
２３５に現われてかつリード線２２７および２２５をそ
れぞれモニタすることによつて遅い位置決めか早い位置
決めかどうかを決定するための選択があるということが
観察されよう。検査モードにおいて、コンタクト２９３
および２９３ならびに２７４および２７４′間の電流経
路を確立するようにスイツチ２９５および２９６の位置
決めは、異なる１対のパルス幅確立抵抗を第８図のシス
テムへ挿入して［Ａ」パルスおよび「Ｂ」パルスのパル
ス期間が所望の位置決めの時間のまわりの許容範囲を縮
めるように変えられるということが容易に観察されよう
。上述したように、「Ｂ」パルスの後縁は、位置決め表
示パルスの発生が許容し得るように思われる最も早い時
間に確立し、かつ位置決め表示パルスが許容し得るよう
に思われる最も遅い期間は「Ａ」パルスの後縁に関連し
て確立される。後者の限界は後縁と一致するがしかし、
第２ク咄ンクパルスの後縁上に発生して「Ａ］信号がロ
ーになつてから発生する。これは、「Ａ」信号がローに
なつてからの第１クロツク信号はＪＫフリツプフロツプ
１５３をりセツトしかつ第２クロツクパルスはＪＫフリ
ツプフロツプ１６５をりセツトするという事実に基づく
。それは第２のＪＫフリツプフロツプ１６５をりセツト
させて、ＮＡＮＤゲ゛一ト１７９の出力が再びハイにな
りかつＮＡＮＤゲ゛一ト１９３の出力をトリガする。そ
れゆえに、この発明は早い位置決めまたは遅い位置決め
のいずれかの検出を可能にするということがわかりかつ
、ソレノイドが作られている利用の形式を知つて、早い
位置決めまたは遅い位置決めの表示が、早い位置決めま
たは遅い位置決めを生じる起こりそうな性質の欠点を診
断しあるいは予言するように用いられることができると
いうことは当業者に容易に理解されよう。

検査モードに切り換えかつ許容範囲を大きく減する能力
は、オペレータに、将来の欠点の傾向を感知ざせたりあ
るいは可能な将来の欠点を予想させることができる、な
ぜならば、引き続いて将来起こりそうな欠点を生じる少
数の変形が検出されかつその適当な位置決め時間へシス
テムを再ストアするように調整がなされることができる
からである。出願人の発明を述べる目的で特定の装置が
示されたけれども、示された特定の構造および回路の他
の変形および修飾は、前掲の特許請求の範囲によつての
み限定されるこの発明の範囲および精神から離れること
なくなされることは当業者にとつて明らかであろう。

【図面の簡単な説明】

第１図は、ソレノイド制御システム、ソレノイドおよび
ソレノイド利用装置を用いた先行技術システムのプロツ
タ図を示す。 第２図は、先行技術のチエツク選別システムに用いられ
るソレノイド作動ポケツトゲートの斜視図を示す。第３
図は、引込められた位置にあるとき第１経路に沿つて書
類を通過させかつ第２の位置へ付勢されたとき書類をポ
ケツトへ分流させるための位置にゲートを有する第２の
選別装置トラツクの上面図を示す。第４図は、ソレノイ
ド作動ハンマアクチユエータが連続印字システムの印字
輪方向へ印字ハンマを押し進めるように用いられる利用
装置の他の実施例の斜視図を示す。第５図はこの発明を
用いたソレノイド利用システムのプロツク図を示す。第
６図は第５図のプロツク図の部分の概略図を示す。第７
図は第５図のプロツク図の制御論理および欠点検出部の
概略図を示す。第８図は、ソレノイド付勢パルスを発生
するようにかつ予め定められた許容時間期間を確立およ
び制御するように用いられる回路の概略図を示す。第９
図ＡないしＫは、第７図および第８図の回路の動作の理
解に用いるためのタイミング図を示す。図において、５
３はソレノイド、５９はソレノイド駆動回路、６５は尖
端検出回路、６９は制御論理回路、７５はインジケータ
、５５は利用装置、９１および９５はスイツチングトラ
ンジスタ、１０１はソレノイドコイル、１１３は差動電
圧比較器、１０９は電流感知抵抗、１１９および１２３
は入力抵抗、１２１および１２５はコンデンサ、１５３
および１６５はＪＫフリツプフロツプ、１８５は主／従
ＪＫフリツプフロツプ、１７５，１９３，１７９および
２１３はＮＡＮＤゲート、２４１および２４５は単安定
マルチバイブレータ、２９５および２９６はスイツチ、
２６５，２６９，２８１および２８５は可変抵抗を示す
。

Claims (1)

【特許請求の範囲】
1. １ ソレノイドを用いたシステムに用いるための欠点検
   出システムであつて、前記ソレノイドの位置決めを検出
   する手段、前記ソレノイドの検出された位置決めが許容
   し得るように見なされる予め定められた時間期間を確立
   する手段、および前記予め定められた時間期間の外側で
   のソレノイド位置決めの検出に応答して欠点の発生を表
   わす信号を通過させる手段を備え、前記ソレノイドの位
   置決めを検出する手段は、前記ソレノイドのコイルに結
   合されていて、そこを流過する電流を感知する電流感知
   抵抗手段と、前記ソレノイドの位置決めに応答して発生
   する前記電流感知抵抗手段の流過電流の波形の特性先端
   に応答して、前記ソレノイドの位置決めの検出を表わす
   ディジタル出力信号を発生する手段とを備え、前記ソレ
   ノイドの位置決めの検出を表わすディジタル出力信号を
   発生する手段は、第１および第２の入力ならびに比較出
   力を有する差動電圧比較手段と、前記差動電圧比較手段
   の第１の入力に結合されかつ前記電流感知抵抗手段に並
   列に結合されていて、第１のＲＣ時定数を有する第１の
   抵抗−コンデンサ手段と、前記差動電圧比較手段の第２
   の入力に結合されかつ前記電流感知抵抗手段に並列に結
   合されている第２の抵抗−コンデンサ手段とを備え、こ
   の第２の抵抗−コンデンサ手段は、前記第１の抵抗−コ
   ンデンサ手段対第２の抵抗−コンデンサ手段のレシオが
   、前記差動電圧比較手段の第１および第２の入力間の差
   動電圧レシオを確立するような第２の特性ＲＣ時定数を
   有し、かつ前記比較出力と前記第１の入力との間に結合
   されていて、発振を防止しかつ雑音に対する感受性を減
   少する帰還手段をさらに備え、前記差動電圧比較手段は
   、前記電流感知抵抗手段を流過する電流の波形の先端に
   応答して発生する前記第１および第２の入力間に確立さ
   れた差動電圧レシオの極性の変化に応答して、前記比較
   出力に前記ソレノイドの位置決めの検出を表わす前記デ
   ィジタル信号を発生する、欠点検出システム。