JPS5934016B2 - 位相同期化装置 - Google Patents

Description

【発明の詳細な説明】 本発明は反復的な出力信号が反復的な入力信号と同期化
されるようなバイナリデータ処理装置に於て有用な位相
同期化装置に関するものである。

例えば磁気記録媒体からデータを読取るに当り、各ビッ
トが正しく読取られ且つ解釈されることを許容するため
電子的クロックによってゲートがトリガされるのが普通
である。

り田ンク信号は通常オツシレータによって発生される。

クロック信号の正しい周波数及び位相を保証するために
は、オツシレータをフィードバックルーズによってデー
タそれ自身にロックするのが望ましい。

位相ロック・オツシレータ・サーボ装置に於て、フィー
ドバック・ループに用いられる誤差検出装置はデータ信
号の位相をオツシレータ信号の位相と比較する。

位相の差は何んであれ誤差信号を発生するのに用いられ
、その誤差信号は位相差を減少するのに用いられる。

制御されるべき量、即ち位相は時間と共にリニヤに増大
し、かくてフィードバック・ループに対する入力（或い
は指令）は傾斜（ランプ）関数であることに注意された
い。

傾斜入力に追従するためにはフィードバック・ループは
少なくとも１つの積分を含まなければならないが（第１
型式の装置）、しかし若しもそのような装置が用いられ
るなら誤差（位相の誤整合）が安定状態に於て存在する
であろうことは基本的サーボ原理から知られる。

最少の安定状態誤差は高いサーボ利得を要求する。

しかしそれは装置の「ジッタ」或いは「雑音」排除能力
を低下せしめる。

若しも第２の積分がフィードバック・ループ内に縦続接
続されるなら（第２型式の装置）、傾斜入力に追従する
際の安定状態誤差は完全に除去可能であり、装置の雑音
除去能力も安定状態誤差と独立にされることも基本サー
ボ原理が示している。

第２型式の位相ロック・オツシレータ・サーボ装置を開
示した２つの従来技術は米国特許第３６１４６３５号及
び３７０１０３９号である。

そこに示されたサーボ装置ではクロック信号特性の発生
時間を予報する信号が各受取られたデータ信号から構成
される装置が同期化されたとき予報信号とクロック信号
特性は全く一致するのが当然である。

２つの信号は２つのチャンネルへ供給され、１方の信号
は１方のチャンネルで遅延されるのに対して他方の信号
は他方のチャンネルで遅延される。

各チャンネルに於て遅延された信号及び遅延されなかっ
た信号がＡＮＤゲートへ供給される。

ＡＮＤゲートからの出力は積分回路網を充・放電する正
・負電流源を夫々動作せしめるのに使用される。

若しもデータとクロックが同相であるならば、両方の電
流源は遅延期間の開動作せしめられ、同極性及び反対極
性の２つの電荷の増分が積分器へ供給される（かくして
相殺される）。

若しもデータとクロックが同位相でないならば、２つの
電流源の動作時間は等しくなく、位相差を表示する積分
器へ増分電荷が供給される。

積分器の全体的電荷がオツシレータを制御するためにフ
ィードバックされる。

この種類の装置の不利点は、使用された電流源に極めて
短かい時間期間中動作して、成る一定の位相差に対して
はゼロパルス幅になるように真直ぐに降下しなければな
らないことである。

かくて高い周波数のスイッチング回路が必要とされる。

これらは費用が嵩み且つ事実上ＰＮＰトランジスタを用
いた積分回路形態では現在のところ実現不能である。

本発明の目的は信号発生器からの反復出力信号を反復入
力信号と同期化するための装置を提供することである。

本発明の他の目的はオツシレータの出力を間欠的に到来
するデータ信号と同期化し且つ周波数及び位相誤差の両
者を修正するこさができる第２型式の位相田ツク・オツ
シレータ・サーボ装置を提供することである。

本発明の他の目的は最少時間が同−源のスイッチングの
間に確立されるスイッチ式定電流源を用いるサーボ装置
を提供することである。

本発明に従うと、反復入力信号と同期化されるべき反復
出力信号はフィードバックされ且つ予定の位相関係のた
め入力信号と比較される。

その比較は位相誤差の表示を与えるように正味電流を積
分する積分器への正及び負の定電流のスイッチングを制
御するため入力及び出力信号を用いることによって実行
される。

この位相誤差表示は次に出力信号の位相を制御するため
に供給される。

スイッチング動作は１方向への２つの定電流の個別的ス
イッチングと反対方向への２つの電流の同時的スイッチ
ングとから成る。

そしてその動作はスイッチング回路の動作のための十分
な時間間隔が上記個別的スイッチング及び同時的スイッ
チングの間に確立されるように、入出力信号によって論
理的に決定される。

本発明の一具体的の位相ロック・オツシレータ・サーボ
装置はその動作周波数がキャパシタに貯えられた制御電
圧によって制御される電圧制御オツシレータ■ＣＯを持
つ。

■ＣＯ出力は同期化されるべき入力信号と位相状態を比
較するためにフィードバックされる。

比較結果は同じ大きさの正及び負の定電流源を選択的に
働かせて位相誤差の増分的表示によって制御電圧貯蔵キ
ャパシタを充電或いは放電するようにスイッチング装置
を制御する。

入力信号の到来に応答して適当な擁期間の基準信号を与
えることにより、基準信号発生装置は予定の間隔での入
力信号の到来以来の経過時間を指示する。

この間隔は予定の量だけＶＣＯの１公称周期を超過する
。

少なくとも入力信号の到来に応答しうる論理装置は、ス
イッチング装置をして両型流源を同時に動作させて貯蔵
された制御電圧に対して正味ゼロの効果を生じさせるよ
うにする。

引続いて、基準信号が終了したとき１方の源が制御電圧
貯蔵キャパシタから切離される。

他の源は少なくとも第２のＶＣＯ出力信号が入力信号の
到来以来発生されたときに切離される。

若しも■ＣＯ出力と入力信号が同位相であるならこれら
の切離しは同時発生し、制御電圧は変化しない。

しかし若しも位相差があるならば貯蔵キャパシタはＶＣ
Ｏ制御電圧を変えるように正味の電荷増分を受取る。

持続期間が予定量だけ■ＣＯ公称１周期を超える基準信
号を用いることにより、且つ少なくとも第２受入れＶＣ
Ｏ出力まで１方の電流源の切離しを遅らせることにより
、スイッチング装置は高すぎる周波数で動作しないこと
が保証される。

スイッチング装置が処理する必要のある最小パルス幅は
基準信号がＶＣＯの公称１周期（即ち公称周波数の入力
信号成分と同期化されるときのＶＣＯの周期）を超える
時間に等しい。

本発明の良好な実施例では、この最小パルス幅はＶＣＯ
公称周期の半分に等しい。

更に本発明の良好な実施例では２つの電流源の同時動作
は、入力信号に引続いて生じる第１の■ＣＯ出力の発生
により最も好都合に生じる。

かくて電源は積分キャパシタに対して間欠的に接続され
ずに過ぎず、２つの電源が絶対的に平衡される必要性が
幾分減じられる。

第１図の位相ロック・オツシレータ・サーボ装置は第２
型式の装置であって、ＩＯＭＨｚ以上の周波数で動作す
るように且つ公称値の±３％以内の周波数変動に適応す
るように設計された電圧制御オツシレータ（ＶＯＣ）１
０で構成される。

１なる電圧利得を有するトランスコンダクション増幅器
１１はキャパシタ１２，１３に貯蔵された制御電圧をＶ
ＣＯの入力へ供給してその動作周波数を決定する。

ＶＣＯｌｏからの出力信号（第２図の波形Ａ）は、同期
化されるべき線１６上の入力信号列（第２図の波形Ｂ）
と共に位相比較のため線１５上にフィードバックされる
。

入力信号は任意の源からのものでよいが、この実施例で
は磁気記録媒体上の符号化データから導出されるものと
仮定する。

そのような入力信号の間隔は使用された符号に従ってそ
れらの情報内容に伴って変化し、すべての入力信号がＶ
ＣＯ出力と位相比較するのに適する訳ではない。

適した信号は■ＣＯ出力によって制御されるゲート回路
によって読取回路で選択される。

そのような回路は本発明の要部を構成しないので説明を
省略する。

第１図及び２図を参照して説明する。

線１５上のフィードバック■ＣＯ出力及び線１６上の入
力データはフリップフロップ２０，２１及びＡＮＤグー
ｔ−２２，２３から成る論理回路へ供給される。

、フリップフロップの出力はＡＮＤゲートの入力へ接続
されている。

入力データ信号はシングルショット２４へも供給され、
その出力がＡＮＤゲート２３へ接続される。

ＡＮＤゲート２２の出力は１対のエミッタ結合ＮＰＮ
トランジスタ２５，２６のベースへ夫々接続される。

トランジスタ２５，２６の共通結合されたエミッタは電
流値ＩＴなる電流を発生する負の定電流源２７へ接続さ
れる。

同様にＡＮＤゲート２３の出力は１対のエミッタ結合Ｎ
ＰＮ トランジスタ２Ｂ、２９の夫々のベースへ接続さ
れる。

これらのトランジスタの結合されたエミッタは電流値Ｉ
Ｎなる電流を発生する他の負の定電流源３０へ接続され
る。

トランジスタ２５及び２９のコレクタは大地に接続され
る。

正の定電流源３１がＩＰなる大きさの電流をトランジス
タ３２のコレクタ及び抵抗器３４へ供給する。

電流ＩＰとＩＮは大きさ等しく極性反対である。

トランジスタ３２のベースはトランジスタ２６のコレク
タへ接続され、更にダイオード３３により、増幅器１１
のフィードバック出力を受取る。

ダイオード３３を通る電流Ｉｃは■Ｔ−ＩＰ＋Ｉｃなる
関係を満すように流れる。

トランジスタ３２のエミッタはトランジスタ２８のコレ
クタと一緒に貯蔵キャパシタ１２及び増幅器１１の入力
へ結合されている。

トランジスタ２８．２９は貯蔵キャパシタ１２に対する
電流源３０のスイッチングを制御する。

トランジスタ２８がオンのとき電流源３０はキャパシタ
１２へ接続される。

トランジスタ２９がオンのとき電流源３０はキャパシタ
１２から切離される。

電流源３１のスイッチングは、高周波ＰＮＰスイッチン
グトランジスタの必要性を回避するため遥かに複雑であ
る。

基本的には源３１からの電流は抵抗器３４、トランジス
タ２６を介して補助電流源２７（電流シンクとして働く
）へ至る径路或いはトランジスタ３２を介してキャパシ
タ１２へ至る径路の倒れかへ切換えられる。

正電流源３１からの電流の流れの方向はトランジスタ２
５，２６による補助電流源２Ｔのスイッチングによって
決定される。

トランジスタ２５がオンのとき補助電流源２７は大地へ
接続され、トランジスタ２６はオフになり、トランジス
タ３２はオンになる。

源３１からの電流はキャパシタ１２及び１３を充電する
ようにトランジスタ３２を介して流れる。

トランジスタ２６がオンのときトランジスタ３２はオフ
となり、源３１からの電流は抵抗器３４及びトランジス
タ２６を介して源２７へ流れる。

トランジスタ３２のスイッチング時間は、そのトランジ
スタのベースバイアスを増幅器１１及びダイオード３３
を介する電圧に基準づけすることによりキャパシタ１２
に貯蔵された電圧に対し独立に維持される。

増幅器１１は所望の動作範囲に亘って高い入力インピー
ダンス及びＩなる利得を有する。

若しもスイッチング時間が制御電圧から独立されていな
いなら、スプリアス位相誤差が結果として生ずるであろ
う。

第１図の回路の動作は第２図を参照して各部の入力信号
の効果を考察することにより良好に理解できる。

第２図は３つの部分に区分されている。

第２図ａ部分は波形Ａで示されるｖＣＯ出力パルスが波
形Ｂで示される入力データパルスと同期化されている状
態を示す。

第２図す部分はパルスＢが早期に到来した状態を示し、
第２図Ｃ部分はパルスＢが■ＣＯ出力に対して遅れて到
来した状態を示す。

先ず最初に、フリップフロップ２０及び２１がリセット
されており、トランジスタ２６がオンでトランジスタ２
８及び３２がオフであるものと仮定する。

この状態では電流源３０或いは３１の何れも制御電圧キ
ャパシタ１２へ接続されていない。

データパルスＢが到来したとき、フリップフロップ２０
及びシングルショット２４が前縁４０によってセットさ
れる。

シングルショット２４の出力Ｃは負であって、■ＣＯの
公称周波数のｌサイクルに等しい基準間隔の間、ＡＮＤ
２３の１方の入力を条件づけるようになっている。

フリップフロップ２０を負レベルにセットすることによ
り、リセット出力りを上昇せしめ、それがゲート２２及
び２３のＡＮＤ条件を満たさない状態に止める。

従って先ずデータパルスが到来しても、スイッチングト
ランジスタ２５，２６，２８，２９の状態を乱さず、キ
ャパシタ１２及び１３にまたがる電圧は同一値に残留す
る。

データパルスの前縁４０による遷移に後続する最初のク
ロックパルスの前縁４１の到来により、フリップフロッ
プ２１はフリップフロップ２０の出力によってセットさ
れる（波形Ｅ）。

フリップフロップ２１がセットされるとフィードバック
信号Ｆによりフリップフロップ２０が即時的にリセット
される。

ＡＮＤゲー１−２２．２３は今や満足されてそれらの出
力Ｉ、Ｊ及びＧ、Ｈは互い違いにされる。

この互い違いはスイッチングトランジスタ対２５．２６
及び２８．２９の導電状態の交替を生じさせ、それによ
り正電流源３１及び負電流源３０の両方からの電流を制
御電圧貯蔵源回路網１２．１３．１４へ供最させる。

貯蔵された制御電圧に関するこれらの正味の効果は、電
流■１とＩＮが大きさ等しく極性反対なので効果ゼロで
ある。

シングルショット２４の出力Ｃの終了（第２図４２）は
ＡＮＤ２３を動作不能にし、且つ負の電流源３０を制御
電圧貯蔵回路網から外すように切替える。

次のｖＣＯ出力信号の前縁４３の到来はＡＮＤ２２を動
作不能にし、そして正電流源３１を制御電圧貯蔵回路網
から外すように切替える。

第２図ａに於てｖＣＯ出力はデータ信号と同期化されて
おり、これらのスイッチングは同時に行なわれている。

かくて制御電圧貯蔵回路網に対して正味の電荷が供給さ
れることはない。

第２図すに於てデータパルスは４０′に於て早期に到来
する。

電流源３０及び３１は両方共４１′に於て制御電圧貯蔵
回路網ヘスイツチされるが、異なった時刻４２′及び４
３′に於て回路網から外すようにスイッチされる。

正の電流源３１はかくて波形りで示すようろ制御電圧回
路網に対して電荷の正の増分を与える。

正の電流は装置を安定化するため位相進み補償回路とし
ても働く回路網１２゜１３．１４によって積分される。

キャパシタ１２はキャパシタ１３よりも大容量なので、
結果として生じる電圧変化は主としてキャパシタ１３に
またがり、抵抗器１４を介して急速に衰弱する。

長期間の周波数変化の効果を累積し且つサンプル間の周
波数制御電圧を貯えるキャパシタ１２にまたがって小さ
い電圧変化が生じる。

第２図Ｃではデータパルスは遅れて４０″に到着する。

源３０及び３１の両者は再び４１″に於て同時に制御電
圧貯蔵回路網へ接続されるが源３１は源３０が４２“に
於て切離されるに先立って４３“に於て切離される。

かくて負電流は位相誤差に等しい時間の間瞬間的に供給
され、制御電圧が減少される。

シングルショット出力の持続期間をｖＣＯの公３ 称周期の百にすることによって、且つ位相誤差修正の完
了サイクルが２つの相次ぐ■ＣＯ入力を要するようにす
ることによって、電流源３０或いは３１の何れかのスイ
ッチング間の最少時間力■ＣＯの公称周期の半分になる
。

第１図の装置内の電流源２７，３０，３１の良好な例が
第３図に示される。

同様な構成要素はダッシュ（′）を付した同じ番号によ
って表示される。

３つの電流源２７’、 ３０’、 ３１’はコレクタ・
ベース直結接続を有する主トランジスタ５３に対して３
つのトランジスタ５０，５１，５２が従属して成る共通
電流源として実施される。

トランジスタ５０，５１，５２の各々を通る電流は抵抗
器５４．５５，５６によって付加的に決定される。

抵抗器５５及び５６は同じ抵抗値であるのに対して抵抗
器５４は大きい電流Ｉｐを与えるためより低い抵抗値に
なっている。

トランジスタ５１に流れている電流はＰＮＰトランジス
タ５７に反映されて、ＰＮＰ トランジスタ５８．５９
を通る正の電流ＩＰを与えるように働く。

本発明は叙上の実施例に限定されるものではなく、種々
の変更をなしうる。

例えば、不連続なデータ信号及びＶＣＯ出力信号が示さ
れたけれども、本発明は装置の入力或いは出力の何れか
で連続的に周期的に変化する信号に対しても適用可能で
ある。

そのような場合には回路の動作は、叙上の不連続な入力
信号及び出力信号の代りにピーク或いはゼロ交差のよう
な連続的入力信号の予定の特性の発生によってもたらさ
れるであろう。

実施例では、積分装置に対する電流源の同時スイッチン
グが積分装置から源を切離す個々のスイッチングに先立
っているが、この動作順序を逆にすることもできる。

電流源は積分装置へ個別的にスイッチされ、その後積分
装置から外すように同時にスイッチされてもよい。

積分装置への正味の電流は依然として位相誤差を表わし
、且つ個別的及び同時的なスイッチングの間の最小間隔
も同様に保たれる。

しかしそのように修正された装置は間欠的或いはランダ
ムな入力データで動作されず、ＶＣＯ出力信号に対して
１対１の、或いは一定した倍数関数を有する正規に間隔
づけられた公称入力信号でのみ動作可能である。

【図面の簡単な説明】

第１図は本発明に従う位相ロックオツシレータ・サーボ
装置のブロック図、第２図は第１図の装置に於て生ずる
一連の波形を示す図、第３図は第１図の装置で用いられ
る電流源の詳細を示す回路図である。 １０・・・・・・電圧制御オツシレータ、１２，１３・
・・・・・制御電圧キャパシタ、１６・・・・・・入力
データ線、２０．２１・・・・・・１対のフリップフロ
ップ、２４・・・・・・シングルショット、２７，３０
・・・・・・負電流源、３１・・・・・・正電流源。

Claims (1)

1. 【特許請求の範囲】 １ 反復的な出力信号を反復的な入力信号と同期化する
   ための装置であって、反復的な出力信号を発生するため
   の信号発生器と、上記入力信号及び出力信号間の位相誤
   差を検出し且つそのような位相誤差を表わす正味電流を
   与えるための位相誤差検出装置と、上記位相誤差検出装
   置から正味電流を受取り且つ積分すると共に上記積分値
   を上記信号発生器の位相を制御するため供給する積分装
   置とを含み、上記位相誤差検出装置は、 （ａ） 正の定電流源と、 （ｂ） 大きさ等しく反対極性の負の定電流源と、（
   ｃ） 上記積分装置に対する上記圧及び負の定電流源
   の電流供給をスイッチングするためのスイッング装置と
   、 （ｄ） 個別的な入力信号に応答して上記１方の定電
   流源を第１の方向にスイッチングさせ、個別的な出力信
   号に応答して上記他方の定電流源を第１の方向にスイッ
   チングさせ、且つ予定の入力状態に応答して上記両方の
   定電流源を上記第１の方向とは反対の方向に同時的にス
   イッチングさせて、回路同作に対して十分な時間的間隔
   が上記個別的及び同時的なスイッチング間に確立される
   ようにする論理回路と、 より成ることを特徴とする位相同期化装置。