JPS5936697B2 - 編機の編巾表示記憶装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、手編機の編成操作時の各編成段毎の線巾をそ
の両端針の数字で表示しつつ記憶し、次いで同じ編成・
々ターンの複製をなすとき、該記憶１−た線巾を各編成
毎に再生表示させるようシこした線巾表示記憶装置に関
するものである。

手編機による所要パターンの編成は、その各段毎の線巾
を決定する手段として、通例割り出し計算、ニットトレ
ーサーにより各編成段における編み目数あるいは増減目
を知り、増し目、減らし目の操作をして成型を行ってい
る。

そこで一つの作品をつくる場合にもそでのように全く同
じものや、左右対称の形を成型するなど同種作業を繰返
すことがある。

本発明は一度成型した時の各編成段数に対する編目数を
電子装置に記憶し、次にそれと同じものを成型する場合
、新しい編成段数に対して記憶している編目数を表示す
ることにより、反復複製の場合の成型の情報を容易に得
やすくすることを第１の目的とし、それに依る単純複製
のときの作業を容易とすると共に、又準量産の場合には
一層有効な手段を提供しようとするものであり、更に一
個のパターンの全体もしくは部分の記憶編目データを再
生表示に際して左右反転して表示させる手段に依って、
対称パターンの成型をし易くすることが今一つの目的で
ある。

以下図について実施例を説明すると、第１図に示す家庭
用編機の断面図に於て、針床１に編針２を上下及び前後
に移動可能に複数本列装している。

編針２は常には板ばね３により■に示すように上方向に
あり高バット状態となっている。

針床１上を左右に移動するキャリジ４にバット圧下部材
５が配置され、編成編針のみを＠に示すように圧下し、
非編成編針はバット圧下部材５を通過せず圧下されない
ものである。

この関係は第２，３図に示すように８位１βに編針２の
バットが位置する場合、実線ｂ１のような通路を通り、
編成カム４１に従って編成通路を通り実線ｂ２のような
通路を通って圧下カム５を通過する。

Ｄ（Ｑ置に編針２のバットが位置する場合、実線ｄのよ
うな通路を通り、編成カム４１に従って編成通路を通り
実線ｂ２実ような通路を通って圧下カム５を通過する。

Ｅ（ｆｆｌ置に編針２のバットが位置する場合にヒキカ
エシカム４２が■の状態の時実線ｅ１のような通路を通
り、編成カム４１に従って編成通路を通り、実線ｂ２の
ような通路を通って圧下カム５を通過し、ヒキカエシカ
ム４２が○の状態の時実線ｅ２のような通路を通り、圧
下カム５を通過しない。

Ａｉ置に編針２のバットが位置する場合、実線ａのよう
な通路を通り圧下カム５を通過しない。

従って編成カム４１を通過するものは圧下カム５も通過
し、編成カム４１を通過しないものは圧下カム５を通過
しない。

また圧下カム５を通過する編針２は第３図に示すように
して下方に圧下させられる。

以上説明の圧下カム５の作用に関連する編成カム類の構
成作用は従前公知のところであるが、本発明の場合、被
圧下編針を各編針毎に検出すべく針尾部と各直交の向き
に８枚の柄版Ｇ１〜Ｇ８と５枚の検索板に１〜に５のそ
れぞれに位置を検出するためのスイッチＧＳＩ〜ＧＳ８
．ＫＳＩ〜ＫＳ５が設けられている。

編針２が◎のように圧下された場合、柄版Ｇ１〜Ｇ８の
うちどれか１枚と検索板に１〜に５のうち少くとも１枚
以上を長手方向に移動させる。

第４図に示すように柄版Ｇ１〜Ｇ８は全編針を８本毎の
ブロックに分けた各ブロックの針番号１〜８に対応して
突起２０が設けられている。

突起２０には第１カム面２１が設けられている。

柄版Ｇ１−０８は常には図示していないスプリングによ
り図において左方向に小勢されている。

編針２が圧下されると第１カム面２１によりその編針２
の番号に対応する柄版が図において右方向へ移動する。

第６図に示すように板支持板７に板支持棒８により横移
動可能に保持されている柄版Ｇ１〜Ｇ８にそれぞれ小穴
ＣＨＩ〜８が設けられ、それにより柄版が図において右
へ移動した場合レバーＧＬＩ〜８を介してスイッチＧＳ
Ｉ〜８を作用させて、第７図に示す電子回路の入力とな
る。

一方検索板に１〜５は第４図に示すように編針２の針番
号１〜８を１ブロツクとする各ブロックに対応して突起
３０が設けられ、それは第５図に示すような関係で各検
索板に１〜５には各編針２のブロック番号に応じて突起
３０が同一ブロックの編針２のすべてに対応して設けら
れている。

突起３０には傾斜カム３１が設けられている。

傾斜カム３１に編針２が圧下されて作用すると図におい
て左方向・＼移動する。

検索板に１〜５も第６図に示すようにそれぞれ小穴ＫＨ
Ｉ〜５が設けられ、それにより検索板が図において左へ
移動した場合レバーＫＬＩ〜５を介してスイッチＫＳＩ
〜５を作用させて第７図に示す電子回路の入力となる。

検索板に１〜５のスプリング力によりレバーＫＬＩ〜５
を介してそれぞれ図において常には右方向へふ勢されて
いる。

第４図に示すように柄版Ｇｌ〜８は位置決め棒５１と各
長穴５２により移動中を規制されている。

検索板に１〜５は同様に位置決め棒５１と各長穴５３に
より横移動巾を規制されている。

検索板に１〜５と柄版Ｇ１〜８は以上のように構成され
ているので、例えば２１ブロツクの５番目の編針２を圧
下すると、第５図の関係からスイッチＫＳＩとＫＳ３と
ＫＳ５が作用するとともに第４図に示す関係でスイッチ
ＧＳ５が作用する。

針床１の後方には数字表示装置も１〜７が設置されてい
る。

次に第７図に示す電子回路の構成を説明する。

柄版スイッチＧＳＩ〜８の出力信号Ｇ１〜８はオア回路
１０１にそれぞれ入力するとともに単安定マルチバイブ
レーク（以下単マルという）Ｍ１〜８に入力している。

単マルＭ１〜８の入力が作用した場合、短時間だけ作用
出力を出力する。

すなわち圧下カム５の作用により常には複数のＧＳＩ〜
８が作用し、かつキャリジ４の移動に伴ない順次作用、
非作用となるが、単マルＭ１〜８は新たに作用した柄版
スイッチＧＳＩ〜８に対応するものだけ短時間作用する
ように設定されている。

すなわら単マルＭ１〜８の出力は複数個が同時に作用す
ることはなく、キャリジ４の移動に伴ない順次作用する
。

オ・子回路１０１の出力は反転回路１０２の入力とアッ
プカウンター３０２のリセット入力に接続している。

反転回路１０２の出力はアップカウンター１０３のリセ
ット人力とオア回路３０５の１人力に接続している。

単マルＭ１〜８の各出力はそれぞれオア回路１０４の各
入力とエンコーダ回路１０５の各入力に接続している。

単マルＭ１の出力はアンド回路１０６の１人力にも接続
され、単マルＭ８の出力はアンド回路１０７の１人力に
も接続している。

検索スイッチＫＳＩ〜５の出力信南Ｋｌ〜５はアップダ
ウンカウンター１０８の各ビット入力に接続している。

オア回路１０４の出力ＧＮはアンド回路１０９，１１０
，１１１の各１入力に接続している。

アンド回路１０９の出力はアップカウンター１０３のア
ップ入力に接続している。

アップカウンター１０３の各ピント出力はデコーダ１２
８に接続し、デコーダ１２８の１出力ＴＯＰＩはアップ
ダウンカウンター１０８のロード入力とオア回路１１２
，１１３の各１人力とアップカウンター１１４のロード
入力とＲＳフリップフロップ（以後Ｆ−Ｆと記す）１１
５のリセット入力に各々接続されている。

デコーダ１２８の２出力ＴＯＰ２はランチ１１６のロー
ド入力とアップカウンター１１４のアップ入力とアンド
回路１１７の１人力に各々接続されている。

デコーダ１２８の３出力は反転回路１１８を介してアン
ド回路１０９の他の入力に接続している。

アンド回路３０１の入力に図示しないパルス発振器から
のクロック１が接続され、アンド回路３０１の出力はア
ップカウンター３０２のアップ入力に接続している。

アップカウンター３０２の各ビット出力はデコーダ３０
３に接続しデコーダ３０３の１出力Ｔ１はスイッチ３１
５を介してランダム・アクセス・メモリ（以後ＲＡＭと
記す）３１６，３１７の書き込み入力に接続している。

デコーダ３０３の３出力Ｔ２は反転回路３０４を介して
アンド回路３０１の他の入力に接続するとともにＲＡＭ
３１６．３１７の読み出し入力に接続している。

オア回路３０５の他の入力にスイッチ３０６が接続され
、オア回路３０５の出力はアップダウンカウンター３１
０のアップ入力に接続している。

アンド回路３０８の１入力には図示しない今一つのパル
ス供給源からのクロック２が接続され、他の入力にはス
イッチ３０７が接続され、その出力はアップダウンカウ
ンタ３１０のダウン入力に接続している。

スイッチ３０９はアップダウンカウンタ３１０のリセッ
ト入力に接続している。

アップダウンカウンタ３１０の各ビット出力であるＥ１
〜８はＲＡＭ３１６ 、３１７のアドレス入力とコンバ
ータ３１１の入力に各々接続している。

エンコーダ１０５の出力はアップカウンタ１１４とラッ
チ１１６と演算回路１１９の各入力にそれぞれ接続して
いる。

アップカウンタ１１４の出力とランチ１１６の出力は比
較回路１２０の各入力にそれぞれ接続している。

比較回路１２０の出力はアンド回路１１７の他の入力に
接続している。

アンド回路１１７の出力はＦ−Ｆ１１５のセット入力に
接続している。

Ｆ、Ｆ１１５のθ出力であるＬｅはアンド回路１０６，
１’ＩＯの各地の入力に接続している。

Ｆ−Ｆ１１５のθ出力であるＲｉはアンド回路１０７，
１１１の各地の入力に接続している。

アンド回路１０６の出力はアップダウンカウンタ１０８
のアップ入力に接続され、アンド回路１０７の出力はア
ップダウンカウンタ１０８のダウン入力に接続している
。

アップダウンカウンタ１０８の各ビットの出力は演算回
路１１９の各入力に接続している。

一方演算回路１１９の一方の各入力に基準針信号Ｂ１〜
８が接続されている。

該信号Ｂｌ〜８は針床の中央付近にある基準の編針２の
位置を表わす２進コードの状態を固定的に出力する図示
しない回路に接続している。

例えば第５図において１３ブロツクの４番目の編針を基
準にした場合のコード信号Ｂ１〜８は〔１，１゜０．１
，０，１，１，０）となる。

演算回路１１９の各出力はラッチ１２０とラッチ１２１
の各入力にそれぞれ接続している。

アンド回路１１０の出力はオア回路１１２の他の入力に
接続し、オア回路１１２の出力はラッチ１２０のロード
入力に接続している。

アンド回路１１１の出力はオア回路１１３の他の入力に
接読し、オア回路１１３の出力はラッチ１２１のロード
入力に接続している。

ラッチ１２０の各出力はＲＡＭ３１６の書き込みビット
入力に接続し、ラッチ１２１の各出力はＲＡＭ３１７の
書き込みピッ１−人力に接続している。

ＲＡＭ３１６の読み出しビット出力はそれぞれ切換回路
３１９の１人力群に接続している。

ＲＡＭ３１７の読み出しビット出力はそれぞれ切換回路
３１９の他の入力群に接続している。

切換回路３１９の１出力はそれぞれコンバーク１２２の
各入力に接続し、他の出力はそれぞれコンバータ１２３
の各入力に接続している。

切換回路３１９のモード切換入力ＰＬ、Ｐ２は切換スイ
ッチ３１８に接続している。

コンバータ１２２の１桁目の４ビツト出力はデコーダド
ライバ１２４を介して数字表字装置Ｄ１に数字表示させ
、２桁目の４ビツト出力はデコーダドライバ１２５を介
して数字表示装置Ｄ２に数字表示させる。

コンバーク１２３の１桁目の４ビツト出力はテ゛コーダ
ドライバ１２６を介して数字表示装置Ｄ３に数字表示さ
せ、２桁目の４ビツト出力はデコーダドライバ１２７を
介して数字表示装置Ｄ４に数字表示させる。

コンバーク３１１の１桁目の４ビツト出力はデコーダド
ライバ３１２を介して数字表示装置Ｄ５に数字表示させ
、２桁目の４ビツト出力はデユーダドライバ３１３を介
して数字表示装置Ｄ６に数字表示させ、３桁目の２ビツ
ト出力はデコーダドライバ３１４を介して数字表示装置
Ｄ７に数字表示させる。

オア回路１０４は圧下カムが新たに柄版スイッチＧＳＩ
〜８のいずれかを作用させるたびに、単マルＭ１〜８で
設定された時間だけ出力ＧＮが作用する。

オア回路１０１は圧下カム５が１ヶ以上柄板スイッチＧ
ＳＩ〜８を作用している間作用する。

この場合アップカウンタ３０２はリセットされて、デコ
ーダ３０３は０出力が作用し、アップカウンタ１０３の
リセット入力は作用しなくなり、オア回路１０４の出力
であるＧＮを順次カウントし、デコーダ１２８の出力も
１出力すなわらＴＯＰｌ、２出力すなわらＴＯＰ２，３
出力と順次作用し、３出力が作用した時点で反転回路１
１８を介してアンド回路１０９を非作用とし、アップカ
ウンタ１０３はＧＮをカウントしなくなり、デコーダ１
２８は３出力が作用したままで保持される。

柄版スイッチＧＳＩ〜８のすべてが作用していない場合
、オア回路１０１は非作用となり、アップカウンタ３０
２のリセット入力は作用しなくなり、アップカウンタ３
０２はクロック１をカウントし、デコーダ３０３は０出
力から１出力すなわらＴ１，２出力、３出力すなわちＴ
２と順次作用し、Ｔ２が作用した時点で反転回路３０４
により、アンド回路３０１を非作用とし、アップカウン
タ３０２はカウントしなくなり、デコーダ３０３はＴ２
が作用したままに保持される。

一方アップカウンタ１０３はリセットされ、デコーダ１
１２はＯ出力が作用し、ＴＯＰＩ、ＴＯＰ２は作用しな
くなる。

アップダウンカウンタ３１０のアップ入力はスイッチ３
０６が非作用から作用になった場合と、反転回路１０２
が非作用から作用にすなわちオア回路１０１が作用から
非作用になった場合に作用してアップカウントする。

アップダウンカウンタ３１０のダウン入力はスイッチ３
０７が作用した場合にクロック２により作用して、クロ
ック２に従ってダウンカウントする。

スイッチ３０９が作用した場合リセット入力が作用し、
アップダウンカウンタ３１０はモーにリセットされる。

エンコーダ１０５は柄版信号Ｇｌ〜８の各々に対して３
ビツト出力端に、２進符号の形の出力を生ずる。

即ち、柄版信号Ｇ１に対応する出力として〔０，０，０
〕を生じ、同じ＜Ｇ８として〔１゜１．１〕を生ずるも
ので、検索板信号に１〜５の２進５ビツトの下位の桁に
連なって、全体８ビツトのコードで針床上の個々の編針
を夫々特定できるものである。

又、エンコーダ１０５の出力順からキャリジの走行の向
きを判別する。

即ちデコーダ１２８の出力ＴＯＰｌが生じた時、アップ
カウンタ１１４にエンコーダ１０５の各出力を記憶させ
る。

次に出力ＴＯＰ２が生じた時、アップカウンタ１１４を
カウントアツプするとともに、ラッチ１１６にエンコー
ダ１０５の各出力を記憶させる。

比較回路１２０はアップカウンタ１１４とラッチ１１６
の出力が等しい場合出力が作用するものである。

Ｆ、Ｆ１１５は出力ＴＯＰＩが生じた時リセットされ、
出力Ｒｉが作用し、次に出力ＴＯＰ２が作用している時
に比較回路１２０が作用していたら、アンド回路１１７
が作用しＦ、Ｆ１１５はセットされ出力Ｌｅが作用する
。

すなわち出力ＴＯＰ１を生じさせた柄版スイッチ番号よ
り１つだけ番号が大きい（ＧＳ８の場合はＧ Ｓ １）
柄版スイッチにより出力ＴＯＰ２が生じると出力Ｌｅが
作用する。

これはキャリジ４についている圧下カム５が左走行して
いることを表わしている。

逆に圧下カム５が右走行している場合は出力Ｒｉが作用
したままになる。

アップダウンカウンタ１０８は出力ＴＯＰ１が生じた時
に検索スイッチ信号に１〜５が記憶される。

そして出力Ｌｅが生じている場合に単マルＭｌが作用し
た場合、アンド回路１０６が作用し、アップダウンカウ
ンタ１０８はカウントアツプする。

第４図から分るように左走行の場合、柄版Ｇｌに圧下カ
ム５が作用した場合、ブロック番号が１ケ増加するので
アップダウンカウンタ１０８の記憶されているブロック
番号を１ケ増加させる。

そして出力Ｒｉが生じている場合に単マルＭ８が作用し
た場合、アンド回路１０７が作用し、アップダウンカウ
ンタ１０８はカウントダウンする。

第４図から分るように右走行の場合、柄版Ｇ８に圧下カ
ム５が作用した場合、ブロック番号が１ケ減少するので
アップダウンカウンタ１０８の記憶されているブロック
番号を１ケ減少させる。

すなわちアップダウンカウンタ１０８は圧下カム５が新
たに圧下した編針２のブロック番号に応じた２進数を出
力する。

演算回路１１９のへ入力にはアップダウンカウンタ１０
８の出力とエンコーダ１０５の出力とが接続されて、新
たに圧下した編針２のブロック番号とその柄版番号を２
進数で入力される。

演算回路１１９のＢ入力には基準編針２のブロック番号
とその柄版番号を２進数で入力されており、演算回路１
１９のＩＡ−Ｂｌ比出力Ａ入力の２進数とＢ入力の２進
数との差の絶対値を２進数で出力する。

演算回路１１９は通常加減算回路で構成される公知のも
のである。

すなわら新しく圧下された編針２から基準編針２までの
編針２の数を演算回路１１９のＩＡ−Ｂｌ比出力２進数
で出力する。

出力ＴＯＰ １が生じた時にＩＡ−Ｂｌ比出力ラッチ１
２０゜１２１の双方に−たん記憶させる。

そして次いで出力Ｌｅが生じている時に出力ＧＮが生じ
るとラッチ１２０は新たにＩＡ−Ｂｌ比出力記憶しなお
す。

もしくは出力Ｒｉが生じている時に出力ＧＮが生じると
ラッチ１２１は新たにＩＡ−Ｂｌ比出力記憶しなおす。

すなわら１段の編成過程において、一番目に圧下された
編針２の位置番号はラッチ１２０ 、１２１とも記憶さ
せる。

そして左走行の場合新しく編針２が圧下されるたびにそ
の編針２の位置番号をランチ１２０に記憶させる。

右走行の場合、新しく編針２が圧下されるたびにその編
針２の位置番号をラッチ１２１に記憶させる。

ラッチ１２０ 、１２１の各出力はデコーダ３０３の出
力Ｔ１が生じた時にその時のＥ１〜８のアドレスにそれ
ぞれＲＡＭ３１６，３１７に記憶される。

次にＴ２が生じるとその時のＥ１〜８のアドレスのＲＡ
Ｍ３１６．３１７の記憶の内容が読み出される。

スイッチ３１５をマニュアルによりオープンされた場合
はたとえＴ１が生じてもＲＡＭ３１６，３１７は書き込
まれず、Ｔ２による読み出し専用となる。

スイッチ３１８がマニュアルによりＰＬにセットされて
いる時、ＲＡＭ３１６の出力は切換回路３１９を介して
コンバータ１２２に入力され、２進数が１０進数のＢＣ
Ｄコードに変換され、デコーダドライバ１２４゜１２５
を介してｌＯ進数字を数字表示装置ＤＩ。

Ｄ２に表示する。

同様にしてＲＡＭ３１７の出力は切換回路３１９を介し
てコンバータ１２３に入力され、１０進数に変換され数
字表示装置Ｄ３゜Ｄ４に表示する。

逆にスイッチ３１８がマニュアルによりＰ２にセットさ
れた場合、ＲＡＭ３１６の出力は変換回路３１９を介し
てコンバーク１２３に入力され、１０進数に変換されて
数字表示装置Ｄ３ 、Ｄ４に表示され、ＲＡＭ３１７の
出力は変換回路３１９を介してコンバータ１２２に入力
され、１０進数に変換されて数字表示装置ＤＩ。

Ｄ２に表示される。

アップダウンカウンタ３１０の２進出力Ｅｌ〜８は又コ
ンバータ３１１により１０進ＢＣＤコードに変換されて
、デコーダドライバ３１２，３１３，３１４により、１
０進数字を数字表示装置Ｄ５．Ｄ６．Ｄγに表示する。

変換回路３１９はゲート回路等の組合せ構成によって入
出力を上記のように互の経路を切換えるものである。

コンバータ１２２，１２３，３１１は公知の８ビツト、
バイナリ、ｔｏ、ＢＣＤ、コンバータ回路で構成される
。

デコーダドライバ１２４〜１２７，３１２〜３１４は公
知のＢＣＤ−クセグメントデコーダドライバ回路である
。

数字表示装置Ｄ１〜Ｄ７はＬＥＤ表示素子等が使用され
る。

以上に説明した第７図の電気回路は、素子間のおくれに
より生ずるタイミングあるいは微妙なタイミングの補正
は省略している。

次にその作用を説明する。

先ず初回の編成に当ってスイッチ３１５をクローズにセ
ットにし、スイッチ３１８をＧ１にセットするとともに
スイッチ３０９を作用させてＥ１〜Ｅ８をゼロにリセッ
トしておく。

第８図に示すニットトレーサ２０４により高目数を得な
がら編成する。

例えば基準編針２０１を中に左右編成していてキャリジ
４を図において左から右へ右走行させた場合、左端編成
編針２０２を圧下するまではアップカウンタ１０３はリ
セットされ、デコーダ１２８はＯ出力が作用している。

そして左端編成編針２０２を圧下するとＴＯＰ１出力が
作用し、ラッチ１２０，１２１は例えば１０進で８０と
いう値を記憶する。

そして次の右どなりの編針が作用するとＴＯＰ２出力と
、ＧＮ出力、Ｒｉ出力が生じ、ラッチ１２１に７９とい
う値を記憶する。

ラッチ１２０は８０のままである。

圧下カム５の右移動に伴ないラッチ１２１は７８ 、７
７ 、７６・・・・・・と記憶が変化する。

そして基準編針２０１を圧下するとラッチ１２１はＯを
記憶する。

そしてさらに圧下カム５が右移動するとラッチ１２０は
８０のままで、ラッチ１２１は１，２，３・・・・・・
と記憶が変化する。

そして右端の編成編針２０３が圧下されるとラッチ１２
１は８０と記憶される。

（対称型に編成しているとする）そして圧下カム５が編
針を圧下しなくなると、オア回路１０１は非作用となり
、反転回路１０２は作用となり、アップダウンカウンタ
３１０は１アツプカウントし、Ｅ１〜Ｅ８はＩＯ進で１
となる。

アップカウンタ３０２はリセットが作用しなくなり、ク
ロック１をカウントし始めて先ずＴｌ出力が生じ、ＲＡ
Ｍ３１６，３１７は１番地のアドレスに各々ラッチ１２
０，１２１の８０という値を書き込み記憶する。

そして２出力が生じてからＴ２出力が生じ、ＲＡＭ３１
６ 、３１７の１番地のアドレスの内容すなわち８０と
という１０進数字を数字表示装置Ｄ２．ＤＩ 、Ｄ４．
Ｄ３に表示するとともにＲＡＭ３１６，３１７の１番地
のアドレスには８０という値を各々記憶したままでいる
。

一方数字表示装置Ｄ７．Ｄ６．Ｄ５には１と表示してい
る。

ここで使用者がニットトレーサ２０４を見て次段の１編
目数７９という成型情報を得たとする。

使用者は両端の編針を１目づつ減らしめを行ってＡｍ置
にもどしたとする。

次にキャリジ４が図において右から左へ左走行した時は
右端編成編針２０３を圧下するまではＴ２出力が生じ、
デコーダ１２８はＯ出力のままである。

そして右端編成編針２０３を圧下するとＴＯＰｌが作用
し、ラッチ１２０，１２１は１０進で７９という値を２
進で記憶する。

そして次の左どなりの編針が作用するとＴＯＰ２出力と
ＧＮ出力、Ｌｅ出力が生じ、ランチ１２０に７８という
値を記憶する。

圧下カム５の左移動に伴ないラッチ１２１は７９のまま
で、ラッチ１２０は７７ 、７６ 、７５・・・・・・
と記憶が変化する。

そして基準編針２０１を圧下すると、ラッチ１２０はＯ
を記憶する。

そしてさらに圧下カム５が左移動するとラッチ１２１は
７９のままで、ラッチ１２１は１，２，３・・・・・・
と記憶が変化し、左端の編針２０３が圧下されるとラッ
チ１２０゜１２１とも７９を記憶している。

そして圧下カム５が編針を圧下しなくなるとまずアップ
ダウンカウンタ３１０はさらに１つカウントアツプし、
Ｅ１〜８は１０進で２を表わす２進の状態となり、数字
表示装置Ｄ７．Ｄ６．Ｄ５には２と表示する。

前記同様デコーダ３０３にＴｌ出力が生じ、ＲＡＭ３１
６，３１７の２番地のアドレスにそれぞれ７９が記憶さ
れ、次のＴ２出力によりその内容が読み出されて数字表
示装置Ｄ２ 、ＤＩ、数字表示装置Ｄ４．Ｄ３に７９が
表示される。

とともにＲＡＭ３１６，３１７の２番地のアドレスには
７９という値を２進で各々記１意している。

同様にして次々と各段における編成編針の状態をＲＡＭ
３１６．３１７に記１意する。

例えば全く同じものをもう一度編成したい場合は、スイ
ッチ３１５をオープンにセットし、スイッチ３０９を作
用させてリセットしてからスイッチ３０８を１回作用さ
せるとＥｌ〜８はｌとなる。

まだ編成していないからＴ ２出力は生じたままなので
１番地のアドレスに記憶されている値８０を数字表示装
置Ｄ ２ ｔＤｌ、数字表示装置Ｄ４．Ｄ３に８０と表
示され、使用者はそれに合せて編目数をセットする。

編目数がセットされたならばＥｌ〜８を１にセットしな
おして１段編成する。

今度はスイッチ３１５がオープンなのでＲＡＭ３１６，
３１７は読み出し作用のみとなり、ラッチ１２０，１２
１までの作用は無関係となる。

１段編成したことによりオア回路１０１、反転回路１０
２が作用してアップダウンカウンタ３１０は１ケカウン
トアツプしてＥ１〜８は２となり、ＲＡＭ３１６，３１
７は２番地のアドレスの内容７９が読み出されて表示さ
れる。

使用者はそれを見て両端の編目を１ケづつ減らし目をす
る。

このようにして１度編成したパターンの編目数を再び表
示することができる。

次に第９図に示すように例えば肩部のように基準編針２
０１の右方で編成している時に、スイッチ３１５をクロ
ーズにスイッチ３１８をＰｉにセットしてキャリジ４が
図において左から右へ右走行した場合、左端編成編針２
１１を圧下するまではアップカウンタ１０３はリセット
され、デコーダ１２８はＯ出力が作用している。

そして左端編成編針２１１を圧下すると、ＴＯＰＩ出力
が作用し、ラッチ１２０，１２１は例えばＩＯ進で２２
という値を記憶する。

そして次の右となりの編針が作用するとＴＯＰ２出力と
、ＧＮ出力、Ｒｉ出力が生じ、ラッチ１２１に２３とい
う値を記憶する。

ラッチ１２０は２２のままである。圧下カム５の右移動
に伴ないランチ１２０は２２のままでラッチ１２１は２
４ 、２５ 、２６・・・・・・と記憶が変化する。

そして右端の編成編針２１２が圧下されるとラッチ１２
０は２２、ラッチ１２１は４１と記憶され、圧下カム５
が編針を圧下しなくなるとその時のＥ１〜８番地にＲＡ
Ｍ３１６．３１７に記憶され、かつ数字表示装置Ｄ２
、ＤＩは２２、数字表示装置Ｄ４．Ｄ３は４１と表示す
る。

このようにして肩部も同様にＲＡＭに記１意されるが、
肩部は第１０図に示すように反対の肩部を編成する場合
は、数字表示装置Ｄ２ 、ＤＩとＤ４．Ｄ３を反対に入
れかえて表示する必要がある。

従って片方の肩部を編成し終ったところでアップダウン
カウンタ３１０Ｅ１〜８出力を肩部の始まりの膜表示に
戻す。

これはスイッチ３０７を作用させてクロック２の作用速
さでＥ１〜８を早戻しすることができる。

そしてスイッチ３１８をＧ２側にセットする。

スイッチ３１５はオープンにセットする。

スイッチ３１８をＧ２側にセットしているため、ＲＡＭ
３１６に記憶されている内容は数字表示装置Ｄ４ 、Ｄ
３に表示され、ＲＡＭ３１７に記１意されている内容は
数字表示装置Ｄ２．ＤＩに表示されるので、それに従っ
て編目数を合せて編成することにより残りの肩部を前の
ものと対称型に成型することができる。

斜上の如く本発明は、一個のパターンの編成中にその編
成段毎の編目数をＲＡＭに記憶しておいてその母型と同
じパターンを複製するときには、記憶データを順次読出
させつつ、その表示に従って編目中を整えてゆけば済む
ので、複製時の作業が楽であり、且つ誤りが少い。

この誤りの少いことに関して付言すると、最初の母型の
編成中の際にも各段の編目数はその都度表示に現われる
ので、線膜の表示と共に確認できることによって編目数
の設定ミスの回避し易い利点がある。

又、編成ミスの編直しをする際にも編み直したい段進の
編地を解くと共に線膜の表示Ｄ５〜Ｄ７をそ、４″Ｌに
合せて戻し操作をすることにより、以後の編直しには先
の記憶データの読出し表示を用い得るので、編目設定が
楽である。

更に左右対称型を編成する場合、一方の型を母型として
その編成で記１意した部分のデータを左右表示切換手段
で左右反転させた読出し表示として用いることにより、
容易に対称型の複製作業をなすことができる。

【図面の簡単な説明】

第１図は本発明を構成する編機の要部側断面図、第２図
は編成、非編成編針の説明図、第３図は編針の作動説明
図、第４図及び第５図は一部の構成要件間の配置構成説
明図、第６図は他の要部を断面で示した部分拡大平面図
、第７図は本発明の電気回路図、第８，９，１０図は本
発明の作用説明図である。 １：針床、２：編針、４：キャリジ、１２０゜１２１：
ラッチ（編目巾検出手段）、１１９：演算回路（編目巾
検出手段）、３１０ニアツブダウンカウンタ（線膜信号
を生ずる手段）、１０１：オア回路（線膜信号を生ずる
手段）、３１６゜３１７二記憶手段、Ｄ１〜Ｄ４：表示
管（編目表示手段）、１２４〜１２７：デコーダドライ
バ（編目表示手段）、１２２，１２３：コンバータ（編
目表示手段）、３１８，３１９：編目表示の左右反転手
段。

Claims (1)

1. 【特許請求の範囲】 １ 針床に多数の編針を列装し、前記編針は編成状態と
   非編成状態を有し、前記針床上に摺動可能に装架された
   キャリジを有している家、庭用手編機において、前記編
   成状態にある編針を編目中信号として検出する手段と、
   前記キャリジの走行を検知して織段信号を生ずる手段と
   、前記織段信号に関して前記編目中信号を記憶する記憶
   手段と、前記記憶手段に記憶された前記編目中信号を前
   記織段信号に応じて読出し、表示するとを具えたことを
   性懲とする編機の線巾不承記憶装置。 ２ 針床に多数の編針を列装し、前記編針は編成状態と
   非編成状態を有し、前記針床−ヒに摺動可能に装架され
   たキャリジを有している家庭用手編機において、前記編
   成状態にある両端の編針が基準編針から各隅る編針数を
   左右の卵ｑ巾信号として夫々検出する手段と、前記キャ
   リジの走行を検知して織段信号を生ずる手段と、前記織
   段信号に関して前記左右の編目中信号を記憶する記憶手
   段と、前記記瞳手役に記憶された前記左右の編目中信号
   を前記織段信号に応じて読出［７、表示し１．かつ前記
   左右の編目中信号の左右を互に切換える左右反転手段と
   を具えたことを特徴とする編機の線巾表示記憶装置。