JPS5938713B2 - circuit wiring connection device - Google Patents
circuit wiring connection deviceInfo
- Publication number
- JPS5938713B2 JPS5938713B2 JP55108537A JP10853780A JPS5938713B2 JP S5938713 B2 JPS5938713 B2 JP S5938713B2 JP 55108537 A JP55108537 A JP 55108537A JP 10853780 A JP10853780 A JP 10853780A JP S5938713 B2 JPS5938713 B2 JP S5938713B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- circuit
- terminals
- gate
- circuit block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Read Only Memory (AREA)
Description
【発明の詳細な説明】
本発明はある回路ブロックと別の回路ブロックを任意に
組み合せ結線することを特徴とする回路の配線接続装置
に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a circuit wiring connection device characterized in that a certain circuit block and another circuit block are arbitrarily combined and connected.
従来から行なわれている電子部品の素子の結線、プリン
ト基板の配線接続等においては、一般に仕様上定められ
た配線図に従つて配置および配線が行なわれ、その配置
および配線は1通りに固定されたものとなる。Conventionally, in connection of elements of electronic components, wiring connections of printed circuit boards, etc., the arrangement and wiring are generally done according to the wiring diagram determined by the specifications, and the arrangement and wiring are fixed in one way. It becomes something.
ある回路ブロックともう一つの回路ブロックの各端子間
が配線される場合の例を第1図に示す。同図において、
1は第1の回路ブロックで、集積回路、その他の電子部
品素子またはプリント基板等である。2はこの第1の回
路ブロック1の端子である。FIG. 1 shows an example of wiring between terminals of one circuit block and another circuit block. In the same figure,
Reference numeral 1 denotes a first circuit block, which is an integrated circuit, other electronic component elements, a printed circuit board, or the like. 2 is a terminal of this first circuit block 1.
5は第2の回路ブロックで、第1の回範ブロック1と同
様のものである。Reference numeral 5 denotes a second circuit block, which is similar to the first circuit block 1.
4は第2の回路ブロック5の端子である。4 is a terminal of the second circuit block 5.
3は第1の回路ブロック1の端子2と第2の回路ブロッ
ク5の端子4とを接続するブロック間配線で、プリント
基板の配線またはリード線ケーブル等である。Reference numeral 3 denotes an inter-block wiring connecting the terminal 2 of the first circuit block 1 and the terminal 4 of the second circuit block 5, which is a wiring of a printed circuit board, a lead wire cable, or the like.
回路の配線接続法としては、この他に1つの回路ブロッ
クからいくつかの回路ブロックに結線される場合もある
が、ここでは第1図の場合の構成例をもとに以下説明す
る。As for the wiring connection method of the circuit, there is also a case where wiring is connected from one circuit block to several circuit blocks, but this will be explained below based on the configuration example in the case of FIG. 1.
第1の回路ブロック1から必要な電気信号を送つたり、
または第2の回路ブロック5からの電気信号を受けたり
して送信、受信をする場合、第1の回路ブロック1の端
子2と第2の回路ブロック5の端子4がブロック間配線
3で結ばれる。Sending necessary electrical signals from the first circuit block 1,
Alternatively, when transmitting or receiving an electric signal from the second circuit block 5, the terminal 2 of the first circuit block 1 and the terminal 4 of the second circuit block 5 are connected by the inter-block wiring 3. .
例えば、第1の回路ブロック1の端子2の1番目の端子
2−1が第2の回路ブロック5の端子4の1番目の端子
4−1に結ばれ、2番目の端子2−2が5番目の端子4
−5に結ばれるというようにである。このように各端子
間を結線する場合、プリント配線で基板に配線のパター
ンを作つて各パターンの端部をハンダ付けするか、直接
リード線でハンダ付けすることになる。以上のような従
来の配線接続法は1つの配線パターンが決定されれば、
配線パターンが決定されたプリント配線基板等は量産性
に適しているが、配線変更をしたい場合等にはもう一度
、その仕様に合つた配線パターンの基板をつくりなおさ
なければならない。For example, the first terminal 2-1 of the terminals 2 of the first circuit block 1 is connected to the first terminal 4-1 of the terminals 4 of the second circuit block 5, and the second terminal 2-2 is connected to the terminal 4 of the terminals 4 of the second circuit block 5. th terminal 4
-5, and so on. When connecting each terminal in this way, a wiring pattern is created on the board using printed wiring and the ends of each pattern are soldered, or they are soldered directly using lead wires. In the conventional wiring connection method as described above, once one wiring pattern is determined,
Printed wiring boards and the like with predetermined wiring patterns are suitable for mass production, but when it is desired to change the wiring, it is necessary to recreate the board with a wiring pattern that meets the specifications.
このとき、変更前の基板は使用できなくなり全くの損失
となる場合もあり、またハンダ付等の場合は、もう一度
、配線を行なわなければならない。また、ソケツトのピ
ン番号等を変更したい場合も、電子部品のピン番号に合
わせてその都度配線しなおす必要がある。本発明は上記
のような従来のものの欠点を除去するためになされたも
ので、送信、受僅を行なう回路プロツク間にゲート配列
部およびゲートコントロール部をもつ配線制御回路を設
け、上記ゲート配列部のゲートの開閉状態を任意に制御
することにより、各端子間が任意に結線されるようにし
た回路の配線接続装置、あるいは特にある仕様範囲の配
線ができるように設計された回路プロツク間に前記のよ
うな配線制御回路を設け、この配線制御回路にゲート配
線部の結線パターン情報を与える計算機装置を設けるこ
とにより、上記結線パターン情報の変更によつてある仕
様範囲内での結線による仕様変更が容易にできるように
した回路の配線接続装置を提供することを目的としてい
る。At this time, the board before the change may become unusable, resulting in a total loss, and in the case of soldering, etc., wiring must be performed once again. Also, if you want to change the pin number of the socket, etc., you will need to rewire it each time to match the pin number of the electronic component. The present invention has been made in order to eliminate the drawbacks of the conventional devices as described above, and includes a wiring control circuit having a gate array section and a gate control section between the circuit blocks for transmitting and receiving, and the wiring control circuit having a gate array section and a gate control section. A wiring connection device for a circuit that allows wiring to be arbitrarily connected between each terminal by arbitrarily controlling the opening/closing state of the gate of the circuit, or a wiring connection device for a circuit that is designed to enable wiring within a certain specification range. By providing a wiring control circuit such as the one shown in FIG. It is an object of the present invention to provide a circuit wiring connection device that can be easily connected.
以下本発明の一実施例を図について説明する。第2図は
本発明の一実施例による回路の配線接続装置を示し、図
において、1,2,4,5は第1図と同じ回路プロツク
および接続端子である。10は配線制御回路、11は配
線制御回路10の一方の端子、12は配線制御回路10
の他方の端子であり、上記配線制御回路10は上記両端
子11,12間にそれぞれ設けられその開閉状態を任意
に設定できる複数のゲートからなるゲート配列部(図示
せず)を有する。An embodiment of the present invention will be described below with reference to the drawings. FIG. 2 shows a circuit wiring connection device according to an embodiment of the present invention, in which numerals 1, 2, 4, and 5 are the same circuit blocks and connection terminals as in FIG. 1. 10 is a wiring control circuit, 11 is one terminal of the wiring control circuit 10, and 12 is a wiring control circuit 10.
The wiring control circuit 10 has a gate array section (not shown) consisting of a plurality of gates which are provided between the terminals 11 and 12 and whose opening/closing states can be arbitrarily set.
また13は第1の回路プロツク1と配線制御回路10間
の第1の配線、14は配線制御回路10と第2の回路プ
ロツク5間の第2の配線、15は結線を行なう場合配線
制御回路10に必要な結線パターン情報をゲート配列部
へ送るための配線制御信号の入力端子で、これは外部入
力に応じてゲート配列部の各ゲートの開閉状態を制御す
るゲートコントロール部の一部を構成するものである。
また第3図は第2図の配線制御回路10内の結線パター
ンの情報を処理するための処理装置の一例を示す。Further, 13 is a first wiring between the first circuit block 1 and the wiring control circuit 10, 14 is a second wiring between the wiring control circuit 10 and the second circuit block 5, and 15 is a wiring control circuit when wiring is to be performed. This is an input terminal for a wiring control signal to send the wiring pattern information necessary for 10 to the gate array section, and this constitutes a part of the gate control section that controls the opening/closing state of each gate in the gate array section according to external input. It is something to do.
Further, FIG. 3 shows an example of a processing device for processing information on a wiring pattern in the wiring control circuit 10 of FIG. 2. In FIG.
図において第2図と同一符号は同一部分を示し、21は
コマンド入力をするための入力装置、22は入カインタ
ーフエイス、23は中央処理装置、24はROM(Re
adOnlyMemOry)、25はRAM(Rand
OmAccessMemOry)、26は配線制御回路
インターフエイス部である。次に第2図の動作について
説明する。第2図のように、2つの回路ブーロツク1,
5の各端子間を任意に結線する場合、それらの回路プロ
ツク間に配線制御回路10を入れて各端子間をそれぞれ
接続する。配線制御回路10において一方の端子をCX
l,CX2,CX3,・・・,他方の端子Cy,,Cy
2,Cy3,・・・,とする。例えば第1の回路プロツ
ク1の各端子2−1,2−2,2−3・・・がそれぞれ
配線制御回路10の端子CXl,CX2,CX3,・・
・に配線されるとする。同様に配線制御回路10の他の
各端子Cyl,Cy2,Cy3,・・・も第2の回路プ
ロツク5の各端子4−1,4−2,4−3・・・に配線
されるとする。配線制御回路10の各端子11と12間
は配線制御信号の入力端子15より結線パターンに対応
した情報が送られて、ゲート接続がコントロールされる
。例えば、上記入力端子15を経て端子CXlとCyl
,CX2とCy2・・・のような結線パターンが与えら
れると、端子2−1と4−1,2−2と4−2のように
結線される。これらの結線を変更する場合、配線制御信
号の入力端子15より、変更したい結線パターン情報を
与えることにより、ゲート接続の変更ができる。In the figure, the same symbols as in FIG. 2 indicate the same parts, 21 is an input device for inputting commands, 22 is an input interface, 23 is a central processing unit, and 24 is a ROM
adOnlyMemOry), 25 is RAM (Rand
OmAccessMemOry), 26 is a wiring control circuit interface section. Next, the operation shown in FIG. 2 will be explained. As shown in Fig. 2, two circuit block 1,
5, the wiring control circuit 10 is inserted between these circuit blocks to connect each terminal. In the wiring control circuit 10, connect one terminal to CX
l, CX2, CX3,..., the other terminal Cy,, Cy
2, Cy3,... For example, the terminals 2-1, 2-2, 2-3, . . . of the first circuit block 1 are the terminals CXl, CX2, CX3, .
・Assume that it is wired to . Similarly, each of the other terminals Cyl, Cy2, Cy3, . . . of the wiring control circuit 10 is also wired to each terminal 4-1, 4-2, 4-3, . . . of the second circuit block 5. . Information corresponding to the wiring pattern is sent between each terminal 11 and 12 of the wiring control circuit 10 from the wiring control signal input terminal 15 to control the gate connection. For example, through the input terminal 15, the terminals CXl and Cyl
, CX2 and Cy2, . . . , terminals 2-1 and 4-1, and terminals 2-2 and 4-2 are connected. When changing these connections, the gate connections can be changed by supplying connection pattern information to be changed from the wiring control signal input terminal 15.
例えば、前述の結線パターンを端子CXlとCy2,C
X2とCylのように変更すると、端子2−1と4−2
,2−2と4−1のような結線に変更される。接続端子
が変わつても同様に接続変更が可能である。このような
配線接続がしばしば必要な場合は第3図に示すような計
算機装置を用いることによつてすぐに接続変更を行なう
ことができる。For example, if the above wiring pattern is connected to terminals CXl and Cy2,C
If you change X2 and Cyl, terminals 2-1 and 4-2
, 2-2 and 4-1. Even if the connection terminal is changed, the connection can be changed in the same way. If such wiring connections are frequently required, the connections can be quickly changed by using a computer device as shown in FIG.
またこのような計算機装置を用いず、回路プロツク1,
5間の配線接続のために配線制御回路10のみを使用す
る場合には、この配線制御回路10としてゲート配列部
のゲートの開閉パターンが不揮発性の形で書き込まれる
プログラマブルROMを用いることができる。そしてこ
の場合において上記のような接続変更を行なうためには
、EPROM(ErazarabIePrOgramm
ableReadOnlyMe一MOry)のように電
気的に書き換え可能な素子を用いればよく、該EPRO
Mの内容を紫外線消去によりすべて消去し、再び配線制
御信号の入力端子15を介して、ゲート配列部のゲート
の開閉状態が所望のパターンとなるよう書き込みを行な
えばよい。次に結線パターンの作成あるいは変更を計算
機装置を用いて行なうようにした第3図の動作について
説明する。Moreover, without using such a computer device, the circuit block 1,
When only the wiring control circuit 10 is used for the wiring connection between the wirings 5 and 5, a programmable ROM in which the gate opening/closing pattern of the gate array section is written in a non-volatile manner can be used as the wiring control circuit 10. In this case, in order to change the connection as described above, it is necessary to
It suffices to use an electrically rewritable element such as ``ableReadOnlyMe-MOry''.
All the contents of M may be erased by ultraviolet rays, and then writing may be performed again via the wiring control signal input terminal 15 so that the opening/closing states of the gates in the gate arrangement section become a desired pattern. Next, a description will be given of the operation shown in FIG. 3 in which a computer device is used to create or change a wiring pattern.
結線パターンに必要なコマンドおよびデータを入力装置
21から入力すると、入力インターフエース22を経て
ROM24に蓄えられているプログラムの処理手順に従
つてCPU23およびRAM25等によつてコマンドの
解析、データ処理が行なわれ、結線パターン情報のデー
タとしてゲート制御のインターフエース部26を介して
配線制御回路10に送られる。従つてこの結線パターン
情報により第1の回路プロツク1と第2の回路プロツク
5との結線を任意に指定することができる。この場合、
配線制御回路10のゲートパターン情報を一時記憶メモ
リの方式により記憶すれば、配線接続の変更をすぐに行
なうことができる。次に、第4図および第5図をもとに
ゲート配列部による結線の具体的な例を示す。When commands and data necessary for a wiring pattern are inputted from the input device 21, the commands are analyzed and data processed by the CPU 23, RAM 25, etc. according to the processing procedure of the program stored in the ROM 24 via the input interface 22. The data is sent to the wiring control circuit 10 via the gate control interface section 26 as wiring pattern information data. Therefore, the connection between the first circuit block 1 and the second circuit block 5 can be arbitrarily specified using this connection pattern information. in this case,
If the gate pattern information of the wiring control circuit 10 is stored using a temporary storage memory method, wiring connections can be changed immediately. Next, a specific example of connection by the gate arrangement section will be shown based on FIGS. 4 and 5.
第4図は配線制御回路の各端子群がそれぞれ3端子の場
合の例で、一方の端子をCXl,CX2,CX3,もう
一方の端子をCyl,Cy2,Cy3とする。FIG. 4 shows an example in which each terminal group of the wiring control circuit has three terminals, where one terminal is CX1, CX2, and CX3, and the other terminal is Cyl, Cy2, and Cy3.
またこのときのゲート配列のゲート番号をG1〜Q,と
する。第5図は結線コードテーブルの一例で、各ゲート
状態と端子間接続状態を示す。同図において、各ゲート
状態が611のとき端子間接続は導通の状態となつて、
関連の系路が結合される。また各ゲートが゛0”のとき
端子間接続は非導通で、関連の系路は結合されない。例
えば、ゲートG3,G5,G7力げ1″でその他のゲー
トカげO゛の場合、第4図において、端子CXlとCy
l,CX2とCy2,CX3とCy3のように各端子が
接続される。第3図においてこのような端子間の接続に
関するゲート状態のコードおよび端子接続の組み合せコ
ードを作成し、それらを第5図のような結線コードテー
ブルとしてRAM25にあるメモリ番地から順に蓄えて
おく。第3図の入力装置21から必要な接続データを指
定すると、その接続データがROM24のプログラムに
従つてCPU23で処理され、1つの組み合せコードと
して置き換えられる。そのコードをRAM25に予め蓄
えられた前記のようなメモリコードテーブルをサーチし
、一致するコードがあればそのコードに対応したゲート
状態のコードをRAM25の中からアクセスし、それら
のデータを配線制御のインターフエース部26を介して
配線制御回路10に送ることにより、必要な組み合せの
結線を与えることができる。以上の説明から明らかなよ
うに、このような回路の配線接続装置では、配線制御回
路を用いてプログラマブルに結線の変更を行なうことが
できる。Further, the gate numbers of the gate array at this time are assumed to be G1 to Q. FIG. 5 is an example of a connection code table, showing the state of each gate and the state of connection between terminals. In the figure, when each gate state is 611, the connection between the terminals is in a conductive state, and
Related paths are combined. Also, when each gate is ``0'', the connection between the terminals is non-conductive, and the related paths are not coupled.For example, if gates G3, G5, and G7 are 1'' and the other gates are 0'', as shown in Figure 4. , the terminals CXl and Cy
Each terminal is connected like 1, CX2 and Cy2, and CX3 and Cy3. In FIG. 3, gate state codes and terminal connection combination codes relating to connections between terminals are created and stored in the RAM 25 in order from memory addresses as a connection code table as shown in FIG. When necessary connection data is designated from the input device 21 in FIG. 3, the connection data is processed by the CPU 23 according to the program in the ROM 24 and replaced as one combination code. The code is searched in the memory code table previously stored in the RAM 25 as described above, and if a matching code is found, the gate state code corresponding to that code is accessed from the RAM 25, and those data are used for wiring control. By sending the signal to the wiring control circuit 10 via the interface section 26, a necessary combination of connections can be provided. As is clear from the above description, in such a circuit wiring connection device, wiring connections can be changed programmably using a wiring control circuit.
また、従来のようなハンダ付けの取りかえ等を必要とす
ることなく、結線変更は結線データの指定により行なう
ことができる。なお上記実施例では、1個の配線制御回
路で2つの回路プロツクを結線する場合の例を説明した
が、2つ以上の配線制御回路を用いて複数個の回路プロ
ツクの結線を行なうことも可能である。Further, wiring connections can be changed by specifying wiring data without requiring replacement of soldering as in the conventional case. In the above embodiment, an example was explained in which two circuit blocks are connected using one wiring control circuit, but it is also possible to connect a plurality of circuit blocks using two or more wiring control circuits. It is.
また、1つの配線制御回路でいくつかの回路プロツクを
結線することも可能である。また本発明は回路プロツク
素子間、プリント配線間の結線変更の他に、スイツチボ
ツクスの配線切換等を自動的に行なう場合にも、またテ
スト装置等の結線変更を行なう場合にも使用できる。It is also possible to connect several circuit blocks with one wiring control circuit. Furthermore, the present invention can be used not only to change the connections between circuit block elements and printed wiring, but also to automatically change the wiring of switchboxes, and to change the connections of test equipment.
以上のように、本発明によれば、配線制御回路を用いる
ことにより、複数の回路プロツクの端子間で任意に配線
変更が可能であり、一度変更仕様を満たすプログラムを
作成しておけば短時間に配線変更を行なうことができる
。また、仕様の異なる一連の回路装置を1つの基板に実
現することも可能となる。As described above, according to the present invention, by using a wiring control circuit, it is possible to arbitrarily change the wiring between the terminals of a plurality of circuit blocks, and once a program that satisfies the change specifications is created, it is possible to change the wiring in a short time. Wiring changes can be made to Furthermore, it is also possible to implement a series of circuit devices with different specifications on one board.
第1図は従来の回路の配線接続装置を示す構成図、第2
図は本発明の一実施例による回路の配線接続装置の構成
図、第3図は第2図の配線制御回路の結線パターンの情
報を処理するための処理装置の一例を示す図、第4図は
配線制御回路のゲート配列部の一例を示す図、第5図は
その例における接続端子と接続ゲートパターンの関係を
示す図である。
1・・・・・・第1の回路プロツク、2・・・・・・端
子、5・・・・・・第2の回路プロツク、4・・・・・
・端子、10・・・・・・配線制御回路、21〜26・
・・・・・計算機装置。Figure 1 is a configuration diagram showing a conventional circuit wiring connection device, Figure 2
3 is a block diagram of a circuit wiring connection device according to an embodiment of the present invention, FIG. 3 is a diagram showing an example of a processing device for processing information on the wiring pattern of the wiring control circuit of FIG. 2, and FIG. 5 is a diagram showing an example of a gate arrangement section of a wiring control circuit, and FIG. 5 is a diagram showing the relationship between connection terminals and connection gate patterns in the example. 1...First circuit block, 2...Terminal, 5...Second circuit block, 4...
・Terminal, 10...Wiring control circuit, 21-26・
...Computer equipment.
Claims (1)
1の回路ブロックの複数の端子とそれぞれ接続されるべ
き複数の端子を有する第2の回路ブロックと、複数の第
1の端子と複数の第2の端子との間にそれぞれ設けられ
た複数のゲートからなるゲート配列部と外部入力に応じ
てこのゲート配列部の各ゲートの開閉状態を制御するゲ
ートコントロール部とを有し複数の第1の端子が上記第
1の回路ブロックの複数の端子にそれぞれ接続され複数
の第2の端子が上記第2の回路ブロックの複数の端子に
それぞれ接続された配線制御回路とを備えたことを特徴
とする回路の配線接続装置。 2 上記配線制御回路を、そのゲート配列部の各ゲート
の開閉状態を上記ゲートコントロール部を介して任意に
設定できる書き換え可能な記憶装置としたことを特徴と
する特許請求の範囲第1項記載の回路の配線接続装置。 3 上記配線制御回路のゲート配列部の各ゲートの開閉
状態を制御するための可変的な結線パターン情報を上記
ゲートコントロール部に与える計算機装置をさらに備え
たことを特徴とする特許請求の範囲第1項記載の回路の
配線接続装置。[Claims] 1. A first circuit block having a plurality of terminals, a second circuit block having a plurality of terminals to be respectively connected to the plurality of terminals of the first circuit block, and a plurality of first circuit blocks. A gate array section consisting of a plurality of gates each provided between one terminal and a plurality of second terminals, and a gate control section that controls the opening/closing state of each gate of this gate array section according to an external input. a wiring control circuit having a plurality of first terminals connected to the plurality of terminals of the first circuit block, and a plurality of second terminals respectively connected to the plurality of terminals of the second circuit block; A circuit wiring connection device characterized by comprising: 2. The wiring control circuit according to claim 1, wherein the wiring control circuit is a rewritable memory device that can arbitrarily set the open/closed state of each gate in the gate array section through the gate control section. Circuit wiring connection device. 3. Claim 1, further comprising a computer device that provides the gate control section with variable connection pattern information for controlling the opening/closing state of each gate in the gate array section of the wiring control circuit. Wiring connection device for the circuit described in section.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55108537A JPS5938713B2 (en) | 1980-08-04 | 1980-08-04 | circuit wiring connection device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55108537A JPS5938713B2 (en) | 1980-08-04 | 1980-08-04 | circuit wiring connection device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5732582A JPS5732582A (en) | 1982-02-22 |
| JPS5938713B2 true JPS5938713B2 (en) | 1984-09-18 |
Family
ID=14487317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55108537A Expired JPS5938713B2 (en) | 1980-08-04 | 1980-08-04 | circuit wiring connection device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5938713B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6044984A (en) * | 1983-08-22 | 1985-03-11 | 富士通株式会社 | Circuit switching connector |
| JPS613686U (en) * | 1984-06-12 | 1986-01-10 | 工業技術院長 | Intermediate connector for DTE interface |
| US4689023A (en) * | 1985-08-27 | 1987-08-25 | The Superior Electric Company | Programmable electrical connector |
| ATE61697T1 (en) * | 1986-01-16 | 1991-03-15 | Bbc Brown Boveri & Cie | POWER OR MATCHING CIRCUIT. |
| JPH0225174U (en) * | 1988-08-04 | 1990-02-19 | ||
| JPH04106888A (en) * | 1990-08-24 | 1992-04-08 | Fujitsu Ltd | Doubleheader connector |
| JP2592759B2 (en) * | 1993-02-17 | 1997-03-19 | 日清紡績株式会社 | Distributor |
-
1980
- 1980-08-04 JP JP55108537A patent/JPS5938713B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5732582A (en) | 1982-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8339804B2 (en) | Programmable routing module | |
| EP0490511B1 (en) | Nonvolatile serially programmable devices | |
| US20020100010A1 (en) | Field programmable printed circuit board | |
| US5524232A (en) | Device for receiving and adapting a set of computer memory modules to a single computer memory module receiving socket | |
| JPS5938713B2 (en) | circuit wiring connection device | |
| CN110377556A (en) | The adaptive device and method of common calculation module and Heterogeneous Computing module based on Retimer | |
| US4050098A (en) | Self-addressing modules for programmable controller | |
| JPS6472228A (en) | Semiconductor file storage device | |
| JPH08221164A (en) | Trial manufacture supporting device, substrate for ic mounting, and bus device | |
| EP1337941A1 (en) | A prototyping system | |
| US20070195510A1 (en) | Configurable circuit board and fabrication method | |
| JPS58205870A (en) | Simulation apparatus of logic circuit | |
| JPS6112304B2 (en) | ||
| JPH0333927A (en) | Electronics | |
| JPS62291219A (en) | programmable circuit device | |
| US5533202A (en) | Apparatus using a binary coded decimal switch and a programmable logic array for selectively coupling terminals of a controller chip to data bus lines | |
| US20030156393A1 (en) | Primary functional circuit board suitable for use in verifying chip function by alternative manner | |
| US20060139900A1 (en) | Expansion card having improved circuit layout and a method for redefining terminal connections of the expansion card | |
| US5949984A (en) | Emulator system | |
| CN116010326A (en) | Signal control circuit and signal control method | |
| JPS62224836A (en) | Semiconductor integrated circuit device | |
| JPH09223036A (en) | Microcomputer unit for emulator | |
| JPS5842544B2 (en) | Memory card block selection device | |
| KR20010074296A (en) | Editable pcb function test system and method | |
| JPH07325733A (en) | Custom LSI with built-in microprocessor |