JPS5938744B2 - Pressure-electricity converter and its manufacturing method - Google Patents
Pressure-electricity converter and its manufacturing methodInfo
- Publication number
- JPS5938744B2 JPS5938744B2 JP51117645A JP11764576A JPS5938744B2 JP S5938744 B2 JPS5938744 B2 JP S5938744B2 JP 51117645 A JP51117645 A JP 51117645A JP 11764576 A JP11764576 A JP 11764576A JP S5938744 B2 JPS5938744 B2 JP S5938744B2
- Authority
- JP
- Japan
- Prior art keywords
- pressure
- layer
- sensitive element
- epitaxial layer
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Description
【発明の詳細な説明】
本発明は単結晶シリコン基板に拡散等により感圧素子を
配置したもので特にダイアフラムの均一性にすぐれた圧
カー電気変換装置およびその製造方法に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a pressure-carrying electrical transducer in which a pressure sensitive element is arranged on a single crystal silicon substrate by diffusion or the like, and in particular has an excellent diaphragm uniformity, and a method for manufacturing the same.
通常シリコン、ゲルマニウム等の半導体圧力検出素子に
おいては機械的応力を加える事によつてピエゾ抵抗効果
によりその抵抗値が変化する。Normally, when a mechanical stress is applied to a semiconductor pressure sensing element made of silicon, germanium, etc., its resistance value changes due to the piezoresistance effect.
このような物理的現象を利用して単結晶シリコン板より
なる圧カー電気変換装置では、半導体ダイアフラム土に
歪ゲージを拡散層等で形成し、ダイアフラムに加わる圧
力により歪ゲージを変形させ、ピエゾ抵抗効果による抵
抗値の変化を検出して圧力を測定している。この場合高
精度のものをバラツキの少くつくるためにはダイアフラ
ムの厚さを精度よくつくる事が重要である。しかし従来
ダイアフラムの受圧部を形成する場合、エッチング液の
温度、撹はん状態、エッチング液の組成の変化等により
エッチング速度が著しく変わるのでその正確な制御が必
要であるばかりでなく、ダイアフラムの厚さを測定して
はエッチングを繰返している。この圧カー電気変換装置
の特性の均一化をおこなうためにはダイアフラムの厚さ
が非常に重要な因子をなす。しかし上述のような従来の
方法ではダイアフラムの厚さと平行度を精度よく制御す
る事は極めて困難であり、その結果歩留りは悪く コス
トアップの原因となつている。 又、拡散の問題、感度
特性土の問題から通常N型シリコン基板にP型拡散抵抗
ゲージを形成して素子を作製しているが、水中等での圧
力を測定する場合N型シリコン基板がグランド電位にな
らないように装置自体を分離する必要がありコストアッ
プになるばかりか特性面で低下の原因となつている。Utilizing this physical phenomenon, in a piezoelectric converter made of a single crystal silicon plate, a strain gauge is formed on the semiconductor diaphragm using a diffusion layer, etc., and the strain gauge is deformed by the pressure applied to the diaphragm, and a piezoresistor is created. Pressure is measured by detecting changes in resistance due to effects. In this case, in order to manufacture a highly accurate product with little variation, it is important to precisely manufacture the thickness of the diaphragm. However, when conventionally forming the pressure-receiving part of a diaphragm, the etching rate changes significantly depending on the temperature of the etching solution, stirring conditions, changes in the composition of the etching solution, etc., so accurate control is not only necessary, but also the thickness of the diaphragm. The etching process is repeated after measuring the thickness. The thickness of the diaphragm is a very important factor in making the characteristics of this piezoelectric converter device uniform. However, with the conventional methods described above, it is extremely difficult to accurately control the thickness and parallelism of the diaphragm, resulting in poor yields and increased costs. Also, due to diffusion issues and sensitivity characteristics, elements are usually fabricated by forming a P-type diffusion resistance gauge on an N-type silicon substrate, but when measuring pressure in water etc., the N-type silicon substrate is used as a ground. It is necessary to separate the device itself so that it does not become a potential, which not only increases cost but also causes deterioration in characteristics.
本発明は上記欠点に鑑みてなされたもので、半導体ダ
イアフラムの平行度を精度よく制御し、又各チップ間の
ダイアフラム厚を均一にして特性のバラツキを小さくす
る圧カー電気変換装置およびその製造方法を提供するこ
とを目的とするものである。The present invention has been made in view of the above-mentioned drawbacks, and includes a piezoelectric converter and a method for manufacturing the same, which control the parallelism of a semiconductor diaphragm with high accuracy, and reduce variations in characteristics by making the diaphragm thickness uniform between each chip. The purpose is to provide the following.
次に、本発明をよりよく理解するために図に示す一実
施例を用いて具体的に説明する。Next, in order to better understand the present invention, the present invention will be specifically explained using an example shown in the drawings.
第1図はN型又はP型の特定の方向をもつた結晶面で例
えば(110)面の単結晶シリコン基板1の一主面をな
す片側表面に熱酸化膜2を形成したものである。引続き
第2図は熱酸化膜2の形成されていない反対側の主面に
、後工程でのアルカリエッチングを停止させるためにP
型不純物としてボロンを、不純物濃度5×1019個/
cit以上で予定の領域に拡散した不純物層3を形成し
たものを示す。続いて基板1の不純物層3の表面にN型
単結晶シリコン層4をエピタキシャル成長させたものを
第3図に示す。このシリコン層4の膜厚は圧カー電気変
換装置の圧力測定範囲により任意に選択する事が可能で
ある。たとえば1気圧測定用のものとしてはダイアフラ
ム径3ERのものに対しては50μ程度が最適である。
又第3図にはダイアフラム形成用のエッチングマスクと
しての熱酸化膜2を予定の領域だけ開孔したものも示し
てある。ここで周知の方法である水酸化カリウム等の選
択的エッチング液を使用してダイアフラム形成用のエツ
チン 。グをおこなう。この時熱酸化膜2は水酸化カリ
ウム溶液に対してのマスクとして働く。エッチングはこ
の熱酸化膜2の除去してある部分において順次進行して
いくが、ボロンが5×1019個/d以土含まれている
単結晶シリコンはエッチング速度 ・がほぼゼロである
ので、不純物層3に到達するとエッチングは自動的に停
止し、不純物層3とエピタキシャル成長させたN型単結
晶シリコン層4による厚さでもつてダイアフラムは形成
される。この際結晶の面方位に対して異方性のエッチン
グ液であるので、ダイアフラムとダイアフラム支持体の
境界部を略直線的(鋭角的)に明確にすることができる
。このようにして形成されたダイアフラム6とダイアフ
ラム支持体Tを第4図に示す。5はシリコン層4土に形
成される酸化膜である。FIG. 1 shows a structure in which a thermal oxide film 2 is formed on one main surface of a single crystal silicon substrate 1, which is an N-type or P-type crystal plane having a specific direction, for example, a (110) plane. Continuing on, Fig. 2 shows that P is applied to the opposite main surface on which the thermal oxide film 2 is not formed in order to stop alkaline etching in the later process.
Boron is used as a type impurity, and the impurity concentration is 5 x 1019 pieces/
This shows that an impurity layer 3 is formed in a predetermined region with a concentration of more than .cit. Next, an N-type single crystal silicon layer 4 is epitaxially grown on the surface of the impurity layer 3 of the substrate 1, as shown in FIG. The thickness of this silicon layer 4 can be arbitrarily selected depending on the pressure measurement range of the pressure converter. For example, for a diaphragm with a diameter of 3ER for measuring 1 atm, a diameter of about 50μ is optimal.
Also shown in FIG. 3 is a thermal oxide film 2, which is used as an etching mask for forming a diaphragm, and has holes opened only in predetermined areas. Here, etching for diaphragm formation using a selective etching solution such as potassium hydroxide is a well known method. Perform the following. At this time, the thermal oxide film 2 acts as a mask against the potassium hydroxide solution. Etching progresses sequentially in the removed portions of the thermal oxide film 2, but since the etching rate of single-crystal silicon containing 5 x 1019 or more boron atoms is almost zero, impurities When layer 3 is reached, the etching is automatically stopped, and a diaphragm is formed with a thickness equal to that of impurity layer 3 and epitaxially grown N-type single crystal silicon layer 4. At this time, since the etching solution is anisotropic with respect to the plane orientation of the crystal, the boundary between the diaphragm and the diaphragm support can be defined approximately linearly (at an acute angle). The diaphragm 6 and diaphragm support T formed in this manner are shown in FIG. 5 is an oxide film formed on the silicon layer 4.
引続きP型不純物で拡散をおこない素子部の電気的分離
をおこなうためのアイソレーシヨン層8を形成したもの
を第5図に示す。感圧素子として作用する歪ゲージをな
すP型拡散層9を形成し、電極10の形成をアルミニウ
ムでおこなつた状態の圧カー電気変換装置を第6図に示
す。第T図は第6図に示す装置の平面図である。なお本
実施例においてはダイアフラム6とダイアフラム支持体
Tを形成した後、感圧素子部9を形成したが、これとは
逆の工程でおこなつてもよい。又感圧素子部9の電気的
分離をおこなう為のアイソレーシヨン層8は、第6図に
おける半導体側面のPN接合形成部の部分にアルカリエ
ッチング処理をおこなう事により、N型単結晶シリコン
層4と不純物層3との側壁部分間の絶縁性を良好にすれ
ば、省略する事も可能である。さらに土述の実施例では
歪ゲージとしてP形拡散層9を設けたが、歪ゲージを設
けず他の歪検出素子を用いてシリコンよりなるダイアフ
ラムの歪変形を検出するようにしてもよい事は当然であ
る。 以土述べたように本発明においては、単結晶シリ
コン基板内に予めエッチングに対する所定の停止部とな
る不純物層を形成し、この領域までシリコン基板をエッ
チングするようにしているためダイアフラムの厚さ及び
平行度は不純物層とエピタキシャル成長層による厚さで
もつてのみ決定され、その制御はきわめて容易であるば
かりでなく、目的とする所定のダイアフラムの厚さに達
するとエッチングは自動的に停止するので特性のそろつ
た圧カー電気変換装置を多数製造する事が可能である。FIG. 5 shows a structure in which the P-type impurity is subsequently diffused to form an isolation layer 8 for electrically isolating the element portion. FIG. 6 shows a piezoelectric transducer in which a P-type diffusion layer 9 serving as a strain gauge acting as a pressure-sensitive element is formed, and an electrode 10 is formed of aluminum. FIG. T is a plan view of the apparatus shown in FIG. 6. In this embodiment, the pressure sensitive element portion 9 was formed after forming the diaphragm 6 and the diaphragm support T, but the steps may be reversed. In addition, the isolation layer 8 for electrically isolating the pressure sensitive element portion 9 is formed by performing alkali etching treatment on the PN junction formation portion on the side surface of the semiconductor in FIG. If the insulation between the sidewall portion and the impurity layer 3 is improved, it can be omitted. Furthermore, in the embodiment described above, the P-type diffusion layer 9 was provided as a strain gauge, but it is also possible to detect the strain deformation of the diaphragm made of silicon by using another strain detection element without providing the strain gauge. Of course. As described above, in the present invention, an impurity layer is formed in advance in a single crystal silicon substrate to serve as a predetermined stop for etching, and the silicon substrate is etched to this region, so that the thickness of the diaphragm and Parallelism is determined only by the thickness of the impurity layer and the epitaxially grown layer, and it is not only extremely easy to control, but also because etching automatically stops when the desired diaphragm thickness is reached. It is possible to manufacture a large number of complete piezoelectric converters.
又その際シリコン基板の結晶の面方位に対して異方性の
エッチング液を使用していることにより、ダイアフラム
部とダイアフラム支持体の境界部を曲続的でなく直線的
にして明確に形成でき圧力により発生する応力を有効に
利用できる。 さらに、従来水中等での圧力を測定する
場合ダイアフラムのシリコン基板が直接水に接触しない
ように装置自体を分離する必要がありコストアツプ、特
性の低下になつているが、本発明によればアイソレーシ
ヨン層によるPN接合により電気的分離が完全におこな
われ、直接シリコンダイアフラムに圧力を加える事が出
来るので応答性の低下、特性の低下はなく、装置自体の
簡略化もおこなわれる。このように特性のそろつた高精
度で電気的分離がおこなわれた圧カー電気変換装置を多
数提供できるという優れた効果がある。In addition, by using an etching solution that is anisotropic with respect to the plane orientation of the crystal of the silicon substrate, the boundary between the diaphragm and the diaphragm support can be clearly formed as a straight line rather than a curved one. Stress generated by pressure can be used effectively. Furthermore, conventionally, when measuring pressure in water, etc., it is necessary to separate the device itself so that the silicon substrate of the diaphragm does not come into direct contact with water, which increases costs and reduces characteristics.However, according to the present invention, the isolator Electrical isolation is completely achieved by the PN junction formed by the silicon diaphragm, and pressure can be applied directly to the silicon diaphragm, so there is no decrease in response or characteristics, and the device itself can be simplified. As described above, it is possible to provide a large number of pressure car electrical converters with uniform characteristics and electrical isolation performed with high precision, which is an excellent effect.
第1図乃至第6図は本発明になる圧カー電気変換装置お
よびその製造方法の一実施例の説明に用いるための工程
図であり、第7図は第6図の装置の平面図である。
1 ・・・・・・N型単結晶シリコン基板、3・・・・
・・P型不純物層であるボロン高濃度不純物層、4・・
・・・・N型エピタキシャル層、8・・・・・・P型ア
イソレーシヨン層、9 ・・・・・・感圧素子をなすP
型拡散層(歪ゲージ)。1 to 6 are process diagrams used to explain an embodiment of the pressure car electric converter and method for manufacturing the same according to the present invention, and FIG. 7 is a plan view of the device shown in FIG. 6. . 1... N-type single crystal silicon substrate, 3...
... P-type impurity layer, high concentration boron impurity layer, 4...
...N-type epitaxial layer, 8...P-type isolation layer, 9 ...P forming a pressure-sensitive element
Type diffusion layer (strain gauge).
Claims (1)
物濃度が所定値以上の不純物層と、該不純物層上に形成
された所定の厚さをもつエピタキシャル層と、該エピタ
キシャル層の受圧領域に相当する所定位置に配設された
感圧素子と、前記シリコン基板の他主面の前記受圧領域
に相当する部分に前記シリコン基板の結晶の両方位に対
して異方性のエッチング液を作用させ、前記不純物層ま
でエッチングをして形成したダイアフラム部とを備える
ことを特徴とする圧力−電気変換装置。 2 単結晶シリコン基板の一主面に形成されたP型不純
物濃度が所定値以上の不純物層と、該不純物層上に形成
された所定の厚さをもつエピタキシャル層と、該エピタ
キシャル層の受圧領域に相当する所定位置に配設された
感圧素子と、前記シリコン基板の他主面の前記受圧領域
に相当する部分に前記シリコン基板の結晶の両方位に対
して異方性のエッチング液を作用させ、前記不純物層ま
でエッチングをして形成したダイアフラム部と、前記エ
ピタキシャル層における前記感圧素子の周辺にP型不純
物を前記不純物層まで達するように拡散形成したアイソ
レーシヨン層を設けたことを特徴とする圧力−電気変換
装置。 3 単結晶シリコン基板の一主面にエッチングを停止さ
せるための不純物層を形成する工程と、該不純物層上に
所定の厚さをもつエピタキシャル層を形成する工程と、
該エピタキシャル層の受圧領域に相当する所定位置に感
圧素子を配設する工程と、前記シリコン基板の他主面の
前記受圧領域に相当する部分に前記シリコン基板の結晶
の面方位に対して異方性のエッチング液を作用させて前
記不純物層までエッチングしてダイアフラム部を形成す
る工程とを有することを特徴とする圧力−電気変換装置
の製造方法。[Scope of Claims] 1. An impurity layer having a P-type impurity concentration of a predetermined value or more formed on one main surface of a single crystal silicon substrate, and an epitaxial layer having a predetermined thickness formed on the impurity layer; A pressure sensitive element disposed at a predetermined position corresponding to the pressure receiving region of the epitaxial layer, and a pressure sensitive element disposed at a predetermined position corresponding to the pressure receiving region of the epitaxial layer; and a diaphragm portion formed by etching down to the impurity layer using a chemical etching solution. 2. An impurity layer with a P-type impurity concentration of a predetermined value or more formed on one main surface of a single crystal silicon substrate, an epitaxial layer with a predetermined thickness formed on the impurity layer, and a pressure receiving region of the epitaxial layer. An anisotropic etching solution is applied to both crystal orientations of the silicon substrate on a pressure-sensitive element disposed at a predetermined position corresponding to the pressure-sensitive element and on a portion of the other main surface of the silicon substrate corresponding to the pressure-receiving region. and a diaphragm portion formed by etching up to the impurity layer, and an isolation layer in which a P-type impurity is diffused and formed around the pressure sensitive element in the epitaxial layer so as to reach the impurity layer. Characteristic pressure-electricity conversion device. 3. A step of forming an impurity layer on one main surface of a single crystal silicon substrate to stop etching, and a step of forming an epitaxial layer with a predetermined thickness on the impurity layer.
a step of arranging a pressure-sensitive element at a predetermined position corresponding to the pressure-receiving region of the epitaxial layer; and a step of disposing a pressure-sensitive element at a predetermined position corresponding to the pressure-receiving region of the epitaxial layer; A method of manufacturing a pressure-to-electricity converter, comprising the step of etching down to the impurity layer by applying a directional etching solution to form a diaphragm portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51117645A JPS5938744B2 (en) | 1976-09-29 | 1976-09-29 | Pressure-electricity converter and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51117645A JPS5938744B2 (en) | 1976-09-29 | 1976-09-29 | Pressure-electricity converter and its manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5342579A JPS5342579A (en) | 1978-04-18 |
| JPS5938744B2 true JPS5938744B2 (en) | 1984-09-19 |
Family
ID=14716804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51117645A Expired JPS5938744B2 (en) | 1976-09-29 | 1976-09-29 | Pressure-electricity converter and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5938744B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5878471A (en) * | 1981-11-04 | 1983-05-12 | Mitsubishi Electric Corp | Detecting device for semiconductor pressure |
| JPS5878470A (en) * | 1981-11-04 | 1983-05-12 | Mitsubishi Electric Corp | Detecting device for semiconductor pressure |
| JPS59119872A (en) * | 1982-12-27 | 1984-07-11 | Fujikura Ltd | Forming method of diaphragm of semiconductor pressure sensor |
| JP3506932B2 (en) * | 1998-12-09 | 2004-03-15 | 株式会社山武 | Semiconductor pressure sensor and method of manufacturing the same |
-
1976
- 1976-09-29 JP JP51117645A patent/JPS5938744B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5342579A (en) | 1978-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4553436A (en) | Silicon accelerometer | |
| KR100265876B1 (en) | Method of making high sensitivity micro-machined pressure sensors and acoustic transducers | |
| US4071838A (en) | Solid state force transducer and method of making same | |
| US4783237A (en) | Solid state transducer and method of making same | |
| JPS59136977A (en) | Pressure sensitive semiconductor device and manufacture thereof | |
| JP3489309B2 (en) | Method for manufacturing semiconductor dynamic quantity sensor and anisotropic etching mask | |
| WO2017028466A1 (en) | Mems strain gauge chip and manufacturing process therefor | |
| US4592238A (en) | Laser-recrystallized diaphragm pressure sensor and method of making | |
| JPH0567073B2 (en) | ||
| US3820401A (en) | Piezoresistive bridge transducer | |
| JP2000171318A (en) | Semiconductor pressure sensor and method of manufacturing the same | |
| US5172205A (en) | Piezoresistive semiconductor device suitable for use in a pressure sensor | |
| JP2508070B2 (en) | Pressure detecting element and manufacturing method thereof | |
| US3848329A (en) | Method for producing a semiconductor strain sensitive element of an electromechanical semiconductor transducer | |
| JPS5938744B2 (en) | Pressure-electricity converter and its manufacturing method | |
| JPS6142968A (en) | Pressure-electricity converter and manufacture thereof | |
| JP2696894B2 (en) | Semiconductor pressure sensor | |
| JPH0554709B2 (en) | ||
| JPS63308390A (en) | Manufacture of semiconductor pressure sensor | |
| JPH0554708B2 (en) | ||
| JPH0510830B2 (en) | ||
| JP2905902B2 (en) | Semiconductor pressure gauge and method of manufacturing the same | |
| JPH0533018Y2 (en) | ||
| CN110589755A (en) | A double-sided self-aligned etched silicon cantilever array thermoelectric transducer embedded with polysilicon resistors | |
| JPH0337534A (en) | Semiconductor strain detecting apparatus |