JPS5939941B2 - デジタルデ−タ交換方式における通し接続の検査方法 - Google Patents
デジタルデ−タ交換方式における通し接続の検査方法Info
- Publication number
- JPS5939941B2 JPS5939941B2 JP50095971A JP9597175A JPS5939941B2 JP S5939941 B2 JPS5939941 B2 JP S5939941B2 JP 50095971 A JP50095971 A JP 50095971A JP 9597175 A JP9597175 A JP 9597175A JP S5939941 B2 JPS5939941 B2 JP S5939941B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- switching
- input
- connection
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Sub-Exchange Stations And Push- Button Telephones (AREA)
- Remote Monitoring And Control Of Power-Distribution Networks (AREA)
Description
【発明の詳細な説明】
この発明はデジタルデータ方式にそして一層特にデジタ
ルデータ交換方式例えばデジタル電話方式における通し
接続の検査方法に関するものである。
ルデータ交換方式例えばデジタル電話方式における通し
接続の検査方法に関するものである。
この明細書において、用語゛゜通し接続’’は一般に交
換装置のある入力からある出力ヘの接続を意味し、上記
入力または出力を含む他の接続は存在しない。
換装置のある入力からある出力ヘの接続を意味し、上記
入力または出力を含む他の接続は存在しない。
当然、この定義は簡単化のため会議呼出または扱者接続
に関連した特殊な接続を省略する。これらの場合の違い
は、多数の出力がある入力に接続されなければならない
ことにある。しかしながら、この発明の精神および範囲
はこの種の接続も包含する。アナログ電話方式において
、交換装置を通して電流を送りそしてそれが所望の場所
で受けられることを検査することによつて、接続の確立
された後すぐに通し接続の検査を行なうことは公知であ
る。
に関連した特殊な接続を省略する。これらの場合の違い
は、多数の出力がある入力に接続されなければならない
ことにある。しかしながら、この発明の精神および範囲
はこの種の接続も包含する。アナログ電話方式において
、交換装置を通して電流を送りそしてそれが所望の場所
で受けられることを検査することによつて、接続の確立
された後すぐに通し接続の検査を行なうことは公知であ
る。
明らかに、接続の確立時に交換方式を通して特殊なコー
ドを送りそしてこのコードまたはコード語が所望の出力
で受けられたことを検査することはできても、同様にし
てデジタル方式を通して電流を送ることは不可能である
。しかしながら、比較的複雑な付加的回路が特殊なコー
ドを発生し検出しそしてなされた接続の状態を中央制御
装置に知らせることを伴なう。さらに、本質的に試験処
理およびデータ伝送を時間的に分離する必要があるかま
たはあるビット組合せが選択されたコード語に指定され
従つて情報搬送データ流に現われるのを阻止されること
を意味している特別なコード制限を導入する必要がある
。この発明の目的は、複雑な特別の回路を用いないでデ
ジタルデータ交換装置における通し接続の検査方法を提
供することにある。
ドを送りそしてこのコードまたはコード語が所望の出力
で受けられたことを検査することはできても、同様にし
てデジタル方式を通して電流を送ることは不可能である
。しかしながら、比較的複雑な付加的回路が特殊なコー
ドを発生し検出しそしてなされた接続の状態を中央制御
装置に知らせることを伴なう。さらに、本質的に試験処
理およびデータ伝送を時間的に分離する必要があるかま
たはあるビット組合せが選択されたコード語に指定され
従つて情報搬送データ流に現われるのを阻止されること
を意味している特別なコード制限を導入する必要がある
。この発明の目的は、複雑な特別の回路を用いないでデ
ジタルデータ交換装置における通し接続の検査方法を提
供することにある。
この発明による方法は、交換装置の入力とある出力との
間の接続を設定するため全ての測定を行なつた後交換装
置に入るデジタルビツト流に制御のもとで間違つた奇偶
検査ビツトを故意に導入し、上記間違つた奇偶検査ビツ
トに対して上記出力を検査し、そして上記検査の結果に
関する情報を制御装置へ伝送して間違つたままは正しい
接続の設定を表示することを特徴としている。
間の接続を設定するため全ての測定を行なつた後交換装
置に入るデジタルビツト流に制御のもとで間違つた奇偶
検査ビツトを故意に導入し、上記間違つた奇偶検査ビツ
トに対して上記出力を検査し、そして上記検査の結果に
関する情報を制御装置へ伝送して間違つたままは正しい
接続の設定を表示することを特徴としている。
データが普通の仕方で誤り検出をできるように少なくと
も交換装置を通しての伝送中奇偶検査ビツトを備えてい
るとすると、この発明による方法を実施するために必要
な特別の回路の範囲(規模)は非常に小さい。
も交換装置を通しての伝送中奇偶検査ビツトを備えてい
るとすると、この発明による方法を実施するために必要
な特別の回路の範囲(規模)は非常に小さい。
もし奇偶検査ビツト発生器と奇偶検査ビツト検出器をそ
れぞれ制御するため間違つた奇偶検査ビツトの故意の導
入を利用する方法がすでに交換装置において用いられて
いれば、この発明を利用するために交換装置に特別の回
路は全く必要でない。この発明の利用がデータに影響を
与えないという事実によれば、試験の完了する前、例え
ば1ms前にトラヒツクを開始できる。
れぞれ制御するため間違つた奇偶検査ビツトの故意の導
入を利用する方法がすでに交換装置において用いられて
いれば、この発明を利用するために交換装置に特別の回
路は全く必要でない。この発明の利用がデータに影響を
与えないという事実によれば、試験の完了する前、例え
ば1ms前にトラヒツクを開始できる。
このことは、早い通し接続が特に望まれるある型式のデ
ータトラヒツクにおいて非常に重要である。さらにトラ
ヒツク伝送中の任意の時間に検査を行なうことができ、
このことは管理および診断のために非常に価値ある。し
かしながら、これはコード制限なしに作動する従来の方
式では可能ではない。特殊なコード語を用いコード制限
なしに作動する方式と比較してこの発明による制御方法
では、多重接続すなわち一つの入力と所望の一つの出力
以外の複数の出力との間の接続の検出によつて非常に大
きな範囲が得られる。もし特殊なコード語が予期しない
出力に現われるとすれば、コード制限なしに特殊なコー
ド語が特に普通のデータに現われ得るのでこれを直ちに
多重接続とみなすことはできない。この発明を一断良く
理解できるようにするため以下一実施例について詳しく
説明する。この実施例はTST(タイム・スペース・タ
イム)型のPCM交換装置すなわち、三つの交換階てい
を備え、最初と最後の交換階ていがタイム階ていであり
、中間の交換階ていがスペース階ていである交換装置に
関するものである。このような交換装置は例えば刊行物
″E!EctrischesNachrichtenw
e−Sen″VOL.38▲1,1963に記載されて
いる。図面において、点線枠内には交換装置の基本装置
すなわちタイム交換階てい1,3と中間スペース交換階
てい2と中央制御装置31とを示す。
ータトラヒツクにおいて非常に重要である。さらにトラ
ヒツク伝送中の任意の時間に検査を行なうことができ、
このことは管理および診断のために非常に価値ある。し
かしながら、これはコード制限なしに作動する従来の方
式では可能ではない。特殊なコード語を用いコード制限
なしに作動する方式と比較してこの発明による制御方法
では、多重接続すなわち一つの入力と所望の一つの出力
以外の複数の出力との間の接続の検出によつて非常に大
きな範囲が得られる。もし特殊なコード語が予期しない
出力に現われるとすれば、コード制限なしに特殊なコー
ド語が特に普通のデータに現われ得るのでこれを直ちに
多重接続とみなすことはできない。この発明を一断良く
理解できるようにするため以下一実施例について詳しく
説明する。この実施例はTST(タイム・スペース・タ
イム)型のPCM交換装置すなわち、三つの交換階てい
を備え、最初と最後の交換階ていがタイム階ていであり
、中間の交換階ていがスペース階ていである交換装置に
関するものである。このような交換装置は例えば刊行物
″E!EctrischesNachrichtenw
e−Sen″VOL.38▲1,1963に記載されて
いる。図面において、点線枠内には交換装置の基本装置
すなわちタイム交換階てい1,3と中間スペース交換階
てい2と中央制御装置31とを示す。
簡単にするため、図面において左から右へ向う一方向の
伝送を考えることにする。交換装置の入力側には多数の
電話回線が接続される。
伝送を考えることにする。交換装置の入力側には多数の
電話回線が接続される。
これらの回線は従来の方法で、各々30回線から成る多
数の群の内の一つすなわち、中継交換中継線4を通つて
交換装置のタイム交換階てい1に接続される群nについ
て考える。中継交換線4はこの群の加入者線からのアナ
ログ通話信号を搬送する。交換装置の出力は同様にして
多数の電話回線に接続され、ここでは中継交換中継線3
0を通つて交換装置のタイム交換階てい3に接続される
群mについて考える。以下の説明では所与情報により、
群nのどの回線が群mの一回線に接続されるかを決定す
るものとする。二つのPCM終端装置5,29を取り巻
くデジタル交換装置とアナログ装置との間にはインタフ
エース装置が用いられる。
数の群の内の一つすなわち、中継交換中継線4を通つて
交換装置のタイム交換階てい1に接続される群nについ
て考える。中継交換線4はこの群の加入者線からのアナ
ログ通話信号を搬送する。交換装置の出力は同様にして
多数の電話回線に接続され、ここでは中継交換中継線3
0を通つて交換装置のタイム交換階てい3に接続される
群mについて考える。以下の説明では所与情報により、
群nのどの回線が群mの一回線に接続されるかを決定す
るものとする。二つのPCM終端装置5,29を取り巻
くデジタル交換装置とアナログ装置との間にはインタフ
エース装置が用いられる。
入力側において、PCM終端装置5は群nに関連した回
線からのアナログ通話信号を対応したデジタルPCM信
号に変換する。これらの信号は各回線と関連した通話路
アドレスと共に導体6を通つて直列並列変換器・奇偶検
査ビツト発生器7へ直列に供給される。導体6において
各回線はその通話標本によつて各PCMフレームにおい
て利用できる32個のタイムスロツトの確定した一つを
占める。二つの回線間の接続は、一つの8ビツト通話標
本と奇偶検査ビツトとを、接続の持続時間で決定される
数のPCMフレーム(各々125us)における確定し
たタイムスロツトにおいて入力側から出力側へ伝送する
ことから成る。
線からのアナログ通話信号を対応したデジタルPCM信
号に変換する。これらの信号は各回線と関連した通話路
アドレスと共に導体6を通つて直列並列変換器・奇偶検
査ビツト発生器7へ直列に供給される。導体6において
各回線はその通話標本によつて各PCMフレームにおい
て利用できる32個のタイムスロツトの確定した一つを
占める。二つの回線間の接続は、一つの8ビツト通話標
本と奇偶検査ビツトとを、接続の持続時間で決定される
数のPCMフレーム(各々125us)における確定し
たタイムスロツトにおいて入力側から出力側へ伝送する
ことから成る。
発生器rによつて各通話標本に加えられた奇偶検査ビツ
トによつて、通話標本が変化せずに交換階ていを通過す
ることを保証する検査が行なわれ得る。このような内部
奇偶検査ビツトの利用はこの技術においては公知である
。各入通話標本に対する奇偶検査ビツトを発生する他に
、発生器7はデータを並列形態に変換する。
トによつて、通話標本が変化せずに交換階ていを通過す
ることを保証する検査が行なわれ得る。このような内部
奇偶検査ビツトの利用はこの技術においては公知である
。各入通話標本に対する奇偶検査ビツトを発生する他に
、発生器7はデータを並列形態に変換する。
発生器7の二つの出力9,10にはデータと奇偶検査ビ
ツトおよび関連した通話路アドレスがそれぞれ現われる
。出力9はセレクタ12の入力に接続される。このセレ
クタ12の出力はRAM記憶装置11に接続され、RA
M記憶装置11は、各各一つの通話標本と奇偶検査ビツ
トの記憶容量をもつ32個の記憶区域を備えている。こ
の記憶装置における書込みは上記セレクタの制御入力に
接続された出力10の通話路アドレスによつて制御され
る。記憶装置11にはまた読取装置13が接続される。
ツトおよび関連した通話路アドレスがそれぞれ現われる
。出力9はセレクタ12の入力に接続される。このセレ
クタ12の出力はRAM記憶装置11に接続され、RA
M記憶装置11は、各各一つの通話標本と奇偶検査ビツ
トの記憶容量をもつ32個の記憶区域を備えている。こ
の記憶装置における書込みは上記セレクタの制御入力に
接続された出力10の通話路アドレスによつて制御され
る。記憶装置11にはまた読取装置13が接続される。
この読取装置13は時間制御記憶装置34の出力14に
おける通話路アドレスによつて制御され、上記時間制御
記憶装置34はアドレスされた記憶セルから内容すなわ
ち一つの通話標本と奇偶検査ビツトを読取ることができ
る。このようにして得られた情報は群nと関連した母線
15を通つてスペース交換階てい2のスペース交さ点接
続フイールド17へ供給される。この交さ点接続フイー
ルド17において、入母線は、各々出母線と関連した記
憶装置38のような多数のRAM型スペース制御記憶装
置の出力18からの情報の制御のもとで出母線に接続さ
れ得る。図面において、群mと関連した出母線16は関
連したスペース制御記憶装置38と共に示されている。
タイム交換階てい1における状態と全く対照的に、母線
16は記憶装置11と同じ種類のRAM記憶装置19の
書込み装置20に接続される。
おける通話路アドレスによつて制御され、上記時間制御
記憶装置34はアドレスされた記憶セルから内容すなわ
ち一つの通話標本と奇偶検査ビツトを読取ることができ
る。このようにして得られた情報は群nと関連した母線
15を通つてスペース交換階てい2のスペース交さ点接
続フイールド17へ供給される。この交さ点接続フイー
ルド17において、入母線は、各々出母線と関連した記
憶装置38のような多数のRAM型スペース制御記憶装
置の出力18からの情報の制御のもとで出母線に接続さ
れ得る。図面において、群mと関連した出母線16は関
連したスペース制御記憶装置38と共に示されている。
タイム交換階てい1における状態と全く対照的に、母線
16は記憶装置11と同じ種類のRAM記憶装置19の
書込み装置20に接続される。
この書込み装置20はタイム交換階てい1における記憶
装置34に対応した時間制御記憶装置41の出力22に
おける通話路アドレスによつて制御される。記憶装置1
9からの読取り用の読取装置21はカウンタ24によつ
て制御され、そして得られた情報すなわち通話標本と奇
偶検査ビツトをコネクタ25へ並列形態で供給する。そ
の後この情報は変換器26において並列・直列変換され
、上記変換器26はまた通話標本の奇偶検査制御を行な
う。通話標本はコネクタ28を通つてPCM終端装置2
9へ直列形態で送られ、PCM終端装置29は入力側の
終端装置とは逆にデジタル情報をアナログ形態に変換す
る。二つの加入者線例えば群nの回線番号aの加入者線
と群mの回線番号bの加入者線との接続は次のようにし
て実施される。
装置34に対応した時間制御記憶装置41の出力22に
おける通話路アドレスによつて制御される。記憶装置1
9からの読取り用の読取装置21はカウンタ24によつ
て制御され、そして得られた情報すなわち通話標本と奇
偶検査ビツトをコネクタ25へ並列形態で供給する。そ
の後この情報は変換器26において並列・直列変換され
、上記変換器26はまた通話標本の奇偶検査制御を行な
う。通話標本はコネクタ28を通つてPCM終端装置2
9へ直列形態で送られ、PCM終端装置29は入力側の
終端装置とは逆にデジタル情報をアナログ形態に変換す
る。二つの加入者線例えば群nの回線番号aの加入者線
と群mの回線番号bの加入者線との接続は次のようにし
て実施される。
回線aはPCM終端装置5によつてコネクタ6において
タイムスロツトaを割り当てられる。
タイムスロツトaを割り当てられる。
通話路アドレスaは、加入者線aから通話標本が発生器
7の出力9へ供給されると同時に出力10へ送られる。
それで記憶装置11への書込みは記憶セルaにおいて実
施される。中央匍卿装置31が従来の方法で母線15,
16においてあきタイムスロツトcを見い出したと仮定
すると、中央制御装置31はスペース交換階ていにおけ
るあきタイムスロツトの一致番号を匍卿母線32を介し
て二つのバツフア記憶装置33,35へ書込み、制御母
線32は全交換装置に対して共通である。記憶装置11
の記憶場所もまた制御母線32を介して二つのバツフア
記憶装置33,35に書込まれる。その後二つの一致番
号は、記憶装置11と同様に32個の記憶セルをもつ時
間制御記憶装置34における書込みによつて用いられ、
情報aは記憶セル煮cに記憶される。記憶装置11の異
なつた記憶セルを指示する時間制御記憶装置34におけ
る情報は周期的にアクセスできる。このようにして、母
線15への読取りは記憶装置11の記憶セルaからタイ
ムスロツトcにおいて行なわれ、上記記憶セルaは回線
aの通話標本と奇偶検査ビツトを含んでいる。この情報
を母線16へ伝送するため、母線15,16はタイムス
ロツトcの間にスペース交換階てい2の交さ点接続フイ
ールド17において互いに接続されなければならない。
7の出力9へ供給されると同時に出力10へ送られる。
それで記憶装置11への書込みは記憶セルaにおいて実
施される。中央匍卿装置31が従来の方法で母線15,
16においてあきタイムスロツトcを見い出したと仮定
すると、中央制御装置31はスペース交換階ていにおけ
るあきタイムスロツトの一致番号を匍卿母線32を介し
て二つのバツフア記憶装置33,35へ書込み、制御母
線32は全交換装置に対して共通である。記憶装置11
の記憶場所もまた制御母線32を介して二つのバツフア
記憶装置33,35に書込まれる。その後二つの一致番
号は、記憶装置11と同様に32個の記憶セルをもつ時
間制御記憶装置34における書込みによつて用いられ、
情報aは記憶セル煮cに記憶される。記憶装置11の異
なつた記憶セルを指示する時間制御記憶装置34におけ
る情報は周期的にアクセスできる。このようにして、母
線15への読取りは記憶装置11の記憶セルaからタイ
ムスロツトcにおいて行なわれ、上記記憶セルaは回線
aの通話標本と奇偶検査ビツトを含んでいる。この情報
を母線16へ伝送するため、母線15,16はタイムス
ロツトcの間にスペース交換階てい2の交さ点接続フイ
ールド17において互いに接続されなければならない。
これを実施するため、中央制御装置31は制御母線32
を介して二つのバツフア記憶装置39,40に、スペー
ス交換階ていにおける入力母線15およびタイムスロツ
トcの一致番号をそれぞれ書込む。これら二つのバツフ
ア記憶装置は、前に述べたバツフア記憶装置33,35
が時間制御記憶装置34に接続されるのと同様に母線制
御記瞳装置38に接続される。従つて一致番号は前と同
様にして記憶装置38に書込まれ、そして情報nは記憶
セルcに記憶される。母線制御記憶装置38における情
報は周期的にアクセスでき、そしてスペース交さ点接続
フイールド17において交互に入力母線をアドレスする
。
を介して二つのバツフア記憶装置39,40に、スペー
ス交換階ていにおける入力母線15およびタイムスロツ
トcの一致番号をそれぞれ書込む。これら二つのバツフ
ア記憶装置は、前に述べたバツフア記憶装置33,35
が時間制御記憶装置34に接続されるのと同様に母線制
御記瞳装置38に接続される。従つて一致番号は前と同
様にして記憶装置38に書込まれ、そして情報nは記憶
セルcに記憶される。母線制御記憶装置38における情
報は周期的にアクセスでき、そしてスペース交さ点接続
フイールド17において交互に入力母線をアドレスする
。
このようにして母線15はタイムスロツトcにおいて母
線16に接続される。タイム交換階てい3における記憶
装置19はタイム交換階てい1における記憶装置11と
対応する。
線16に接続される。タイム交換階てい3における記憶
装置19はタイム交換階てい1における記憶装置11と
対応する。
書込み動作はこの場合タイム交換階てい1における読取
り動作と同じである。情報は二つのバツフア記憶装置4
0,42を介して時間制御記憶装置41に書込まれる。
このようにして回線bの一致についての情報はバツフア
記憶装置42に記憶される。タイムスロツトcにおいて
記憶装置41から制御情報を周期的に読取ることによつ
て、記憶装置19の記憶セルbに記憶する情報は母線1
6から読取られる。記憶装置19からの読取りは上記の
ように完全に周期的に実施され、従つて並列・直列変換
の後コネクタ28における各PCMフレームのタイムス
ロツトbは接続の持続時間中回線の通話標本が占める。
り動作と同じである。情報は二つのバツフア記憶装置4
0,42を介して時間制御記憶装置41に書込まれる。
このようにして回線bの一致についての情報はバツフア
記憶装置42に記憶される。タイムスロツトcにおいて
記憶装置41から制御情報を周期的に読取ることによつ
て、記憶装置19の記憶セルbに記憶する情報は母線1
6から読取られる。記憶装置19からの読取りは上記の
ように完全に周期的に実施され、従つて並列・直列変換
の後コネクタ28における各PCMフレームのタイムス
ロツトbは接続の持続時間中回線の通話標本が占める。
並列・直列変換器26において、奇偶検査はまた各通話
標本に対して制御される。
標本に対して制御される。
結果すなわち奇偶検査は出力27に表示され、情報は従
来公知の方式において中央制御装置に供給される。正し
くない奇偶検査は適当な手段で表わすべきであり、例え
ば響報がなされ得る。この発明によればタイム交換階て
い1には比較器36が挿入され、この比較器36の二つ
の信号入力は奇偶検査ビツト発生器7の出力10とバツ
フア記憶装置35の出力とにそれぞれ接続される。
来公知の方式において中央制御装置に供給される。正し
くない奇偶検査は適当な手段で表わすべきであり、例え
ば響報がなされ得る。この発明によればタイム交換階て
い1には比較器36が挿入され、この比較器36の二つ
の信号入力は奇偶検査ビツト発生器7の出力10とバツ
フア記憶装置35の出力とにそれぞれ接続される。
従つて入通話路のアドレスがバツフア記憶装置35にお
ける通話路アドレスに等しい時、比較器の出力8に出力
信号が現われる。この出力8は奇偶検査ビツト発生器7
の反転入力に接続され、信号は実際の通話標本に加えら
れた奇偶検査ビツトを反転し、すなわち正しくない奇偶
検査ビツトが故意に導入される。比較器36に接続され
る二安定レジスタ37は反転奇偶検査ビツトの導入され
たことを同時に検出する。このレジスタは制御母線32
を介して中央制御装置から読取られ得る。同様にして、
タイム交換階てい3には比較器43が挿入され、それの
信号入力はカウンタ24の出力とバツフア記憶装置42
の出力とにそれぞれ接続さる。
ける通話路アドレスに等しい時、比較器の出力8に出力
信号が現われる。この出力8は奇偶検査ビツト発生器7
の反転入力に接続され、信号は実際の通話標本に加えら
れた奇偶検査ビツトを反転し、すなわち正しくない奇偶
検査ビツトが故意に導入される。比較器36に接続され
る二安定レジスタ37は反転奇偶検査ビツトの導入され
たことを同時に検出する。このレジスタは制御母線32
を介して中央制御装置から読取られ得る。同様にして、
タイム交換階てい3には比較器43が挿入され、それの
信号入力はカウンタ24の出力とバツフア記憶装置42
の出力とにそれぞれ接続さる。
カウンタ24からの通話路アドレスが記憶装置42に記
憶されるアドレスに等しく、そして同時に正しくない奇
偶検査ビツトが奇偶検査制御回路26から比較器43へ
のコネクタ27に表われる時、比較器43は回路43に
接続される2ビツトレジスタ44のフリツプフロツプの
一方に作動信号を供給する。このようにして、正しくな
い奇偶検査ビツトは接続を通して管理される通話路にお
いて検出される。中央制御装置31は制御母線32を介
してレジスタを読取る。一方もし正しくない奇偶検査ビ
ツトがバツフア記憶装置42における通話路アドレスと
カウンタ24からの通話路アドレスとの同時一致なしに
コネタタ27に表われるとすれば、方式に通し故障が存
在する。この故障は例えば上記種類の多重接続であり得
る。この場合、比較器43はレジスタ44の他方のフリ
ツプフロツプに作動信号を供給する。中央制御装置31
は制御母線32を介してこのレジスタを読取る。要約す
れば、従来公知の種類の交換装置に装置36,37,4
3,44を挿入することによつて、デジタル交換装置に
おける通し接続制御の新規方法の条件が得られる。
憶されるアドレスに等しく、そして同時に正しくない奇
偶検査ビツトが奇偶検査制御回路26から比較器43へ
のコネクタ27に表われる時、比較器43は回路43に
接続される2ビツトレジスタ44のフリツプフロツプの
一方に作動信号を供給する。このようにして、正しくな
い奇偶検査ビツトは接続を通して管理される通話路にお
いて検出される。中央制御装置31は制御母線32を介
してレジスタを読取る。一方もし正しくない奇偶検査ビ
ツトがバツフア記憶装置42における通話路アドレスと
カウンタ24からの通話路アドレスとの同時一致なしに
コネタタ27に表われるとすれば、方式に通し故障が存
在する。この故障は例えば上記種類の多重接続であり得
る。この場合、比較器43はレジスタ44の他方のフリ
ツプフロツプに作動信号を供給する。中央制御装置31
は制御母線32を介してこのレジスタを読取る。要約す
れば、従来公知の種類の交換装置に装置36,37,4
3,44を挿入することによつて、デジタル交換装置に
おける通し接続制御の新規方法の条件が得られる。
できればこれらの装置はあらかじめ交換装置に設けられ
、そして奇偶検査ビツト発生器および奇偶検査ビツト制
御回路を管理するために用いられる。これらによつてこ
の発明はこの回路を利用する新規の方法を提供する。上
記で述べたように、図示実施例は単に一伝送方向におけ
る通し接続監視用装置を示すにすぎず、本方法は実際に
は両伝送方向における監視(管理)に容易に応用できる
。さらに図示実施例は単に二つの異なる群N,m間の通
し接続制御に関するものにすぎないが、本方法は同じ群
内の通し接続制御にも有効である。またこの発明は上記
で述べたTST型以外の交換装置にも応用することがで
き、そして事実この発明は共通制御のもとで多数の交換
装置を備えた方式を通しての接続を管理するのに利用で
きることが認められるべきである。この発明においては
次のように実施できる。(1)交換装置は電話回線のP
CMデータを交換するようにされ、そしてタイム・スペ
ース・タイム型のものである。(2)所望の入、出力点
間に一つまたはそれ以上の交換装置を備え、上記交換装
置が共通制御のものにあり、そしてデータが奇偶検査ビ
ツトをもつて伝送されるデジタルデータ方式における所
望の人、出力点間の正しい接続設定を検査する方法にお
いて、上記接続を設定した後上記所望の入力点へのデジ
タルデータビツト流における一つまたはそれ以上の特殊
な入力データ語に間違つた奇偶検査ビツトが導入され、
上記特殊な入力データ語に対応したデータ語の奇偶検査
のため共通制御装置によつて交換方式の出力点が検査さ
れ、正しくないまたは正しい接続設定をそれぞれ表わす
情報を得る。
、そして奇偶検査ビツト発生器および奇偶検査ビツト制
御回路を管理するために用いられる。これらによつてこ
の発明はこの回路を利用する新規の方法を提供する。上
記で述べたように、図示実施例は単に一伝送方向におけ
る通し接続監視用装置を示すにすぎず、本方法は実際に
は両伝送方向における監視(管理)に容易に応用できる
。さらに図示実施例は単に二つの異なる群N,m間の通
し接続制御に関するものにすぎないが、本方法は同じ群
内の通し接続制御にも有効である。またこの発明は上記
で述べたTST型以外の交換装置にも応用することがで
き、そして事実この発明は共通制御のもとで多数の交換
装置を備えた方式を通しての接続を管理するのに利用で
きることが認められるべきである。この発明においては
次のように実施できる。(1)交換装置は電話回線のP
CMデータを交換するようにされ、そしてタイム・スペ
ース・タイム型のものである。(2)所望の入、出力点
間に一つまたはそれ以上の交換装置を備え、上記交換装
置が共通制御のものにあり、そしてデータが奇偶検査ビ
ツトをもつて伝送されるデジタルデータ方式における所
望の人、出力点間の正しい接続設定を検査する方法にお
いて、上記接続を設定した後上記所望の入力点へのデジ
タルデータビツト流における一つまたはそれ以上の特殊
な入力データ語に間違つた奇偶検査ビツトが導入され、
上記特殊な入力データ語に対応したデータ語の奇偶検査
のため共通制御装置によつて交換方式の出力点が検査さ
れ、正しくないまたは正しい接続設定をそれぞれ表わす
情報を得る。
図面は完全にデジタルで作動ししかも完全にアナログ装
置と通信する交換装置のプロツク線図である。 図中、1,3はタイム交換階てい、2はスペース交換階
てい、31は中央制御装置、36は比較器、37は二安
定レジスタ、43は比較器、44は2ビツトレジスタで
ある。
置と通信する交換装置のプロツク線図である。 図中、1,3はタイム交換階てい、2はスペース交換階
てい、31は中央制御装置、36は比較器、37は二安
定レジスタ、43は比較器、44は2ビツトレジスタで
ある。
Claims (1)
- 1 所望の入、出力点間に一つまたはそれ以上の交換装
置を備え、上記交換装置が共通制御のもとにあり、ぞし
てデータを奇偶検査ビットで伝送するデジタルデータ交
換装置における所望の入力と所望の出力との正しい接続
設定を検査する方法において、交換装置の入力と出力と
を接続した後、交換装置の入力へのデジタルデータビッ
ト流における通話標本に間違つた奇偶検査ビットを導入
し、上記間違つた奇偶検査ビットに対して交換装置の出
力を検査し、そして検査結果に関する情報を交換装置の
制御装置に伝送して正しくないまたは正しい接続設定を
それぞれ表示することを特徴とするデジタルデータ交換
装置における通し接続の検査方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| AUPB846274 | 1974-08-09 | ||
| AU846274 | 1974-08-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5144405A JPS5144405A (ja) | 1976-04-16 |
| JPS5939941B2 true JPS5939941B2 (ja) | 1984-09-27 |
Family
ID=3765972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50095971A Expired JPS5939941B2 (ja) | 1974-08-09 | 1975-08-08 | デジタルデ−タ交換方式における通し接続の検査方法 |
Country Status (13)
| Country | Link |
|---|---|
| US (1) | US4048445A (ja) |
| JP (1) | JPS5939941B2 (ja) |
| BE (1) | BE832249A (ja) |
| CA (1) | CA1056039A (ja) |
| DE (1) | DE2535573C2 (ja) |
| DK (2) | DK140200B (ja) |
| ES (1) | ES440143A1 (ja) |
| FI (1) | FI61375C (ja) |
| FR (1) | FR2281605A1 (ja) |
| GB (1) | GB1504897A (ja) |
| IT (1) | IT1040390B (ja) |
| NL (1) | NL186286C (ja) |
| NO (1) | NO143647C (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4195206A (en) * | 1977-01-26 | 1980-03-25 | Trw, Inc. | Path test apparatus and method |
| GB1582583A (en) * | 1977-04-05 | 1981-01-14 | Gen Electric Co Ltd | Digital switching arrangements for stored programme control telecommunications systems |
| DE2718317A1 (de) * | 1977-04-25 | 1978-11-02 | Gen Electric Co Ltd | Digital koppelnde fernmeldevermittlungseinrichtung |
| CA1130900A (en) * | 1978-02-01 | 1982-08-31 | Kanzi Tawara | Time division telephone switching systems |
| US4320497A (en) * | 1978-12-07 | 1982-03-16 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for testing communication paths |
| DE2905427A1 (de) * | 1979-02-13 | 1980-08-21 | Siemens Ag | Verfahren zur pruefung des sprachspeichers einer pcm-zeitmultiplex-vermittlungseinheit |
| ZA804387B (en) * | 1979-08-10 | 1981-07-29 | Plessey Co Ltd | Channel zero switching arrangements for digital telecommunication exchanges |
| US4296492A (en) * | 1979-12-26 | 1981-10-20 | Bell Telephone Laboratories, Incorporated | Continuity verification arrangement |
| US4345324A (en) * | 1980-07-09 | 1982-08-17 | Christian Rovsing A/S | Process and system for error detection in a computer-controlled telephone exchange |
| DE3037419C2 (de) * | 1980-10-03 | 1985-05-30 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Schaltungsanordnung zum Überwachen unzulässiger Verbindungen in einem Koppelfeld für Vermittlungsanlagen, insbesondere Fernsprechvermittlungsanlagen |
| US4429391A (en) | 1981-05-04 | 1984-01-31 | Bell Telephone Laboratories, Incorporated | Fault and error detection arrangement |
| SE431143B (sv) * | 1982-05-26 | 1984-01-16 | Ellemtel Utvecklings Ab | Sett och anordning for genomkopplingskontroll i ett digitalt telekommunikationsnet av tidsmultiplex typ |
| US4683564A (en) * | 1982-11-22 | 1987-07-28 | Data Switch Corporation | Matrix switch system |
| US4500985A (en) * | 1982-12-08 | 1985-02-19 | At&T Bell Laboratories | Communication path continuity verification arrangement |
| US4520478A (en) * | 1983-06-22 | 1985-05-28 | Gte Automatic Electric Inc. | Space stage arrangement for a T-S-T digital switching system |
| EP0163288B1 (de) * | 1984-05-29 | 1988-11-23 | Siemens Aktiengesellschaft | Verfahren zur Durchschalteprüfung eines Raummultiplex-Koppelnetzes |
| AR241357A1 (es) * | 1986-06-27 | 1992-05-29 | Siemens Ag | Disposicion de circuito para vigilar la transmision de informacion en vias de enlace tetrafilares conmutadas. |
| US5787114A (en) * | 1996-01-17 | 1998-07-28 | Lsi Logic Corporation | Loop-back test system and method |
| US5956370A (en) * | 1996-01-17 | 1999-09-21 | Lsi Logic Corporation | Wrap-back test system and method |
| US5781544A (en) * | 1996-01-17 | 1998-07-14 | Lsi Logic Corporation | Method for interleaving network traffic over serial lines |
| US5781038A (en) * | 1996-02-05 | 1998-07-14 | Lsi Logic Corporation | High speed phase locked loop test method and means |
| US5896426A (en) * | 1996-02-05 | 1999-04-20 | Lsi Logic Corporation | Programmable synchronization character |
| SE9603801L (sv) * | 1996-10-16 | 1998-04-17 | Ericsson Telefon Ab L M | System av kommunicerande enheter och ett förfarande i systemet |
| SE517973C2 (sv) * | 1997-01-27 | 2002-08-13 | Ericsson Telefon Ab L M | Kontrollmetod vid växelenhet samt anordning verkande enligt metoden |
| US6341142B2 (en) | 1997-12-16 | 2002-01-22 | Lsi Logic Corporation | Serial data transceiver including elements which facilitate functional testing requiring access to only the serial data ports, and an associated test method |
| US6208621B1 (en) | 1997-12-16 | 2001-03-27 | Lsi Logic Corporation | Apparatus and method for testing the ability of a pair of serial data transceivers to transmit serial data at one frequency and to receive serial data at another frequency |
| US6331999B1 (en) | 1998-01-15 | 2001-12-18 | Lsi Logic Corporation | Serial data transceiver architecture and test method for measuring the amount of jitter within a serial data stream |
| JP3930440B2 (ja) | 2003-02-24 | 2007-06-13 | Ykk株式会社 | スライドファスナー用経編テープ |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4327263Y1 (ja) * | 1967-11-28 | 1968-11-11 | ||
| GB1257623A (ja) * | 1967-12-11 | 1971-12-22 | Post Office | |
| US3573377A (en) * | 1969-02-24 | 1971-04-06 | Bell Telephone Labor Inc | Equipment to coordinate establishment of audio and video connections through switching systems |
| JPS4831812A (ja) * | 1971-08-30 | 1973-04-26 | ||
| JPS5314176B2 (ja) * | 1972-05-15 | 1978-05-16 | ||
| US3851122A (en) * | 1972-07-05 | 1974-11-26 | Gte Automatic Electric Lab Inc | Path verification arrangement for automatically testing conditions |
| US3891805A (en) * | 1973-11-21 | 1975-06-24 | James Loton Flanagan | Digital signal detection in telephonic communication systems |
-
1975
- 1975-08-04 GB GB32583/75A patent/GB1504897A/en not_active Expired
- 1975-08-07 FI FI752246A patent/FI61375C/fi not_active IP Right Cessation
- 1975-08-08 BE BE159044A patent/BE832249A/xx not_active IP Right Cessation
- 1975-08-08 IT IT26239/75A patent/IT1040390B/it active
- 1975-08-08 FR FR7524902A patent/FR2281605A1/fr active Granted
- 1975-08-08 NL NLAANVRAGE7509494,A patent/NL186286C/xx not_active IP Right Cessation
- 1975-08-08 CA CA233,106A patent/CA1056039A/en not_active Expired
- 1975-08-08 DK DK362175AA patent/DK140200B/da not_active IP Right Cessation
- 1975-08-08 DK DK362175A patent/DK140200C/da active
- 1975-08-08 NO NO75752785A patent/NO143647C/no unknown
- 1975-08-08 JP JP50095971A patent/JPS5939941B2/ja not_active Expired
- 1975-08-08 ES ES440143A patent/ES440143A1/es not_active Expired
- 1975-08-08 DE DE2535573A patent/DE2535573C2/de not_active Expired
- 1975-08-11 US US05/603,501 patent/US4048445A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DK140200C (da) | 1979-11-26 |
| JPS5144405A (ja) | 1976-04-16 |
| DE2535573A1 (de) | 1976-02-26 |
| FI752246A7 (ja) | 1976-02-10 |
| DK362175A (da) | 1976-02-10 |
| DK140200B (da) | 1979-07-02 |
| NL186286C (nl) | 1990-10-16 |
| FI61375B (fi) | 1982-03-31 |
| CA1056039A (en) | 1979-06-05 |
| FR2281605A1 (fr) | 1976-03-05 |
| NO143647B (no) | 1980-12-08 |
| NL186286B (nl) | 1990-05-16 |
| ES440143A1 (es) | 1977-03-01 |
| BE832249A (fr) | 1975-12-01 |
| NL7509494A (nl) | 1976-02-11 |
| FR2281605B1 (ja) | 1983-02-11 |
| NO752785L (ja) | 1976-02-10 |
| DE2535573C2 (de) | 1986-02-20 |
| GB1504897A (en) | 1978-03-22 |
| US4048445A (en) | 1977-09-13 |
| FI61375C (fi) | 1982-07-12 |
| NO143647C (no) | 1981-03-18 |
| IT1040390B (it) | 1979-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5939941B2 (ja) | デジタルデ−タ交換方式における通し接続の検査方法 | |
| US4154988A (en) | Method and means for accessing program memory of a common control telecommunications switching system | |
| US4149038A (en) | Method and apparatus for fault detection in PCM muliplexed system | |
| US4128883A (en) | Shared busy means in a common bus environment | |
| US4146749A (en) | Telecommunications network having multi-function spare network block | |
| US4064369A (en) | Method and apparatus for path testing in a time division multiplex switching network | |
| US4685102A (en) | Switching system loopback test circuit | |
| US4306303A (en) | Switching of digital signals | |
| US4616360A (en) | Peripheral control for a digital telephone system | |
| US5153920A (en) | Method and circuit arrangement for the acceptance and forwarding of message cells transmitted according to an asynchronous transfer mode by an asynchronous transfer mode switching equipment | |
| US4466092A (en) | Test data insertion arrangement for a conference circuit | |
| GB1564076A (en) | Line control units for speech and/or data networks | |
| AU682767B2 (en) | Method and device to control a memory | |
| EP1104579B1 (en) | Memory supervision | |
| US6215773B1 (en) | Method to control a switching unit and an arrangement working according to the method | |
| US4493073A (en) | Maintenance of stored program controlled switching systems | |
| US3997874A (en) | Time divided switching and concentration apparatus | |
| US4532624A (en) | Parity checking arrangement for a remote switching unit network | |
| US4509168A (en) | Digital remote switching unit | |
| US4504947A (en) | PCM Supervision data reformatting circuit | |
| JPS613256A (ja) | メモリ試験方式 | |
| US4514842A (en) | T-S-T-S-T Digital switching network | |
| SU1564637A1 (ru) | Многоканальное устройство дл обмена информацией | |
| JP3006008B2 (ja) | 擬似パターン発生・確認回路 | |
| EP0769887A2 (en) | PCM signal switching system employing an automatic connection control matrix |