JPS594044B2 - チャネル再配置機構 - Google Patents
チャネル再配置機構Info
- Publication number
- JPS594044B2 JPS594044B2 JP51023295A JP2329576A JPS594044B2 JP S594044 B2 JPS594044 B2 JP S594044B2 JP 51023295 A JP51023295 A JP 51023295A JP 2329576 A JP2329576 A JP 2329576A JP S594044 B2 JPS594044 B2 JP S594044B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- address
- data
- page
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】
この発明は、チャネル再配置機構に関するものである。
チャネル再配置機構は、仮想アドレスで書かれたチャネ
ル、プログラムをチャネル装置が実アドレスに変換しな
がらチャネル装置を動作させる。チャネル再配置動作は
、チャネル索引緩衝機構によつて行なわれる。
ル、プログラムをチャネル装置が実アドレスに変換しな
がらチャネル装置を動作させる。チャネル再配置動作は
、チャネル索引緩衝機構によつて行なわれる。
チャネル索引緩衝機構は、仮想データ・アドレス、仮想
指令アドレス、Ｉ／Ｏ開始時に送られたサブチャネルの
セグメント。テーブル起点ワード等を保持する仮想アド
レス・スタックを有している。チャネル動作は、チャネ
ル・アドレス・ワード（ＣＡＷ）を実記憶領域からチヤ
ネルヘ転送するスタートＩ／Ｏ（ＳＩＯ）命令の実行に
よつて開始され、ＣＡＷ中の仮想指命アドレスは、この
チャネル索引緩衝機構へ送られ、そこで主記憶装置のア
クセスのために仮想アドレスから実アドレスヘの変換が
行なわれる。
指令アドレス、Ｉ／Ｏ開始時に送られたサブチャネルの
セグメント。テーブル起点ワード等を保持する仮想アド
レス・スタックを有している。チャネル動作は、チャネ
ル・アドレス・ワード（ＣＡＷ）を実記憶領域からチヤ
ネルヘ転送するスタートＩ／Ｏ（ＳＩＯ）命令の実行に
よつて開始され、ＣＡＷ中の仮想指命アドレスは、この
チャネル索引緩衝機構へ送られ、そこで主記憶装置のア
クセスのために仮想アドレスから実アドレスヘの変換が
行なわれる。
変換によつて得られた実アドレスはユニット・コントロ
ール・ワード（ＵＣＷ）に保持され、対応する仮想アド
レス及び実アドレスの上位部分は、仮想アドレス・スタ
ックに保持される。チャネル・プログラムが開始される
と、データ・アドレスは８ずつ歩進されることによつて
逐次に取り出される。
ール・ワード（ＵＣＷ）に保持され、対応する仮想アド
レス及び実アドレスの上位部分は、仮想アドレス・スタ
ックに保持される。チャネル・プログラムが開始される
と、データ・アドレスは８ずつ歩進されることによつて
逐次に取り出される。
もし、データ・アドレスがページ境界を越えなければ、
各データ取り出し動作において仮想アドレスを実アドレ
スに変換する必要はない。従つて仮想アドレス及び実ア
ドレスの上位部分は仮想アドレス・スタックに保持され
、新しいデータ・アドレスのバイト部と組合わされて新
しい実アドレスを供給する。チャネル・コマンド・ワー
ド（ＣＣＷ）を取り出すのに使用される指令アドレスに
ついても同じことが言える。もし、データ・アドレスが
ページ境界を越え、アドレス変換時にページ障害が生じ
ると、チャネルはページ障害割込みを起こし、必要とさ
れたページを使用可能にするようにＩ／Ｏ監視プログラ
ムに知らせ、ページ使用可能後エラー回復プログラムに
よつて５１０命令を再開させることによりチャネル・プ
ログラムを回復させる。
各データ取り出し動作において仮想アドレスを実アドレ
スに変換する必要はない。従つて仮想アドレス及び実ア
ドレスの上位部分は仮想アドレス・スタックに保持され
、新しいデータ・アドレスのバイト部と組合わされて新
しい実アドレスを供給する。チャネル・コマンド・ワー
ド（ＣＣＷ）を取り出すのに使用される指令アドレスに
ついても同じことが言える。もし、データ・アドレスが
ページ境界を越え、アドレス変換時にページ障害が生じ
ると、チャネルはページ障害割込みを起こし、必要とさ
れたページを使用可能にするようにＩ／Ｏ監視プログラ
ムに知らせ、ページ使用可能後エラー回復プログラムに
よつて５１０命令を再開させることによりチャネル・プ
ログラムを回復させる。
この方法であると、データ・アドレスがページ境界を越
えたときに初めてページ障害の有無のチェックが可能で
あり以下のような問題点がある。（１）データ転送が多
数ページにまたがつているとき、ページ境界で毎回ペー
ジ障害が起こる可能性があり、大きなオーバヘツドとな
る。
えたときに初めてページ障害の有無のチェックが可能で
あり以下のような問題点がある。（１）データ転送が多
数ページにまたがつているとき、ページ境界で毎回ペー
ジ障害が起こる可能性があり、大きなオーバヘツドとな
る。
（２）データプロツクの転送途中でページ障害が起こる
と、データ転送再開時、もう一度データプロツクの先頭
からデータ転送を行なう必要があり、大きなオーバヘツ
ドとなる。
と、データ転送再開時、もう一度データプロツクの先頭
からデータ転送を行なう必要があり、大きなオーバヘツ
ドとなる。
この発明の目的とするところは、前記の如き従来の問題
点を除去するものであり、データ転送前にページフオー
ルトを知ることができるという効果を有するチヤネル再
配置装置を提供すとことにある。
点を除去するものであり、データ転送前にページフオー
ルトを知ることができるという効果を有するチヤネル再
配置装置を提供すとことにある。
この発明の特徴とするところは、チヤネルがデータ転送
に必要とするページを前もつて計算し、ページ障害のチ
エツクを行なわしめることである。
に必要とするページを前もつて計算し、ページ障害のチ
エツクを行なわしめることである。
次に本発明の実施例につき図面を用いて詳細に説明する
。図は本発明の一実施例であるチヤネル再配置機構のペ
ージ境界を前もつて知るための装置である。ＣＣＷｌは
、データ転送をすべき主記憶装置の先頭アドレスと、転
送バイト数を保持している。この先頭アドレスと転送バ
イト数を加算器２を使つて加え、データ転送の最終アド
レスを求める。セレクタ３，４により、データ転送の先
頭ページアドレス、最終ページアドレスの上位１２ビツ
トを選択し、加算器５により減算し、データ転送に必要
なページ数を求める。この先頭ページアドレスと必要ペ
ージ数の情報より、データ転送を行なう前にページ障害
のチエツクを行なうことができる。このことにより、デ
ータ転送中にページ障害が起こることを防止でき、ペー
ジ障害によるソフトウエアのオーバヘツド．データの再
転送等のオーバヘッドを減少し、チヤネル再配置機構を
使用した計算機の効率向上をはかることができる。
。図は本発明の一実施例であるチヤネル再配置機構のペ
ージ境界を前もつて知るための装置である。ＣＣＷｌは
、データ転送をすべき主記憶装置の先頭アドレスと、転
送バイト数を保持している。この先頭アドレスと転送バ
イト数を加算器２を使つて加え、データ転送の最終アド
レスを求める。セレクタ３，４により、データ転送の先
頭ページアドレス、最終ページアドレスの上位１２ビツ
トを選択し、加算器５により減算し、データ転送に必要
なページ数を求める。この先頭ページアドレスと必要ペ
ージ数の情報より、データ転送を行なう前にページ障害
のチエツクを行なうことができる。このことにより、デ
ータ転送中にページ障害が起こることを防止でき、ペー
ジ障害によるソフトウエアのオーバヘツド．データの再
転送等のオーバヘッドを減少し、チヤネル再配置機構を
使用した計算機の効率向上をはかることができる。
図はこの発明の一実施例を示すプロツク図である。
１・・・・・・チヤネルコマンド語、２・・・・・・加
算器、３・・・・・・セレクタ、４・・・・・・セレク
タ、５・・・・・・加算器。
算器、３・・・・・・セレクタ、４・・・・・・セレク
タ、５・・・・・・加算器。
Claims (1)
- １ 仮想記憶方式で動作するデータ処理システムに使用
されるチャネル再配置機構において、データ転送が始ま
る前にチャネル・コマンド・ワードが保持するデータ転
送をすべき主記憶装置の先頭アドレスと転送バイト数と
に基づいて、チャネルが使用するページを検知する装置
を備え、データ転送に必要となるすべてのページについ
てページ障害をデータ転送に先だつて検知することを特
徴とするチャネル再配置機構。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51023295A JPS594044B2 (ja) | 1976-03-05 | 1976-03-05 | チャネル再配置機構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51023295A JPS594044B2 (ja) | 1976-03-05 | 1976-03-05 | チャネル再配置機構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52106643A JPS52106643A (en) | 1977-09-07 |
| JPS594044B2 true JPS594044B2 (ja) | 1984-01-27 |
Family
ID=12106607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51023295A Expired JPS594044B2 (ja) | 1976-03-05 | 1976-03-05 | チャネル再配置機構 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594044B2 (ja) |
-
1976
- 1976-03-05 JP JP51023295A patent/JPS594044B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52106643A (en) | 1977-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4163280A (en) | Address management system | |
| JPH0731624B2 (ja) | 非同期コプロセッサによるデータ移動方法および装置 | |
| JPS6376034A (ja) | 多重アドレス空間制御方式 | |
| US4419725A (en) | Cache/disk subsystem with tagalong copy | |
| US3701107A (en) | Computer with probability means to transfer pages from large memory to fast memory | |
| US5363502A (en) | Hot stand-by method and computer system for implementing hot stand-by method | |
| JPS58121457A (ja) | 情報処理装置 | |
| JPS594044B2 (ja) | チャネル再配置機構 | |
| JPS6240736B2 (ja) | ||
| JPS63197254A (ja) | 仮想記憶制御装置 | |
| JP3157673B2 (ja) | 仮想記憶システム | |
| JPH07152574A (ja) | プログラムローディング方式 | |
| JP3009168B2 (ja) | データ処理装置 | |
| JPH03271823A (ja) | ディスクコントローラの高速書込み方式 | |
| JPS6243737A (ja) | 割り込み制御方式 | |
| JPH07295807A (ja) | マイクロプログラム制御装置 | |
| JPH1078884A (ja) | 仮想記憶を利用したデータ復旧方法 | |
| JPH0212530A (ja) | データ処理方式 | |
| JPH044443A (ja) | データ退避方式 | |
| JPS60215250A (ja) | デ−タ処理装置 | |
| JPS61161557A (ja) | プログラム・デバツグ方法および装置 | |
| JPH0157374B2 (ja) | ||
| JPS58215779A (ja) | デ−タ処理装置 | |
| JPH0159611B2 (ja) | ||
| JPS6047622B2 (ja) | 動的アドレス変換制御方式 |