JPS5941201B2 - 基準電圧補償回路 - Google Patents
基準電圧補償回路Info
- Publication number
- JPS5941201B2 JPS5941201B2 JP50033347A JP3334775A JPS5941201B2 JP S5941201 B2 JPS5941201 B2 JP S5941201B2 JP 50033347 A JP50033347 A JP 50033347A JP 3334775 A JP3334775 A JP 3334775A JP S5941201 B2 JPS5941201 B2 JP S5941201B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference voltage
- comparison amplifier
- voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000013139 quantization Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Emergency Protection Circuit Devices (AREA)
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】
本発明はアナログ−ディジタル変換器あるいはディジタ
ル−アナログ変換器等に使用される正、負両極性の基準
電圧発生回路に関するものである。
ル−アナログ変換器等に使用される正、負両極性の基準
電圧発生回路に関するものである。
ＦＤＭ信号、放送プログラム信号および各種画像信号の
符号化を行うには、高速、高精度のアナログ−ディジタ
ル変換器が必要である。特に高精度な特性を得るために
、帰還型符号器の局部復号回路に両極性の梯子型抵抗回
路網を使用する方法等力埃口られている。この場合、梯
子型抵抗回路網には、正確に絶対値の等しい正負の基準
電圧を与える必要がある。すなわち両極性の基準電圧の
絶対値が等し＜ないと、入力信号の正領域に対する量子
化ステップと負領域に対する量子化ステップが異なり、
その結果符号化もしくは復号化の過程において、２次歪
雑音を生ずることになる。本発明はこれに適合する正負
両極性の絶対値が正確に等しい基準電圧を得るための補
償回路を提供することを目的とする。
符号化を行うには、高速、高精度のアナログ−ディジタ
ル変換器が必要である。特に高精度な特性を得るために
、帰還型符号器の局部復号回路に両極性の梯子型抵抗回
路網を使用する方法等力埃口られている。この場合、梯
子型抵抗回路網には、正確に絶対値の等しい正負の基準
電圧を与える必要がある。すなわち両極性の基準電圧の
絶対値が等し＜ないと、入力信号の正領域に対する量子
化ステップと負領域に対する量子化ステップが異なり、
その結果符号化もしくは復号化の過程において、２次歪
雑音を生ずることになる。本発明はこれに適合する正負
両極性の絶対値が正確に等しい基準電圧を得るための補
償回路を提供することを目的とする。
本発明は、正または負の一方の極性の基準電圧を発生す
る基準電圧発生回路と、該基準電圧発生回路の出力が一
方の入力に与えられ、２つの入力回路のトランジスタが
互いに反対導電型のトランジスタにより構成された比較
増幅回路と、該比較増幅回路の出力を前記一方の極性の
反対極性にレベル変換し前記比較増幅回路の前記一方の
入力に与えられている電圧と絶対値が等しく極性が反対
である電圧として前記比較増幅回路の他方の入力に与え
る電位変換回路と、前記比較増幅回路の２つの入力に生
じる電圧を基準電圧として出力する出力端子とを備えた
ことを特徴とする。
る基準電圧発生回路と、該基準電圧発生回路の出力が一
方の入力に与えられ、２つの入力回路のトランジスタが
互いに反対導電型のトランジスタにより構成された比較
増幅回路と、該比較増幅回路の出力を前記一方の極性の
反対極性にレベル変換し前記比較増幅回路の前記一方の
入力に与えられている電圧と絶対値が等しく極性が反対
である電圧として前記比較増幅回路の他方の入力に与え
る電位変換回路と、前記比較増幅回路の２つの入力に生
じる電圧を基準電圧として出力する出力端子とを備えた
ことを特徴とする。
以下本発明を実施例図面を用いて詳し＜説明する。
第１図は本発明実施例回路の構成図である。
図で１は基準電圧発生回路、２は比較増幅回路、３は電
位変換回路、４および５は比較回路の２つの入力を示す
。基準電圧発生回路１の出力は比較増幅回路２の一方の
入力４に結合され、比較増幅回路２の出力は電位変換回
路３を介して、比較増幅回路２の他の一方の入力５に帰
還結合されている。このように構成された回路の動作を
説明すると、いま基準電圧発生回路１は正の基準電圧Ｖ
、を発生しているものとする。これにより比較増幅回路
２の出力に電圧が現われ、電位変換回路で電圧Ｖｔだけ
差し引かれて、入力５に電圧２となつて現われたものと
する。比較増幅回路の利得をμとすると、この関係はＶ
２＝μ（Ｖ１＋Ｖ２）−Ｖｔ（１） と表わすことができる。
位変換回路、４および５は比較回路の２つの入力を示す
。基準電圧発生回路１の出力は比較増幅回路２の一方の
入力４に結合され、比較増幅回路２の出力は電位変換回
路３を介して、比較増幅回路２の他の一方の入力５に帰
還結合されている。このように構成された回路の動作を
説明すると、いま基準電圧発生回路１は正の基準電圧Ｖ
、を発生しているものとする。これにより比較増幅回路
２の出力に電圧が現われ、電位変換回路で電圧Ｖｔだけ
差し引かれて、入力５に電圧２となつて現われたものと
する。比較増幅回路の利得をμとすると、この関係はＶ
２＝μ（Ｖ１＋Ｖ２）−Ｖｔ（１） と表わすことができる。
すなわち、この比較増幅回路２は当初の目的のとおり、
絶対値が等しく符号が反対である二つの電圧を得るため
の回路であるから、二つの互いに符号が異なる電圧の絶
対値の差すなわち二つの電圧の形式的には和を比較して
、これが零になるように制御する回路である。したがつ
て上記（１）式の括弧の中はＶ１とＶ２の「差」ではな
く「和］となる。これからＶ２を求めるととなる。ここ
で比較増幅器２の利得μを十分大きくとると、μ〉〉１
から、（２）式はと表わすことができる。
絶対値が等しく符号が反対である二つの電圧を得るため
の回路であるから、二つの互いに符号が異なる電圧の絶
対値の差すなわち二つの電圧の形式的には和を比較して
、これが零になるように制御する回路である。したがつ
て上記（１）式の括弧の中はＶ１とＶ２の「差」ではな
く「和］となる。これからＶ２を求めるととなる。ここ
で比較増幅器２の利得μを十分大きくとると、μ〉〉１
から、（２）式はと表わすことができる。
従つて頭初の目的のように絶対値の等しい正負の基準電
圧を得るには、（３）式の第２項と第３項の和が０にな
るようにＶｔを選べばよい。すなわち、なるようにＶｔ
を定めればよいことになる。
圧を得るには、（３）式の第２項と第３項の和が０にな
るようにＶｔを選べばよい。すなわち、なるようにＶｔ
を定めればよいことになる。
ここで、基準電圧発生回路１の出力電圧Ｖ１が、僅かに
ΔＶ１だけ変動したものとすると、そのときの入力５の
電圧２′は（３）式からとなる。
ΔＶ１だけ変動したものとすると、そのときの入力５の
電圧２′は（３）式からとなる。
すなわち、基準電圧のΔＶ１の変動に対して、Ｖ２に一
ΔＶ１−ーΔＶ１の変動が与えられμることになり、利
得μを大きくしておけば、常にＶ１とＶ２の絶対値を等
しくしておくことができる。
ΔＶ１−ーΔＶ１の変動が与えられμることになり、利
得μを大きくしておけば、常にＶ１とＶ２の絶対値を等
しくしておくことができる。
例えば、比較増幅器２の利得μを通常容易に得られる程
度の１０３とすれば、１Ｖ２１は０１％の精度で１Ｖ１
１に等しく追従することになる。第２図は本発明実施例
回路の具体的な回路図である。
度の１０３とすれば、１Ｖ２１は０１％の精度で１Ｖ１
１に等しく追従することになる。第２図は本発明実施例
回路の具体的な回路図である。
図の各部分には第１図と同一の符号が附してあるので詳
しい説明を省略する。図でトランジスタＱｌ，Ｑ２、抵
抗器Ｒ１〜Ｒ４および増幅器Ａは比較増幅器２を構成す
る。定電圧ダイオードＺＤは電位変換回路を構成する。
＋Ｖｃ，−Ｖｃは正負の電源端子を示す。ここで、この
回路の特徴とするところは、トランジスタＱ１はＰｎｐ
型のトランジスタであり、トランジスタＱ，はＮｐｎ型
のトランジスタであつて、トランジスタＱ１のエミツタ
には負のバイアス電圧が与えられ、トランジスタＱ２の
エミツタには正のバイアス電圧が与えられるところにあ
る。したがつて、端子４に接続された正の電圧と端子５
に接続された負の電圧の絶対値がほぼ等しいときに、増
幅器Ａの入力端子に接続された抵抗器Ｒ３の電圧ははぼ
零になる。この増幅器Ａの出力はダイオードＺＤを介し
て端子５へ負帰還結合され、この増幅器Ａの他方の入力
端子は抵抗器Ｒ４により接地電位に固定されているので
、この増幅器の入力端子が常に零になるように作用する
。これにより端子４および５には絶対値の正確に等しい
正負の基準電圧が発生し、符号化回路に供給され利用す
ることができる。以上述べたように、本発明により高速
、高精度のアナログ・デイジタル変換器もしくはデイジ
タル・アナログ変換器に供給するに適した、絶対値の等
しい正負の基準電圧を、極めて簡単な補償回路により得
ることができる。
しい説明を省略する。図でトランジスタＱｌ，Ｑ２、抵
抗器Ｒ１〜Ｒ４および増幅器Ａは比較増幅器２を構成す
る。定電圧ダイオードＺＤは電位変換回路を構成する。
＋Ｖｃ，−Ｖｃは正負の電源端子を示す。ここで、この
回路の特徴とするところは、トランジスタＱ１はＰｎｐ
型のトランジスタであり、トランジスタＱ，はＮｐｎ型
のトランジスタであつて、トランジスタＱ１のエミツタ
には負のバイアス電圧が与えられ、トランジスタＱ２の
エミツタには正のバイアス電圧が与えられるところにあ
る。したがつて、端子４に接続された正の電圧と端子５
に接続された負の電圧の絶対値がほぼ等しいときに、増
幅器Ａの入力端子に接続された抵抗器Ｒ３の電圧ははぼ
零になる。この増幅器Ａの出力はダイオードＺＤを介し
て端子５へ負帰還結合され、この増幅器Ａの他方の入力
端子は抵抗器Ｒ４により接地電位に固定されているので
、この増幅器の入力端子が常に零になるように作用する
。これにより端子４および５には絶対値の正確に等しい
正負の基準電圧が発生し、符号化回路に供給され利用す
ることができる。以上述べたように、本発明により高速
、高精度のアナログ・デイジタル変換器もしくはデイジ
タル・アナログ変換器に供給するに適した、絶対値の等
しい正負の基準電圧を、極めて簡単な補償回路により得
ることができる。
なお、上記説明では端子５には電位変換回路３からの電
圧のみを与えるよう述べたが、端子５に外部より比較的
高い電源インピーダンスを備えた別の電源から、Ｖ２に
近い電圧を与えることにより、比較増幅回路２の電力を
小さくすることができる。
圧のみを与えるよう述べたが、端子５に外部より比較的
高い電源インピーダンスを備えた別の電源から、Ｖ２に
近い電圧を与えることにより、比較増幅回路２の電力を
小さくすることができる。
すなわち、端子５に接続されこの基準電圧を利用する負
荷回路が電流を消費する回路であるときには、この端子
５に別の電源からＶ２に近い電圧を与えておくと、負荷
回路にはこの別の電源からの電流が供給され、比較増幅
回路２からはわずかな電流のみを供給すればよいことに
なる。これは、従来から各種の基準電圧発生回路でその
出力端子に接続される負荷が電流を消費する回路である
ときに、その出力端子に内部抵抗の大きいはぼ基準電圧
に等しい電圧を発生する別の電源を接続して、基準電圧
発生回路の負担が軽くなるようにする方法と等価である
。上記例の説明では正の基準電圧を与えるよう述べたが
、比較増幅回路２の負端子に負の基準電圧を与え、正端
子に岡還接続を行なうこととしても同様に本発明を実施
することができる。
荷回路が電流を消費する回路であるときには、この端子
５に別の電源からＶ２に近い電圧を与えておくと、負荷
回路にはこの別の電源からの電流が供給され、比較増幅
回路２からはわずかな電流のみを供給すればよいことに
なる。これは、従来から各種の基準電圧発生回路でその
出力端子に接続される負荷が電流を消費する回路である
ときに、その出力端子に内部抵抗の大きいはぼ基準電圧
に等しい電圧を発生する別の電源を接続して、基準電圧
発生回路の負担が軽くなるようにする方法と等価である
。上記例の説明では正の基準電圧を与えるよう述べたが
、比較増幅回路２の負端子に負の基準電圧を与え、正端
子に岡還接続を行なうこととしても同様に本発明を実施
することができる。
また、上記第２図の回路は本発明の範囲を限定するもの
でなく、種々の変形により本発明の回路を構成できるこ
とは言うまでもない。
でなく、種々の変形により本発明の回路を構成できるこ
とは言うまでもない。
第１図は本発明の実施例構成図、第２図は本発明の実施
例回路の回路図。 １・・・・・・基準電圧発生回路、２・・・・・・比較
増幅回路、３・・・・・・電位変換回路、４，５・・・
・・・端子。
例回路の回路図。 １・・・・・・基準電圧発生回路、２・・・・・・比較
増幅回路、３・・・・・・電位変換回路、４，５・・・
・・・端子。
Claims (1)
- １ 正または負の一方の極性の基準電圧を発生する基準
電圧発生回路１と、該基準電圧発生回路の出力が一方の
入力に与えられ、２つの入力回路のトランジスタが互い
に反対導電型のトランジスタにより構成された比較増幅
回路２と、該比較増幅回路の出力を前記一方の極性の反
対極性にレベル変換し、前記比較増幅回路の前記一方の
入力に与えられている電圧と絶対値が等しく極性が反対
である電圧として、前記比較増幅回路の他方の入力に与
える電位変換回路３と、前記比較増幅回路の２つの入力
に生じる電圧を基準電圧として出力する出力端子４、５
とを備えた基準電圧補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50033347A JPS5941201B2 (ja) | 1975-03-19 | 1975-03-19 | 基準電圧補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50033347A JPS5941201B2 (ja) | 1975-03-19 | 1975-03-19 | 基準電圧補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51108501A JPS51108501A (ja) | 1976-09-25 |
| JPS5941201B2 true JPS5941201B2 (ja) | 1984-10-05 |
Family
ID=12384025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50033347A Expired JPS5941201B2 (ja) | 1975-03-19 | 1975-03-19 | 基準電圧補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5941201B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4303985A (en) * | 1979-12-06 | 1981-12-01 | Litton Systems, Inc. | Analog voltage to pulse rate or analog to frequency converter |
-
1975
- 1975-03-19 JP JP50033347A patent/JPS5941201B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51108501A (ja) | 1976-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS627208A (ja) | 電圧−電流変換器 | |
| US4445054A (en) | Full-wave rectifying circuit | |
| JPS5941201B2 (ja) | 基準電圧補償回路 | |
| JPS646633B2 (ja) | ||
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JP2956119B2 (ja) | 並列型ａ／ｄ変換器 | |
| JP3153569B2 (ja) | 電圧電流変換回路 | |
| JPS58103207A (ja) | 増幅器の電源供給回路 | |
| JPH06120747A (ja) | 差動増幅器 | |
| US4278954A (en) | Suppressed carrier modulator using differential amplifier | |
| JP3200152B2 (ja) | 差動入力回路 | |
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JPS58165421A (ja) | Ａ／ｄ変換器 | |
| JPS59181802A (ja) | 電流入力型増幅装置 | |
| JPH0349463Y2 (ja) | ||
| JP2723703B2 (ja) | 演算回路 | |
| JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
| JPH0236963B2 (ja) | ||
| JPH06120784A (ja) | ウインドウコンパレータ | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JP2739953B2 (ja) | ビデオ信号クランプ装置 | |
| JPS6155805B2 (ja) | ||
| JPH0241927Y2 (ja) | ||
| JP2693861B2 (ja) | 増幅回路 | |
| JPH0583595A (ja) | 出力回路 |