Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5942271B2 - analog electronic clock - Google Patents
[go: Go Back, main page]

JPS5942271B2 - analog electronic clock - Google Patents

analog electronic clock

Info

Publication number
JPS5942271B2
JPS5942271B2 JP3225876A JP3225876A JPS5942271B2 JP S5942271 B2 JPS5942271 B2 JP S5942271B2 JP 3225876 A JP3225876 A JP 3225876A JP 3225876 A JP3225876 A JP 3225876A JP S5942271 B2 JPS5942271 B2 JP S5942271B2
Authority
JP
Japan
Prior art keywords
circuit
time
alarm
minute
setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3225876A
Other languages
Japanese (ja)
Other versions
JPS52115258A (en
Inventor
昭二郎 小牧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3225876A priority Critical patent/JPS5942271B2/en
Publication of JPS52115258A publication Critical patent/JPS52115258A/en
Publication of JPS5942271B2 publication Critical patent/JPS5942271B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Electromechanical Clocks (AREA)

Description

【発明の詳細な説明】 この発明は、アラーム時刻設定を文字板に設けた窓で行
い。
[Detailed Description of the Invention] In this invention, the alarm time is set using a window provided on the dial.

アラーム時刻の記憶、アラームの発生を電子的に行うア
ラーム付のアナログ式電子時計に関する。
This invention relates to an analog electronic clock with an alarm that electronically stores alarm time and generates an alarm.

従来、アナログ電子時計においては種々のアラーム付加
機構が考えられており、目安針等の機械的な方法で時刻
設定をしていた。
Conventionally, various alarm adding mechanisms have been considered for analog electronic watches, and the time has been set using mechanical methods such as a guide hand.

しかしながら、この様な設定では目安針はアナログ的な
ものであり、なおかつ機械的機構によるものであるため
、真に正確な時間にアラーム音を鳴らすことは事実上、
不可能であった。
However, in this setting, the guide hand is analog and is based on a mechanical mechanism, so it is virtually impossible to sound the alarm at a truly accurate time.
It was impossible.

」−記欠点を解失方法として、文字板に設けた窓から、
アラーム時刻を表示部材によりデジタル表示する方法が
ある。
” - As a way to eliminate the writing defect, through the window installed on the dial,
There is a method of digitally displaying the alarm time using a display member.

しかし上記の構成では分表示は60通りとなってしまい
、小さい腕時計などに利用した場合、表示が小さくなっ
てしまい見づらいものになると共に、所望のアラーム時
刻の設定の操作が煩雑になってしまっていた。
However, with the above configuration, there are 60 ways to display the minutes, and when used on a small wristwatch, the display becomes small and difficult to read, and the operation for setting the desired alarm time becomes complicated. Ta.

本発明の目的は、上述した欠点を無くシ、デジタル方式
でアラーム時刻を表示するアナログ時計の操作性の向上
を計ることにある。
An object of the present invention is to eliminate the above-mentioned drawbacks and improve the operability of an analog clock that digitally displays alarm time.

以下、この発明の実施例を、図面に基づいて詳細に説明
すると、第1図aは、アナログ電子腕時計の文字板を示
し、文字板11に設けられた窓12に、アラーム設定時
刻9時10分をデジタル的表示によって表示されている
Hereinafter, embodiments of the present invention will be described in detail based on the drawings. FIG. The minutes are displayed digitally.

いま、アラーム時刻を設定する場合について説明すると
、現在時刻が第1図aに示すように、9時8分頃を示し
ている場合において、アラーム設定表示と時計の針との
同期をとることについて述べる。
Now, to explain the case of setting the alarm time, when the current time is around 9:08 as shown in Figure 1a, how to synchronize the alarm setting display and the clock hands. state

いま9時10分頃に、ラジオ等によって、時計使用者は
リューズをA方向に回転することによって、9時の数値
表示9を選択する。
At around 9:10 o'clock, the watch user selects the numerical display 9 of 9 o'clock by rotating the crown in direction A using a radio or the like.

次に、リューズをB方向に回転することによって10分
の数値表示10を選択する。
Next, by rotating the crown in direction B, the numerical display 10 for 10 minutes is selected.

その後、リューズを引き抜き、針を9時10分00秒に
合わせる。
Then, pull out the crown and set the hands to 9:10:00.

ついで、ラジオ等によって9時10分OO秒の報時と同
時に針をスタートさせる。
Next, the hands are started at the same time as the time of 9:10:00 seconds is announced by a radio or the like.

このような操作(たいていは時刻修正時におこなう。These operations (usually performed when adjusting the time)

)によって、針とアラーム設定用表示とは完全に同期が
とれる。
), the hands and alarm setting display can be perfectly synchronized.

次に、アラーム設定時刻を、使用者が23時40分とす
る場合に、先程と同様、リューズをA方向に回転して、
デジタル表示23を選択し、ついでB方向に回転し、分
のデジタル表示40を選択し、窓12に第1図すのごと
く表示選択する。
Next, if the user sets the alarm time to 23:40, rotate the crown in the A direction as before,
Select the digital display 23, then rotate in direction B, select the minute digital display 40, and select the display on the window 12 as shown in FIG.

この操作によってアラーム時刻設定を完了する。This operation completes the alarm time setting.

その後のアラーム時刻設定は、リューズを回転するだけ
でよい。
To set the alarm time after that, simply rotate the crown.

すなわち、かかる時刻合わせの時、前述のように、時お
よび分カウンタや分周回路などすべてのリセットを共通
にしておくと、分および時記憶回路の内容を一定の値(
たとえば、同一の値)にすることができる。
In other words, when setting the time, if all resets such as the hour and minute counters and frequency divider circuits are set in common as described above, the contents of the minute and hour memory circuits will be set to a fixed value (
For example, they can be the same value).

また、一方、文字板上の時分針の示す時刻と文字板窓に
表われた時刻を、リューズを回転するなどして同一の値
に一致させ、その後に、時計をスタートさせる。
On the other hand, the time indicated by the hour and minute hands on the dial and the time displayed in the dial window are brought to the same value by rotating the crown, and then the timepiece is started.

この場合、分時記憶回路と、時分カウンタの内容が、一
致しているので、一般にアラーム音を発生させることが
でき、このことが使用者には、時計のアラーム動作が確
実に作動していることをむしろ確認させることを提供す
ることができる。
In this case, since the contents of the minute/hour memory circuit and the hour/minute counter match, an alarm sound can generally be generated, and this means that the user is assured that the alarm operation of the watch is working properly. Rather, it can be provided to confirm that the

この場合のアラーム音の停止は、一般のアラーム音の停
止と同じ方法、手段を使うことができる。
To stop the alarm sound in this case, the same method and means as for stopping a general alarm sound can be used.

第1図Cは、アラーム時刻設定機構の断面図を示し、文
字板11に窓12が設けられ、窓12の側壁に、ホール
素子16a、16bをうめこみ、文字板11の下部には
、時設定車13、分設定車14が位置し、これらは時分
回転車15によって回転するよう構成される。
FIG. 1C shows a sectional view of the alarm time setting mechanism, in which the dial 11 is provided with a window 12, Hall elements 16a and 16b are embedded in the side wall of the window 12, and the lower part of the dial 11 is provided with a window 12. A setting wheel 13 and a minute setting wheel 14 are located there, and these are configured to be rotated by an hour and minute rotating wheel 15.

いま、リューズをA方向に回転すると、時設定車13は
回転し、時設定車13上にある時数値は、第1図すの矢
印の向きに移動する。
Now, when the crown is rotated in direction A, the hour setting wheel 13 rotates, and the hour value on the hour setting wheel 13 moves in the direction of the arrow in Figure 1.

同時に、時数値に対応して設けた磁性材17aは、ホー
ル素子16aによって検出され、時数値を何回窓口に設
けたホール素子16aにより検出するかを確認する。
At the same time, the magnetic material 17a provided corresponding to the hour value is detected by the Hall element 16a, and it is confirmed how many times the hour value is detected by the Hall element 16a provided at the window.

同様に、リューズを第1図aのB方向に回転すると、分
設定車14か回転し、ホール素子16bが分数値に対応
して設けた磁性材17bを検出し、電気信号に変える。
Similarly, when the crown is rotated in direction B in FIG. 1a, the minute setting wheel 14 rotates, and the Hall element 16b detects the magnetic material 17b provided corresponding to the fractional value and converts it into an electrical signal.

次に、本発明の一実施例を示す電子腕時計の時計回路図
を示す第2図に基づいて説明する。
Next, a description will be given based on FIG. 2, which shows a timepiece circuit diagram of an electronic wristwatch showing one embodiment of the present invention.

第2図において、水晶振動子を有する発振回路21の標
準時間信号を、分周回路22においてIHz信号に変換
し、このIHz信号を駆動回路23によって利用し、文
字板11上に位置する針を駆動する。
In FIG. 2, a standard time signal from an oscillation circuit 21 having a crystal oscillator is converted into an IHz signal by a frequency dividing circuit 22, and this IHz signal is used by a drive circuit 23 to control the hands located on the dial 11. drive

また、このIHz信号は、秒を計数する60進カウンタ
、この60進カウンタに接続し分を計数する60進カウ
ンタおよび時を計数する24進カウンクとからなる計数
回路24に入力する。
Further, this IHz signal is input to a counting circuit 24 consisting of a sexagesimal counter that counts seconds, a sexagesimal counter that is connected to the sexagesimal counter and counts minutes, and a 24simal counter that counts hours.

他方、この計数回路24の分計数カウンタと時計数カウ
ンタに対応する分を記憶する60進カウンタと時を記憶
する24進カウンクとからなる記憶回路25が設けであ
る。
On the other hand, a memory circuit 25 is provided which includes a sexagesimal counter for storing minutes corresponding to the minute counter and clock counter of this counting circuit 24, and a 24-decimal counter for storing hours.

時を記憶する24進カウンタの入力端子に、スイッチS
aが接続される。
Switch S is connected to the input terminal of the 24-decimal counter that stores the time.
a is connected.

このスイッチSaは、第1図Cに示されるホール素子1
6aに相当するもので、リューズが入方向に回転したと
き、数字表示が文字板11の窓を通過するたびに、スイ
ッチオンする等価的スイッチである。
This switch Sa is a Hall element 1 shown in FIG. 1C.
6a, and is an equivalent switch that turns on every time the numeric display passes through the window on the dial 11 when the crown is rotated in the on direction.

分を記憶する60進カウンタの入力端子には、パルス数
選択回路29が接続され、このパルス数選択回路29の
一方の入力として分周回路22の分周段出力djが利用
され、もう一方の入力側には、スイッチsbが接続され
る。
A pulse number selection circuit 29 is connected to the input terminal of the sexagesimal counter that stores the minutes, and the frequency division stage output dj of the frequency division circuit 22 is used as one input of this pulse number selection circuit 29, and the other A switch sb is connected to the input side.

このスイッチsbは、第1図Cに示すホール素子16b
に相当するもので、スイッチの開閉は、分の数値表示に
対応する位置に設けた磁性材17bによって行なわれる
This switch sb is a Hall element 16b shown in FIG. 1C.
The opening and closing of the switch is performed by a magnetic material 17b provided at a position corresponding to the minute numerical display.

いま、ここで、リューズをB方向に回転すると第1図C
の磁性材17bのホール素子16bの検出によって、等
価的スイッチsbが閉じ、ノア回路N0R2、ノア回路
NOR3とからなるフリップフロップは反転し、シフト
レジスタSRによって、フリツプフ田ノブ信号は、シフ
トされる。
Now, if you turn the crown in direction B, it will turn to C in Figure 1.
By the detection of the Hall element 16b of the magnetic material 17b, the equivalent switch sb is closed, the flip-flop consisting of the NOR circuit N0R2 and the NOR circuit NOR3 is inverted, and the flip-flop field knob signal is shifted by the shift register SR.

このシフトレジスタSRのクロック信号として利用する
分周段信号djは、スイッチsbの1回の閉状態によっ
て、アンド回路A1の出力から2発のパルス信号を出力
した後、図には示してはいないが、Q2の出力を検出し
てシフトレジスタをリセットする。
The frequency division stage signal dj, which is used as a clock signal for the shift register SR, is generated after two pulse signals are output from the output of the AND circuit A1 by one closed state of the switch sb (not shown in the figure). detects the output of Q2 and resets the shift register.

これにより2発のパルスが、分記憶カウンタに入力する
This causes two pulses to be input to the minute storage counter.

このように、1回のスイッチ動作で、2発のパルスを記
憶する場合には、第1図すに示される分表示の表示間隔
は、2分間隔にする必要がある。
In this way, when two pulses are stored by one switch operation, the display interval of the minute display shown in FIG. 1 needs to be set at two minute intervals.

さらに、第2図の実施例回路図においては、計数回路2
4の時カウンタおよび分カウンタと記憶回路25の時記
憶カウンタおよび分記憶カウンクとの一致を検出する一
致回路26が設けられ、この一致回路26の出力信号に
よって、分周段出力信号dkがアンドゲートA2の出力
信号として生じ、発振器O8Cを制御し、スピーカSP
から可聴音を発生する。
Furthermore, in the embodiment circuit diagram of FIG.
A coincidence circuit 26 is provided to detect coincidence between the hour counter and minute counter of No. 4 and the hour memory counter and minute memory counter of the memory circuit 25, and the output signal of the coincidence circuit 26 causes the frequency division stage output signal dk to be gated. A2 output signal, which controls the oscillator O8C and outputs the speaker SP
produces an audible sound.

スイッチSdは、アンドゲートA2から出力信号がない
場合にも、腕時計携帯者がこのスイッチSdを閉じるこ
とによって、必要に応じて、発振器O8Cの電気信号を
スピーカSPから可聴音として取り出すものである。
The switch Sd extracts the electric signal of the oscillator O8C as an audible sound from the speaker SP as necessary by closing the switch Sd by the wristwatch wearer even when there is no output signal from the AND gate A2.

また、スイッチSeは、発振器O8Cの発振を停止し、
可聴音の発音を停止するものである。
Further, the switch Se stops the oscillation of the oscillator O8C,
This stops the production of audible sounds.

次に、アラーム設定する場合について説明すると、まず
リューズの引き出しによってスイッチSRを閉じる。
Next, the case of setting an alarm will be explained. First, the switch SR is closed by pulling out the crown.

スイッチSRの閉状態により、分周回路22はリセット
し、同時に計数回路24を構成する各カウンタをリセッ
トし、さらに記憶回路25を構成する各カウンタをもリ
セットする。
When the switch SR is in the closed state, the frequency dividing circuit 22 is reset, and at the same time, each counter configuring the counting circuit 24 is reset, and each counter configuring the storage circuit 25 is also reset.

ここで、発振回路21、分周回路22および1駆動回路
23からなる時計が、遅れ進み等の状態になく、正常に
動作している場合には、アラーム設定時刻とアラームの
発音時刻との誤差を認めるならば、分周回路22のリセ
ット用スイッチを計数回路24および記憶回路25のリ
セット用スイッチとは、独立に設ければよい。
Here, if the clock consisting of the oscillation circuit 21, the frequency dividing circuit 22, and the 1 drive circuit 23 is not in a state of delay or advance and is operating normally, there is an error between the alarm setting time and the alarm sounding time. If this is recognized, the reset switch for the frequency dividing circuit 22 may be provided independently of the reset switches for the counting circuit 24 and the memory circuit 25.

この場合には、腕時計携帯者は、自己の時計の針を見て
、9時8分を示していると、リューズを回転せしめ、窓
12に、時表示9を、ついで分表示8を設定する。
In this case, the watch wearer looks at the hands of his/her watch and finds that it shows 9:08, then turns the crown and sets the hour display 9 and the minute display 8 on the window 12. .

設定後、たゾちに、分周回路22のリセットスイッチと
独立した計数回路24と記憶回路25との共通のリセッ
トスイッチによって、計数回路22および記憶回路25
をリセットし、たゾちに、アラーム設定時刻例えば、2
3時40分に、リューズを回転せしめ、設定する。
Immediately after setting, the counting circuit 22 and the memory circuit 25 are reset by using the reset switch of the frequency dividing circuit 22 and the common reset switch of the counting circuit 24 and the memory circuit 25, which are independent of each other.
Reset the alarm and then change the alarm setting time, e.g. 2
At 3:40, turn the crown to set.

第2図の如き、分周回路22、計数回路24および記憶
回路25を共通リセットとする場合には、現在時刻が、
9時8分であれば、時報等の正確な時刻を期待できる時
刻、例えば、9時10分頃に、リューズを回転せしめ、
時表示を9に、分表示を10に設定する。
When the frequency dividing circuit 22, the counting circuit 24, and the memory circuit 25 are commonly reset as shown in FIG. 2, the current time is
If it is 9:08, rotate the crown at a time when you can expect accurate time such as a time signal, for example around 9:10,
Set the hour display to 9 and the minute display to 10.

ついで、スイッチSRを閉じ、リセットし、文字板11
上の時針を9時に、分針を10分に、秒針を00秒に修
正する。
Then, close the switch SR, reset it, and close the dial 11.
Adjust the upper hour hand to 9 o'clock, the minute hand to 10 minutes, and the second hand to 00 seconds.

時報が、9時10分OO秒を報知したとき、リセットを
解除する。
When the time signal announces 9:10:00 seconds, the reset is canceled.

リセット解除と同時に、記憶回路25に、アラーム設定
時刻23時40分を設定すれば、正確に、23時40分
に、一致検出回路26が動作し、スピーカSPから可聴
音を発する。
If the alarm setting time 23:40 is set in the memory circuit 25 at the same time as the reset is released, the coincidence detection circuit 26 operates exactly at 23:40, and an audible sound is emitted from the speaker SP.

その後は、計数回路24と記憶回路25とは同期をとる
必要がないので、アラーム時刻を設定するだけでよい。
After that, there is no need to synchronize the counting circuit 24 and the memory circuit 25, so it is only necessary to set the alarm time.

次に、第3図に記載された他の実施例について説明する
Next, another embodiment shown in FIG. 3 will be described.

発振回路21は、水晶振動子Q1インバータ■1および
コンデンサC1,C2で構成されたコルピッツクイブの
発振回路で、分周回路22は、フリップフロップFF1
〜FFnで構成される。
The oscillation circuit 21 is a Colpittsquibb oscillation circuit composed of a crystal oscillator Q1 inverter 1 and capacitors C1 and C2, and the frequency dividing circuit 22 is a flip-flop FF1.
~ FFn.

分周回路22にフリップフロップFFD1およびFFD
2からなる1駆動回路23が接続し、1駆動コイルLに
よってモータMを回転せしめる。
The frequency dividing circuit 22 has flip-flops FFD1 and FFD.
1 drive circuit 23 consisting of 2 is connected, and motor M is rotated by 1 drive coil L.

第2図実施例と同様に、分周回路22に計数回路24が
接続する。
As in the embodiment of FIG. 2, a counting circuit 24 is connected to the frequency dividing circuit 22.

計数回路24に対応して、記憶回路25が設けられ、時
記憶回路には、第1図Cのホール素子16aの電気信号
が、また、分記憶回路には、5ビツトシフトレジスタS
Rを有するパルス数選択回路29の出力信号が入力する
A memory circuit 25 is provided corresponding to the counting circuit 24, the hour memory circuit receives the electrical signal of the Hall element 16a shown in FIG.
The output signal of the pulse number selection circuit 29 having R is input.

パルス数選択回路29の入力には、第1図Cのホール素
子16bの電気信号が入力する。
The electrical signal of the Hall element 16b of FIG. 1C is input to the input of the pulse number selection circuit 29.

ここで、第2図実施例との相違は、ホール素子16bと
等価なスイッチsbの1回の閉状態に、アンドゲートA
1から分記憶回路へ5発のパルスが印加されることであ
り、したがって、第1図すの分表示は、5分間隔で表示
される。
Here, the difference from the embodiment in FIG. 2 is that when the switch sb, which is equivalent to the Hall element 16b, is closed once, the AND gate A
1 to 5 pulses are applied to the minute storage circuit, and therefore the minute display shown in FIG. 1 is displayed at 5 minute intervals.

尚、5発のパルスを出力した後、C5の出力を検出して
シフトレジスフをリセットすることは言うまでもないが
、第5図においても第2図同様省略した。
It goes without saying that after outputting five pulses, the output of C5 is detected and the shift register is reset, but this is omitted in FIG. 5 as in FIG. 2.

また、第3図実施例においては、一致回路26の出力信
号によってトランスミッションゲートTG3の開閉動作
を行い、一致信号の検出によって、トランスミッション
ゲートTG3は開状態となり、分周回路22の出力信号
によって、周波数選択回路27を動作せしめ、分周段出
力信号diおよびdi+1を交互に発音回路28に与え
、可聴音を発生せしめる。
Further, in the embodiment shown in FIG. 3, the transmission gate TG3 is opened and closed by the output signal of the matching circuit 26, the transmission gate TG3 is opened by detecting the matching signal, and the frequency is controlled by the output signal of the frequency dividing circuit 22. The selection circuit 27 is activated and the frequency division stage output signals di and di+1 are alternately applied to the sound generation circuit 28 to generate an audible sound.

可聴音の停止は、一致回路26にタイマー機能を有する
単安定マルチバイブレークを挿入すればよい。
To stop the audible sound, a monostable multivib break having a timer function may be inserted into the matching circuit 26.

また、スイッチScは、携帯者が必要に応じて閉じるこ
とによって、ブザー音を確認するためのものである。
Further, the switch Sc is for the wearer to confirm the buzzer sound by closing it as necessary.

また、アラーム時刻の設定は、第2図実施例と同様に行
なえばよい。
Further, the setting of the alarm time may be performed in the same manner as in the embodiment shown in FIG.

上述したように、本発明によればアナログ電子時計にお
けるアラーム時刻の設定が、容易、且つ正確に行えるも
のである。
As described above, according to the present invention, it is possible to easily and accurately set the alarm time in an analog electronic watch.

更にパルス数選択回路29により、1回のスイッチング
で一定間隔のアラーム時刻の設定が可能であり、表示の
見易さ、及び操作性の点においてその効果は大きいもの
となる。
Further, the pulse number selection circuit 29 allows setting of alarm times at regular intervals with a single switching operation, which is highly effective in terms of display visibility and operability.

また、上記アラーム時刻の間隔もパルス数選択回路29
のシフトレジスタを変更するだけで変えることが可能で
あり、汎用性の高い構成となっている。
Further, the interval between the above alarm times is also determined by the pulse number selection circuit 29.
This can be changed simply by changing the shift register, making it a highly versatile configuration.

さらにまた、時間計数回路24、記憶回路25、パルス
数選択回路29も電界効果トランジスタにより構成でき
るので、従来の発振回路21、分周回路22、及び1駆
動回路23を含めてモノリシックIC化することが可能
であり、生産性、経済性、小型化等の効果は著しいもの
となる。
Furthermore, since the time counting circuit 24, memory circuit 25, and pulse number selection circuit 29 can also be constructed using field effect transistors, it is possible to form a monolithic IC including the conventional oscillation circuit 21, frequency dividing circuit 22, and 1 drive circuit 23. is possible, and the effects of productivity, economy, miniaturization, etc. are significant.

また、第2図、及び第3図の実施例回路においては、ア
ラーム設定時刻と時計との同期をとるとき、時間計数回
路24と記憶回路25とが共通のリセット端子によりそ
の内容が同一となり、一致検出回路が動作しアラーム音
を発生するため、各回路のリセットが確実に実行された
か否かが明確に判断できるという利点をも有するもので
ある。
In addition, in the embodiment circuits of FIGS. 2 and 3, when synchronizing the alarm setting time with the clock, the time counting circuit 24 and the memory circuit 25 have the same content through a common reset terminal, Since the coincidence detection circuit operates and generates an alarm sound, it also has the advantage that it can be clearly determined whether or not each circuit has been reliably reset.

このようにすれば、アラーム時刻設定操作が、一段と簡
単となる。
In this way, the alarm time setting operation becomes even easier.

さらに、本発明のアラーム時刻設定用の時表示は24時
間表示が可能であり、分表示は1分表示にすると携帯者
が、分表示が小さくなるので、2分間隔から5分間隔に
すれば適当であり、このような場合にも、パルス数選択
回路29のシフトレジスタを変更するだけでよい。
Furthermore, the hour display for setting the alarm time of the present invention can be displayed in 24 hours, and the minute display can be changed to 1 minute display. This is appropriate, and even in such a case, it is sufficient to simply change the shift register of the pulse number selection circuit 29.

さらにまた、計数回路24、記憶回路25、パルス数選
択回路29も電界効果トランジスタを用いて構成できる
ので、発振回路21、分周回路22および駆動回路23
を含めてモノリシック集積化することができるので、製
造上の効果は著しいものである。
Furthermore, since the counting circuit 24, the memory circuit 25, and the pulse number selection circuit 29 can also be configured using field effect transistors, the oscillation circuit 21, the frequency dividing circuit 22, and the drive circuit 23
Since it can be monolithically integrated including the components, the manufacturing effect is significant.

また、第2図および第3図の実施例回路においては、ア
ラーム設定時刻と時計との同期をとるとき、計数回路2
4と記憶回路25とが、リセットにより内容一致となる
ため、一致検出回路が動作してアラーム音を発するので
、リセットが確実に実行されたか否かが明確に判断でき
る利点を有する。
In the embodiment circuits of FIGS. 2 and 3, when synchronizing the alarm setting time with the clock, the counting circuit 2
4 and the storage circuit 25 become identical in content by the reset, the coincidence detection circuit operates and generates an alarm sound, so it has the advantage that it can be clearly determined whether or not the reset has been reliably executed.

パルス数選択回路は、計数回路に設けた秒カウンタを適
宜利用することも可能である。
The pulse number selection circuit can also appropriately utilize a second counter provided in the counting circuit.

【図面の簡単な説明】[Brief explanation of drawings]

第1図aは、本発明の一実施例である電子腕時計の文字
板を示す。 第1図すは、アラーム設定時刻の設定方法を示す図であ
る。 第1図Cは、アラーム設定時刻の設定機構断面図を示す
。 第2図は、本発明の一実施例である電子腕時計の時計回
路図を示す。 第3図は、本発明の一実施例である他の電子腕時計の時
計回路図を示す。 11:文字板、12:窓、13:時設定車、14:分設
定車、15:時分回転車、16a、16b:ホール素子
、17a、17b:磁性材、21:発振回路、22:分
周回路、23:、駆動回路、24:時間計数回路、25
:記憶回路、26:−数回路、27:周波数選択回路、
28:発音回路、29:パルス数選択回路、R:抵抗、
Q:水晶振動子、C1,C2:コンデンサ、11. I
2. I3. I4゜I5.I6.I7:インバータ、
FF1.FFn:フリップフロップ、TGl、TG2.
TG3: トランスミッションゲート、EXl、EX
2:排他的論理和回路、L:コイル、M:モータ、N0
R1,NO馬NOR3:ノア回路、Sa、Sb、Sc、
SR:スイッチ。
FIG. 1a shows a dial of an electronic wristwatch which is an embodiment of the present invention. FIG. 1 is a diagram showing a method of setting an alarm setting time. FIG. 1C shows a sectional view of the alarm setting time setting mechanism. FIG. 2 shows a timepiece circuit diagram of an electronic wristwatch which is an embodiment of the present invention. FIG. 3 shows a timepiece circuit diagram of another electronic wristwatch which is an embodiment of the present invention. 11: Dial board, 12: Window, 13: Hour setting wheel, 14: Minute setting wheel, 15: Hour and minute rotating wheel, 16a, 16b: Hall element, 17a, 17b: Magnetic material, 21: Oscillation circuit, 22: Minute Cycle circuit, 23: Drive circuit, 24: Time counting circuit, 25
: memory circuit, 26: - number circuit, 27: frequency selection circuit,
28: Sound generation circuit, 29: Pulse number selection circuit, R: Resistor,
Q: Crystal resonator, C1, C2: Capacitor, 11. I
2. I3. I4゜I5. I6. I7: Inverter,
FF1. FFn: flip-flop, TGl, TG2.
TG3: Transmission gate, EXl, EX
2: Exclusive OR circuit, L: Coil, M: Motor, N0
R1, NO horse NOR3: Noah circuit, Sa, Sb, Sc,
SR: Switch.

Claims (1)

【特許請求の範囲】 1 少なくとも発振回路と、リセット端子を有する分周
回路と、リセット端子を有し前記分周回路の信号を計数
する時間計数回路と、文字板に設けた窓部にアラーム時
刻を表示するための表示部材とからなるアナログ電子時
計において、前記表示部材に取り付けられたスイッチン
グ機構と、前記スイッチング機構からのスイッチング信
号を入力し、アラーム時刻の設定間隔を決定するパルス
数選択回路と、リセット端子を有し前記パルス数選択回
路の出力を入力して前記表示部材のアラーム時刻を記憶
する記憶回路とを備え、前記時間計数回路の内容と前記
記憶回路の計数内容の一致を検出する一致回路と、前記
−数回路の出力によって動作するアラーム音発生装置か
らなることを特徴とするアナログ電子時計。 2 前記分周回路、時間計数回路、および記憶回路のリ
セット端子が共通であることを特徴とする特許請求の範
囲第1項記載のアナログ電子時計。
[Claims] 1. At least an oscillation circuit, a frequency dividing circuit having a reset terminal, a time counting circuit having a reset terminal and counting the signal of the frequency dividing circuit, and an alarm time displayed in a window provided on the dial. An analog electronic watch comprising: a display member for displaying an alarm time; , a memory circuit having a reset terminal and inputting the output of the pulse number selection circuit to store the alarm time of the display member, and detecting coincidence between the contents of the time counting circuit and the count contents of the memory circuit. An analog electronic timepiece comprising a coincidence circuit and an alarm sound generating device operated by the output of the minus number circuit. 2. The analog electronic timepiece according to claim 1, wherein the frequency dividing circuit, the time counting circuit, and the memory circuit have a common reset terminal.
JP3225876A 1976-03-24 1976-03-24 analog electronic clock Expired JPS5942271B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3225876A JPS5942271B2 (en) 1976-03-24 1976-03-24 analog electronic clock

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3225876A JPS5942271B2 (en) 1976-03-24 1976-03-24 analog electronic clock

Publications (2)

Publication Number Publication Date
JPS52115258A JPS52115258A (en) 1977-09-27
JPS5942271B2 true JPS5942271B2 (en) 1984-10-13

Family

ID=12353976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3225876A Expired JPS5942271B2 (en) 1976-03-24 1976-03-24 analog electronic clock

Country Status (1)

Country Link
JP (1) JPS5942271B2 (en)

Also Published As

Publication number Publication date
JPS52115258A (en) 1977-09-27

Similar Documents

Publication Publication Date Title
JP3064396B2 (en) Electronic clock
US4196583A (en) Analogue electronic alarm timepiece
US4277840A (en) Electronic timepiece
JPWO1995013570A1 (en) Alarm clock
WO1995013570A1 (en) Alarm clock
JPS60224088A (en) Hand type timer
US4493559A (en) Analogue alarm electronic timepiece
JPS5942270B2 (en) Analog electronic clock with alarm and its alarm setting method
JPS5942271B2 (en) analog electronic clock
EP0745913B1 (en) Information display apparatus, in particular electronic watch
US4279029A (en) Electronic timepiece
JPS6045388B2 (en) Electronic equipment with notification function
JPS641680Y2 (en)
JPS5885185A (en) Dial type multifunctional time piece
JPS6212870B2 (en)
JPS5942272B2 (en) alarm electronic clock
JPH0429433Y2 (en)
JPS6133149B2 (en)
JPS5934987B2 (en) electronic clock
JPH0330875Y2 (en)
JPH0439597Y2 (en)
GB1536982A (en) Electronic alarm timepieces
JPH0225791A (en) Electronic watch with alarm
JPS58113884A (en) Electronic clock with timer
JPS5814625B2 (en) Stopwatch device