JPS5942492B2 - プツシユプルパルス増巾回路 - Google Patents

Description

【発明の詳細な説明】 本発明は一対の電界効果トランジスタを増巾素子として
使用し、之等をプッシュプル動作させるようにしたプッ
シュプルパルス増巾回路の改良に係る。

斯るプッシュプルパルス増巾回路の一対の電界効果トラ
ンジスタのゲートに第１図Ａに示す如き入力パルス信号
（矩形波信号）を供給する場合、実際の各ゲート・ソー
ス間入力電圧は第１図Ｂ。

Ｃに示す如く、そのゲート入力容量の存在により之と入
力側の抵抗できまる時定数に応じた同じ立上り時間及び
立下り時間を有する波形の鈍ったものとなる。

ところで、デプレッション形電界効果トランジスタ、例
えば接合形電界効果トランジスタとしての縦形接合形電
界効果トランジスタの場合、トランジスタのゲートに加
える入力パルス信号のレベルが等しいと、ゲート・ソー
ス間電圧ＶＯＳ （横軸）とドレイン・ソース電圧ｖ
ｎｓ （縦軸）との関係はＮチャンネル形の場合を例
示すると第２図に示す如く比例係数が正の比例直線１の
下方に凸の曲線２に示す如くなる。

尚、−ＶＰはピンチオフ電圧、２ＶＢ＝ＶＧＳ＝−ＶＰ
のときの電圧で、一対のトランジスタの直列回路の両端
に接続された直流電源の電圧となる。

以上の理由により、一対のトランジスタのオンオフ（オ
ンオフ）の過渡時に一対のトランジスタが同時に一時的
；こオンとなって、その各ドレインソース間に同時に電
流が流れ（之を縦電流という）、之が電力損失となった
。

斯る点に鑑み、本発明は上述のような原因に基づく電力
損失を有効に回避することのできるプッシュプルパルス
増巾回路を提案せんとするものである。

以下に第３図を参照して、本発明をその一実施例につき
詳細）こ説明する。

Ｑｌ、Ｑ２は一対の電界効果トランジスタで、デプレッ
ション形電界効果トランジスタとしての縦形接合形電界
効果トランジスタで、夫々Ｐチャンネル形及びＮチャン
ネル形である。

そして、トランジスタＱ１のドレインがトランジスタＱ
２のドレインに接続され、電圧ＶＢの直流電源Ｂ１の正
極がトランジスタＱ１のソースに接続され、その負極が
他方の電圧ＶＢの直流電源Ｂ２の正極に接続され、その
負極がトランジスタＱ２のソースに接続される。

３は負荷で、トランジスタＱｔ 、Ｑ２のドレインと、
直流電源Ｂ１．Ｂ２の接続中点との間に接続される。

そして、一対の電界効果トランジスタＱ１．Ｑ２の各ゲ
ートにそのゲート入力容量と共同して放電時定数が充電
時定数より犬となる如き入力時定数回路４，５が夫々設
けられ、入力パルス信号を入力時定数回路４，５を夫々
通じて一対の電界効果トランジスタＱ１．Ｑ２のゲート
に供給するようにする。

Ｓｌ、Ｂ２はその入力パルス信号の信号源で、その各一
端がトランジスタＱ１．Ｑ２の各ソースに接続され、そ
の各他端が入力時定数回路４，５を通じてトランジスタ
Ｑ１．Ｑ２の各ゲートに接続される。

入力時定数回路４，５は夫々同じ抵抗値の抵抗器（信号
源Ｓ１．Ｂ２の信号源インピーダンスも含み得、あるい
は信号源インピーダンス自体のみでも良い）６ａ、６ｂ
と、ダイオード７ａ。

７ｂ及び同じ抵抗値の抵抗器８ａ、８ｂの並列回路との
直列回路により構成される。

尚、ダイオード７ａはそのカソードがトランジスタＱ１
のゲート側、ダイオード７ｂはそのアノードがトランジ
スタＱ２のゲート側に夫々接続されている。

尚、抵抗器６ａ、６ｂの抵抗値をＲ８、抵抗器８ａ、８
ｂの抵抗値Ｒｇと夫々すると、之等はＲ，：＞Ｒ８に選
定される。

次に第３図の回路の動作を説明しよう。

入力時定数回路５の等何回路を第４図に示す。

９ｂはトランジスタＱ２のゲート入力容量Ｃｉを示すコ
ンデンサである。

信号源Ｓ１．Ｂ２の入力パルス信号（電圧）は第５図Ａ
に示す如きデユーティ−５０係の矩形波であるとする。

トランジスタＱ２に対しては、第５図Ａの入力パルス信
号が立上るとコンデンサ９ｂよりの電流が抵抗器６ｂ−
抵抗器８ｂを通じて流れてコンデンサ９ｂの放電が行わ
れる。

このときは、トランジスタＱ２のゲート入力電圧、則ち
コンデンサ９ｂの端電圧は第５図Ｃに示す如くピンチオ
フ電圧−■Ｐから、時定数τ１−（Ｒ８＋Ｒ２）・Ｃ１
を以って立上りＯに至り、トランジスタＱ２はオンとな
る。

又、第５図Ａの入力パルス信号が立下ると、電流がダイ
オード７ｂ−抵抗器６ｂを通じてコンデンサ９ｂに流れ
て充電が行われる。

このときは、トランジスタＱ２のゲートソース間電圧、
即ちコンデンサ９ｂの端電圧は第５図Ｃに示す如くＯか
ら、時定数τ２”Ｒ８−Ｃ１を以って立下りピンチオフ
電圧−Ｖｐに至り、トランジスタＱ２はオフとなる。

この場合、放電時定数τ、及び充電時定数１２間に於て
は、明らかにτ□〉τ２である。

又、トランジスタＱ１に対しては、第５図Ａの入力パル
ス信号が立下るとコンデンサ９ａ（図示せず）よりの電
流は抵抗器６ａ−抵抗器８ａを通じてコンデンサ９ａの
放電が行われる。

このときは、トランジスタＱ、のゲートソース間電圧、
即ちコンデンサ９ａの端電圧は第５図Ｂに示す如くピン
チオフ電圧Ｖｐから、時定数τ□＝（Ｒｓ＋Ｒ２）・Ｃ
ｉを以って立下りＯに至り、トランジスタＱ１はオンと
なる。

又、第５図Ａの入力パルス信号が立上ると、電流がダイ
オード７ａ−抵抗器６ａを通じてコンデンサ９ａに流れ
て充電が行われる。

このときは、トランジスタＱ１のゲートソース間電圧、
即ちコンデンサ９ａの端電圧は第５図Ｂに示す如く０か
ら、時定数τ２＝Ｒ８−Ｃ１を以って立上りピンチオフ
電圧■Ｐに至り、トランジスタＱ１はオフとなる。

この場合上述と同様に、放電時定数τ１及び充電時定数
１２間に於ては、明らかにτ１〉τ２である。

かくして、トランジスタＱ１．Ｑ２は交互にオン、オフ
し、その対応する過渡時に於けるゲート入力電圧の立上
り時間及び立下り時間が異なる。

従って、トランジスタＱ１．Ｑ２がオンオフの過渡時に
於て同時にオンとなることが回避され、無駄な電力消費
が無くなる。

尚、入力時定数回路４，５は第６図のようにも構成する
ことができる。

即ち、ＮＰＮ形及びＰＮＰ形トランジスタ１０．１１の
各エミッタが夫々抵抗値の異なる抵抗器１２．１３を通
じて端子１４に接続され、トランジスタ１０のコレクタ
が直流電源Ｂの正極に接続され、トランジスタ１１のコ
レクタが直流電源Ｂの負極に接続され、トランジスタ１
０．１１のベースとトランジスタ１１のコレクタとの間
に入力パルスの信号源８０又はＢ２が接続される。

そして、端子１４がトランジスタＱ１又はＣ２のゲート
に接続される。

そして、入力時定数回路４の場合は、抵抗器１２，１３
の抵抗値が夫々Ｒｓ、Ｒ８＋Ｒ，で、入力時定数回路５
の場合は抵抗器１２．１３の抵抗値が夫々Ｒ８＋Ｒ，。

Ｒｓである。

そして、信号源Ｓ１．Ｂ２のパルス信号によって、トラ
ンジスタ１０．１１が交互にオンオフするようになされ
ている。

上述せる本発明によれば、構成簡単にして一対の電界効
果トランジスタに流れる縦電流による電力損失を回避す
ることのできるプッシュプルパルス増巾回路を得ること
ができる。

【図面の簡単な説明】

第１図は波形図、第２図は特性曲線図、第３図は本発明
の一実施例を示す回路図、第４図は第３図の一部の等何
回路を示す回路図、第５図は波形図、第６図は本発明の
他の実施例の一部を示す回路図である。 Ｑｌ、Ｑ２は電界効果トランジスタ、４，５は入力時定
数回路である。

Claims (1)

【特許請求の範囲】
1. １ 一対の電界効果トランジスタを増巾素子として使用
   し、之等をプッシュプル動作させるようにしたプッシュ
   プルパルス増巾回路に於て、上記一対の電界効果トラン
   ジスタの各ゲートにそのゲート入力容量と共同して放電
   時定数が充電時定数より大となる娘き入力時定数回路が
   夫々設けられ、入力パルス信号を上記入力時定数回路を
   末々通じて上記一対の電界効果トランジスタのゲートに
   供給するようにしたことを特徴とするプッシュプルパル
   ス増巾回路。