JPS5945255B2 - 単調増加波形パルスを入力とする出力パルス時間巾制御回路 - Google Patents

Description

【発明の詳細な説明】 本発明は単調増加波形パルス、例えば三角波ないしその
類似波形パルスの時間巾制御回路に関する。

三角波ないしその類似波形パルスのように時間について
単調増加する入力波形パルスを、任意の時間巾の出力波
形パルスとして取り出すパルス時間巾制御回路には、ト
ランジスタ差動増巾器の入出力特性を利用したものがよ
く知られている。

第１図はトランジスタ差動増巾器を用いた公知の上記パ
ルス時間巾制御回路の−ｆｌＩを示す要部構成図で差動
増巾器Ａを構成するトランジスタＱ１゜Ｑ２．の一方の
入力端子１に三角波ないしその類似波形パルスｖ１を入
力として与え、他方の入力端子２に任意の定常電圧ｖ２
を与えれば、定常電圧Ｖ２の大きさにより任意にパルス
時間巾の制御された出力パルスをレベルシフト・ドライ
ブ回路Ｂの出力端から取り出すことのできるものである
。

すなわち入力端子１に のように時間ｔについて単調増加する入力演形パルスを
、また他方の入力端子２に定常電圧ｖ２をそれぞれ与え
たとき、トランジスタＱ１のコレクタ電流Ｉｃ、が零か
ら■に増大したときの時刻Ｔａにおける入力電圧Ｖ１（
Ｔａ）は、ｈをｋＴ／ｑ（ｋ；ボルツマン定数、ｑ；電
子の荷電量、Ｔ；絶対温度）の常温において約２６ ｍ
Ｖを示す周知の物理量とすると、 Ｖｌ（Ｔａ）−＝Ｖ２−Ｍ？ｎ（Ｉｃ３／ｌ−１）
（２）と表わされ、これを逆変換して得られるＴａ
に関する次式 ％式％（３） から、差動増巾器ＡのトランジスタＱ１のコレクタ電流
Ｉｃ１が零からＩに達し後段のレベルシフト・ドライブ
回路Ｂを作動せしめる迄の時間巾Ｔａすなわち出力パル
スの時間巾は定常電圧ｖ２のレベル値で任意に制御でき
ることが説明される。

しかしながら式（３）からも知れるように出力パルスの
時間巾Ｔａは定常電圧ｖ２の値以外にオフセット電圧ｈ
ｅｎ （Ｉ ｃ ３／Ｉ −１）の影響も受ける。

オフセット電圧の値は個々の回路によりすなわち製品毎
にそれぞれ異なるのが通例であるから、等しい時間巾Ｔ
ａを得るためには製品毎にそれぞれ異なる定常電圧Ｖ２
を与えなければならず、すべてを同一レベル値の電圧で
一意的に規定することは技術的にきわめて困難である。

特にこの定常電圧ｖ２を共通の直流電源Ｖｃｃからの抵
抗分割で供給する回路では、製品毎にそれぞれ異なる分
割抵抗比を設けない限り出力パルスの時間巾を等しくす
ることはできず、またこれが行なわれたとしても直流電
源Ｖｃｃの電圧値に変化が生じれば技術的には全く無意
味なものとなる。

このようにトランジスタ差動増巾器を用いたパルス時間
巾制御回路にとってオフセット電圧の存在は、回路設計
をきわめて不自由ならしめ、集積回路化による量産を困
難とするほか、直流電源電圧に依存性を持つなど種々の
不都合をもたらしている。

オフセット電圧の影響を回避する手段の一つとしては、
定常電圧ｖ２の設定領域をｖ２〉ｈｌｎ（Ｉｃ３／ｌ−
１）に限定しオフセット電圧分を無視できる状態で使用
することも考えられるが、このような使用態様は定常電
圧Ｖ２のレベル可変範囲を当然狭域に限定し、出力パル
スの時間巾の制御範囲を広域にわたらせることはできな
い。

この際直流電源Ｖｃｃの電圧を充分高くとって定常電圧
Ｖ２のレベル最高値を高めるという救済策がないことも
ないが、回路技術上好ましいことではない。

また回避手段の他の一つには、トランジスタＱ１のコレ
クタ電流■の値を定電流回路のトランジスタＱ３のコレ
クタ電流Ｉｃ３のイに近づけ、オフセット電圧がほぼ零
と見做せる動作条件に設定する方法がある。

しかしこの動作条件下におけるトランジスタＱ１の入力
電流値は電流増巾率をβ。

としてＩ ／７９１が与えられねばならないので当然入
力インピーダンスは低下する。

したがって入力波形パルスＶ１が十分大きくなければ回
路は動作せず、比較的小さい波形パルスを入力としたい
場合には全く適さないものとなる。

またａＶ／ａｔが零に近い波形パルスを入力とした場合
では、常に一定値を保持したままの波形出力が得られ、
パルス時間巾制御回路としての機能は全く失われる。

このようにオフセット電圧の影響を単に回避しようとす
ると息な手段では、出力パルスの時間巾の制御範囲に制
限が加えられるか、入力インピーダンスが低下するかの
好ましからざる現象が新らたに招来されるにすぎない。

オフセット電圧を回路的に補償しようとする試みは、特
公昭４５−２９８４６号「トランジスタ式差動増巾器」
の明細書に提案されている。

この提案によれば、ダイオードと抵抗の直列回路が差動
増巾器の対をなすトランジスタの共通エミッタとそれぞ
れのベースとの間に挿入され、新らたに設けられた定電
流回路から供給される定電流は前記抵抗の調整を介しオ
フセット電流を補償する向きにそれぞれのベース側に適
当に分流される。

この提案回路はオフセット電圧の影響を単に回避しよう
とすると息な手段とは異なり有効な解決手段の一つであ
る。

特に各トランジスタのベースに回路素子の各温度係数に
より規定される抵抗値をそれぞれ選定して抵抗挿入を行
えば温度補償特性も改善できる特長をもつ。

しかし回路素子の各温度係数により抵抗値を選定するこ
とは、理論上は兎も角具体的な数値決定は容易でなく、
加えて選定抵抗値を精度よく集積回路化するためには生
産技術上から相当な制約を受けるので、温度補償特性の
改善は余り期待できるものとは言えず現実的な有効手段
とはならない。

このように前記提案回路は温度補償回路構成が十分には
行ない難いものであり、回路設計技術上の欠陥を依然と
して内包しているものである。

本発明は上記の情況に鑑み、電気的にも十分補償し得る
オフセット電圧補償のだめの回路手段を具えた単調増加
波形パルスを入力とする出力パルス時間巾制御回路を提
供しようとするもので、その目的とするところは低電圧
化、高入力インピーダンス化、温度特性の安定化等の回
路設計技術の自由度をたかめ集積回路化をされめて容易
ならしめようとするものである。

以下図面を用いて詳細に説明する。

第２図は本発明の一実施例の接続回路図で、Ｑｌおよび
Ｑ２はそれぞれ入力端子１または制御端子２を具え公知
の差動増巾器を構成する対トランジスタ、Ｑ３．Ｒ３，
Ｒ１およびＤｌは上記差動増巾器の定電流電源回路を構
成するトランジスタ、抵抗およびダイオード、ｖＢＥｌ
、ｖＢＥ２．およびＶＢＥ３はそれぞれ前記トランジス
タＱ１．Ｑ２およびＱ３のベース・エミッタ間接合電圧
を示す。

前記トランジスタＱ２のベース・制御端子間には抵抗Ｒ
ｏｓが、またベース・コレクタ間にはトランジスタＱい
エミッタ抵抗Ｒ４およびダイオードＤ２からなる定電流
回路が、上記抵抗Ｒｏｓのベース側端子にトランジスタ
Ｑ４のコレクタが接続すれて挿入され、まだ上記トラン
ジスタＱ４のベースには常時定電流が供給されるように
前記定電流電源回路のトランジスタＱ３と共通ベース電
位ニ設定されたトランジスタＱ５がエミッタ抵抗Ｒ５を
介し前記ベースと定電流電源回路間に接続挿入される。

いまトランジスタＱ１．Ｑ２には定電流電源回路から定
電流Ｉｃ３が供給されそれぞれＩｃ３．Ｉｃ２のコレク
タ電流が通じているときの両者のベース間に生じるオフ
セット電圧ＶｏｓＯ値は、飽和電流Ｉｓがそれぞれ等し
ければ周知のとおりＶｏ Ｓ＝ＶＢＥ２−ｖＢＥ１＝Ｍ
’ｎＩ ｃ ２／Ｉ ｓ−Ｍ？ｎ Ｉ ｃ ／Ｉ ５＝
ｈＡｎＩ ｃ ２／Ｉ ｃ １−ｈＡｎ（Ｉｃ３／Ｉｃ
１−１）
（４）となる。

ただしｈは既に説明したｋＴ／ｑを表わす物理量である
。

トランジスタＱ３．Ｑ５の特性を揃えベース・エミッタ
接合電圧を等しくＶＢＥ３＝”ＢＦ２とし、さらにエミ
ッタ抵抗Ｒ３，Ｒ５を等しく設定すれば、ベース電位ｖ
Ｂをあられす次式 ％式％（５） から、トランジスタＱ３．Ｑ５のコレクタ電流Ｉｃ３゜
Ｉｃ、はそれぞれ等しい値をとる。

すなわちトランジスタＱ５のコレクタ電流Ｉｃ５は定電
流電源回路の電流■ｃ３に等しく定電流化される。

ここでトランジスタＱ２のベース・コレクタ間に挿入さ
れた定電流回路からは、定電流Ｉｃ４がトランジスタＱ
４のコレクタから挿入抵抗Ｒｏｓの制御端子２側に向か
って流れる。

この定電流Ｉｃ４はダイオードＤ２およびトランジスタ
Ｑ４とがベースを共通することから、上記定電流Ｉｃ５
との間にｈＡｎＩｃ５／ｌ５＝Ｒ４Ｉｃ４＋Ｍ？ｎＩｃ
４／Ｉｓ （６）で関係づけられ、トランジスタＱ３
．Ｑ５の関係と同じくトランジスタＱ４．Ｑ、の特性を
揃えればさらに Ｉ ｃ ４＝Ｉ／Ｒ４（ｈｌｎＩ ｃ ５／Ｉ ｃ ４
）’１ｙＲ４・ＡｎＩｃ 、／Ｉ ｃ ４＝ｈ／Ｒ４
Ｈ１１ｎ Ｉ ｃ ３Ａｃ ４ （
７）と定電流電源回路の定電流Ｉｃ３と関係づけられる
。

すなわち挿入抵抗Ｒｏｓの両端電圧Ｖ’ｏｓはＶ’ｏｓ
＝Ｒｏｓ ４ｃ４Ｒｏｓ／Ｒ４（ｈ・ＡｎＩｃ ３／Ｉ
ｃ４）・・・・・・（８） となり、挿入抵抗Ｒｏｓおよび定電流■ｃ４をそれぞれ
調整して式（４）におけるオフセット電圧Ｖｏｓに等し
く選定すれば差動増巾器のもつオフセット電圧は完全に
補償することができる。

この際トランジスタＱ２のベース電圧は制御端子２に加
わる定常電圧ｖ２とこの電圧Ｖ’ｏｓとの和となるので
いま式（１）に示す単調増加波形人力パルスｖ０がトラ
ンジスタＱ１の入力端子１に加わり、コレクタ電流■ｃ
１が工に達したとき後段のレベルシフト・ドライブ回路
Ｂが反転するように設定されれば、このときの出力パル
スの時間巾Ｔａは式（３）に上記トランジスタＱ２のベ
ース電圧と挿入抵抗Ｒｏｓの両端電圧Ｖ’ｏｓとの関係
を入れて Ｔａ＝Ｖ−１（Ｖ２） （９
）と表わされ、結局制御端子２に加わる定常電圧ｖ２の
大きさのみで一意的に定め得るようになる。

定常電圧Ｖ２を直流電源Ｖｃｃからの抵抗分割で与える
回路構成の場合には、この大きさは分割抵抗比のみで定
まり他に関与するものがないので、この抵抗比を以って
出力パルス巾を一意的に規定することか可能である。

一般にモノリシック集積回路ではトランジスタ特性を揃
えることはきわめて容易であり、まだ抵抗比による抵抗
形成も好ましいことであるので定常電圧Ｖ２を直流電源
Ｖｃｃからの抵抗分割で与えるようにすれば本発明はモ
ノリシック集積回路にきわめて容易に実施でき量産化を
可能ならしめることができる。

またトランジスタＱ４のベースには常時定電流電源回路
の電流■ｃ３と等しい定電流■ｃ５が供給され、かつト
ランジスタＱ３とＱ５とは特性が揃えられて設定されト
ランジスタＱ４のベース電流■ｃ５は定電流電源回路の
出力電流■ｃ３の温度変化に対応して定電流化されてい
るので、回路の温度補償特性の改善はきわめて簡単な回
路構成で達成できその実現は容易である。

更に式（７）およヒ８）とから抵抗Ｒｏｓの両端電圧Ｖ
’ｏｓは Ｖ’ｏｓ＝ｈ −Ｒｏｓ／Ｒ［ｎＩｃ５／Ｉｃ４＝ｈ−
Ｒｏｓ／Ｒ４・１ｎ（Ｉｃ５／Ｉｃ３ ・Ｉｃ３／Ｉｃ
ｔ ４ｃ１／Ｉｃ４）＝ｈ−Ｒｏｓ／Ｒ４（７ｎＩ ｃ
３／Ｉ ｃ １＋Ａｎ（Ｉ ｃ５／Ｉ ｃ３）／（Ｉ
ｃ、／Ｉ ｃｌ） ） ・・・（１
０）と表わせるので、電流比■ｃ５／■ｃ３およびＩｃ
４／■ｃ１を適当に選んで対数環の第２項を無視できる
程度に回路設計を行なうことも自由である。

この場合には定電流回路の出力電流■ｃ４は比較的大き
く設定できるので挿入抵抗ＲｏｓＯ値は比較的小さく設
定可能であり、トランジスタＱ２のベース抵抗値への影
響を成る程度回避でき、低レベル入力に適するものとな
る。

すなわち本発明によれば、トランジスタ差動増巾器のオ
フセット電圧は集積回路化し易い構成で回路的に完全に
補償でき、直流電源Ｖｃｃからの抵抗分割比のみで一意
的に出力パルス時間巾を制御できる出力パルス時間巾制
御回路を、比較的自由な回路設計のもとに有効な温度補
償の改善を以って容易に実現可能である。

ついで回路ＢにおけるトランジスタＱ６の電流増巾率β
６を）１のものに選び、かつそのコレクタ端子に抵抗Ｒ
３・Ｒ５と等しいエミッタ抵抗Ｒ７を具えベース電位を
トランジスタＱ３．Ｑ５と共通電位に設定されたトラン
ジスタＱ７を挿入すればトランジスタＱ６のコレクタ電
流β６■ｃ１もトランジスタＱ３およびＱ５のコレクタ
電流Ｉｃｓ 、Ｉｃ５とそれぞれ等しく定電流化できる
。

したがってこのときのオフセット電圧Ｖｏｓは式（４）
に上記の関係を入れ Ｖｏｓ＝ｈｌｎ（β６−１）Ｔｈｈ＃ｎβ６（ｌυと表
わすことができる。

またオフセット電圧を補償する挿入抵抗Ｒｏｓの両端電
圧Ｖ’ｏｓは式（８）を変形して Ｖ’ｏｓ＝ｈ−Ｒｏｓ／Ｒ４＃ｎ（Ｉｃ３／Ｉｃ１・Ｉ
ｃ １／Ｉｃ４）＝ｈ−Ｒｏｓ／Ｒ４Ａｎ（β６・Ｉｃ
１／Ｉｃ４）＝ｈ −Ｒｏｓ／Ｒ４（７ｎβ６＋１ｎＩ
ｃ １／’ＩＣ４） （１２）となる。

したがってこの場合でも抵抗Ｒ４を調整して定電流Ｉ
ｃ ４ コＩ ｃ １とし、かつ挿入抵抗Ｒｏｓを抵抗
Ｒ４の抵抗値に等しく選べばオフセット電圧を完全に補
償することができる。

トランジスタＱ１のベース入力電流の小さい範囲、すな
わちコレクタ電流Ｉｃ１がＩｃ２に比較して十分に小さ
い範囲では、通常の動作範囲でこの回路条件は成立つの
で、後段回路Ｂの初段トランジスタＱ６に例えばｐｎｐ
）ランジスタのように大きな電流増巾率をもつものを
選びそのコレクタ電流を定電流化すれば、この回路条件
下のオフセット電圧はトランジスタＱ６の電流増巾率β
６の大きさでほとんど決定的に補償され、同時に温度特
性も有効に補償される。

すなわち小入力レベルにおけるオフセット電圧および温
度特性の補償特性は著しく改善される。

以上は定電流Ｉｃ３ 、Ｉｃ５およびβ６■ｃ１がそれ
ぞれ等しい場合について説明したが、既に述べたように
これらの電流比を適当に選んでほぼ同等の効果をもたせ
た回路設計を行なうことも自由である。

第３図は本発明における温度補償特性の改善効果を示す
一実測図で、環境温度ｔ”（ｃ）と出力パルス時間巾Ｔ
ａ（ｍｓ）との関係を制御端子電圧ｖ２Ｍをパラメータ
として表わしたものである。

この実験回路ではトランジスタＱ６として電流増巾率β
６が約１００のｐｎｐ ）ランジスタが使用され、また
定電流■ｃ３．■ｃ、およびβ６■ｃ１が既に設問した
ように式００）の第２項が無視できる程度の低入力レベ
ルに適する電流比率をもつよう設定され、かつ式（１）
で表わされる波形人力パルスＶ１および制御定常電圧Ｖ
２がそれぞれ共通直流電源ｖｃｃから与えられる回路構
成が採られている。

したがって入力レベルの最も低い（Ｑグループおよび比
較的低い（ｂ）グループ領域において特に顕著な温度補
償効果を示すことが明らかにされている。

本実験回路のように入力とする単調増加波形パルスｖ１
を共通の直流電源Ｖｃｃから発生せしめる回路構成をと
った場合には、変動割合いとして見たときの電圧ｖ１．
Ｖ２．ｖｃｃ間にはＶ 、 ｃｃ Ｖ ｃ ｃおよびＶ
２ｃｃＶｃｃの電圧関係が常に成立しているので出力パ
ルスの時間巾Ｔａは式（９）から明らかなように直流電
源Ｖｃｃ電圧変動または変化に全く無関係となる。

したがって最小動作変圧値は回路構成上からのみ一義的
に決定でき回路設計をきわめて容易とする。

例えば回路Ｂの初段トランジスタＱ６に前述のとおり高
電流増巾率をもつｐｎｐ ）ランジスタを選べば、回路
動作電圧はトランジスタＱ１のＶｃＥｍｉｎｔＱ３のＶ
ｃＥｍｉｎおよびＱ６のＶＢＥｍｉｎの総和で定まり、
１．８ｖ程度というきわめて低電圧の電源電圧で十分動
作する回路設計を行なうことが可能である。

またこの際差動増巾器を構成するトランジスタＱ１およ
びＱ２の電流増巾率を高く設定したとしても本発明の効
果を同等阻害するものではないから、きわめて高い入力
インピーダンス回路が実現でき、前述の温度補償特性の
改善効果と相俟って低レベル入力に適する回路設計を容
易に行なうことが可能である。

例えば定電流電源回路の電流■ｃ３を１０μＡ、回路Ｂ
の反転電流■を３μＡのときトランジスタＱ１の電流増
巾率β１に５００のものを選べば６ｎＡの波形人力パル
スｖ１に対しても十分本発明の効果を奏し得る。

更に制御端子２に加える定常電圧ｖ２の最小値はトラン
ジスタＱ１のｖＢ Ｅｒｎ ］ ｎ 、およびＱ３のＶ
ｃＥｍｉｎの和まで下げることができるので、格段の制
御範囲をもつものである。

以上詳細に説明したように、本発明はトランジスタ差動
増巾器のもつオフセット電圧を回路的および温度的に十
分補償し、かつ低電圧化、高入力インピーダンス化、集
積回路化等の回路設計をきわめて容易ならしめたもので
あるから、例えば時限回路のごとき工業分野に適用すれ
ばきわめて顕著なる技術的効果を奏し得る。

【図面の簡単な説明】

第１図はトランジスタ差動増巾器を用いた公知のパルス
時間巾制御回路の一例を示す要部構成図、第２図は本発
明の一実施例の接続回路図で、Ｑｌ。 Ｑ２およびＱ３はそれぞれ公知の差動増巾器を構成する
トランジスタおよび定電流電源回路を構成するトランジ
スタＱ４ ’ Ｒ４’ Ｄ２およびＲｏｓは本発明にか
かる挿入定電流回路および抵抗、Ｑ５およびＱ７はそれ
ぞれ前記トランジスタＱ３と共通ベース電位に設定され
挿入されたトランジスタである。 また第３図は本発明の温度補償特性の改善効果を示す一
実測図である。

Claims (1)

【特許請求の範囲】
1. １ エミッタが共通接続された入力側トランジスタと制
   御側トランジスタと、前記エミッタの共通接続点に接続
   された定電流電源回路とを含む差動増巾器と、前記入力
   側トランジスタのベースに電気的に接続されたパルス入
   力端子と、前記制御側トランジスタのベースに抵抗Ｒｏ
   ｓを介して電気的に接続された出力パルス時間巾制御端
   子と、前記抵抗ＲＯ８の前記制御側トランジスタ側の端
   子に接続された定電流回路とを含み、該定電流回路は前
   記抵抗Ｒｏｓの前記制御側トランジスタ側の端子にコレ
   クタが接続された第１のトランジスタと該第１のトラン
   ジスタのベースに接続されベースとコレクタとが短絡さ
   れた第２のトランジスタとを含み且つ前記定電流電源回
   路を構成するトランジスタと前記第２のトランジスタと
   は電気的特性をほぼ等しくしており、もって前記第１の
   トランジスタのコレクタ電流を前記定電流電源回路の出
   力電流の温度変化に対応させて定電流化していることを
   特徴とする単調増加波形パルスを入力とする出力パルス
   時間巾制御回路。