Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5947395B2 - Bias charge injection method in charge-coupled devices - Google Patents
[go: Go Back, main page]

JPS5947395B2 - Bias charge injection method in charge-coupled devices - Google Patents

Bias charge injection method in charge-coupled devices

Info

Publication number
JPS5947395B2
JPS5947395B2 JP8575976A JP8575976A JPS5947395B2 JP S5947395 B2 JPS5947395 B2 JP S5947395B2 JP 8575976 A JP8575976 A JP 8575976A JP 8575976 A JP8575976 A JP 8575976A JP S5947395 B2 JPS5947395 B2 JP S5947395B2
Authority
JP
Japan
Prior art keywords
charge
bias
gate electrode
signal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8575976A
Other languages
Japanese (ja)
Other versions
JPS5311538A (en
Inventor
重信 酒井
明輝 石本
啓介 三瀬
富信 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP8575976A priority Critical patent/JPS5947395B2/en
Publication of JPS5311538A publication Critical patent/JPS5311538A/en
Publication of JPS5947395B2 publication Critical patent/JPS5947395B2/en
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • G11C19/285Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

【発明の詳細な説明】 本発明は電荷結合型デバイスに一定量のバイアス電荷を
安定に注入するためのバイアス電荷注入法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a bias charge injection method for stably injecting a constant amount of bias charge into a charge-coupled device.

電荷結合型デバイスは、表正に絶縁膜を有する半導体基
板および該絶縁膜上に設けられた複数個の駆動電極より
なり、上記半導体基板と上記絶縁膜との界面に沿つて蓄
積された電荷を、上記駆動電極に1、同■された駆動パ
ルスにより転送する機能を有する。
A charge-coupled device is composed of a semiconductor substrate having an insulating film on the surface and a plurality of drive electrodes provided on the insulating film, and is used to discharge charges accumulated along the interface between the semiconductor substrate and the insulating film. , has a function of transmitting data using drive pulses applied to the drive electrodes.

そしてかかる電荷結合型デバイスはシフトレジスタとし
ての機能を持ち、ディジタルデバイスならびにアナログ
デバイスの分野で幅広い応用範囲を有している。またこ
のような電荷結合型デバイスはCCDとも呼ばれ、その
原理は例えばB−S−T−Jの1970年4月号49巻
4号におけるW。S、ポールとY、E、スミスによる論
文““チャージ・カツプルド・セミコンダクタ・デバイ
ス’’に詳細に述べられている。ところで電荷結合型デ
バイスをアナログデバイスとして使用するときは扱う信
号に比例した電荷を転送し、ディジタルデバイスとして
使用するときは扱う信号すなわち情報の““l’’を例
えば““電荷有り’’に対応させ、情報の’“0’’を
’“電荷なし’’に対応させて転送する。
Such charge-coupled devices function as shift registers and have a wide range of applications in the fields of digital devices and analog devices. Such a charge-coupled device is also called a CCD, and its principle is described in, for example, W in B-S-T-J, April 1970, Vol. 49, No. 4. It is described in detail in the paper "Charge Coupled Semiconductor Devices" by S. Paul and Y. E. Smith. By the way, when a charge-coupled device is used as an analog device, it transfers a charge proportional to the signal it handles, and when it is used as a digital device, the "l" of the signal or information it handles corresponds to, for example, "with charge". The information ``0'' corresponds to ``no charge'' and is transferred.

いづれの場合においても、電荷結合型デバイスでは、転
送回数が増すにつれて、転送損失と称する電荷の減衰が
あり、これに伴つて信号が減衰する性質がある。
In either case, charge-coupled devices have the property that as the number of transfers increases, there is a charge attenuation called transfer loss, and the signal attenuates accordingly.

この電荷減衰を軽減するひとつの有力な手段としてフア
ツトゼロと称する方法がある。この方法では、信号電荷
の有無に拘らず、一定量のバイアス電荷を電荷結合型デ
バイスに注入転送する。このバイアス電荷の存在によつ
て、信号電荷の減衰が低減されることが広く知られてい
る。しかるに、従来より用いられて来たバイアス電荷注
入法では、バイアス電荷を注入するためのバイアス電圧
に僅かな変動があつても、バイアス電荷が大きく変動し
、一定量のバイアス電荷を注入することが困難であると
いう欠点があつた。
One effective means for reducing this charge attenuation is a method called fat zero. In this method, a fixed amount of bias charge is injected and transferred to a charge-coupled device regardless of the presence or absence of signal charge. It is widely known that the presence of this bias charge reduces the attenuation of signal charges. However, in the conventional bias charge injection method, even if there is a slight variation in the bias voltage for injecting bias charges, the bias charge fluctuates greatly, making it difficult to inject a fixed amount of bias charge. The drawback was that it was difficult.

第1図は従来法により電荷結合型デバイスにバイアス電
荷を注入する方法を示すもので、図中1は接地されたP
型半導体基板、2は上記半導体基板上に設けられた絶縁
膜、3,4,5,・・・は上記絶縁膜上に設けられた駆
動電極を示す。駆動電極3,4,5,・・・は基板上の
他の部分で2つおきに電気的に接続されて、駆動パルス
発生器6,7,8を介して接地されている。この駆動パ
ルス発生1器6,7,8はそれぞれ120゜の位相差を
有する。また入力ゲート電極9、出力ゲート電極10は
、それぞれn型不純物を拡散した拡散層11,12と一
部重なるように絶縁膜2を介して設けられている。ここ
で拡散層11は直接的に接地されていると共に、拡散層
12は負荷抵抗13、電源14を介して接地されている
。前記駆動電極群3,4,5,・・・には、常時駆動パ
ルス発生器6,7,8により3相の正パルスが印加され
ているため、電極3に正パルスが印加されている期間内
に、入力ゲート電極9に入5力信号発生器16より正パ
ルスが印加されるならば、接地された前記n型拡散層か
ら入力ゲート電極9下を通つて電極3下に電子(信号電
荷)が注入される。該信号電荷は、前記6,7,8によ
り順次右方向へ転送され出力ゲート電極10下を通り、
逆バイアスされた拡散層12に導かれ、負荷抵抗13を
通り放電され、該負荷抵抗13の電位差として基板外部
に検出される。
Figure 1 shows a conventional method of injecting bias charges into a charge-coupled device.
2 is an insulating film provided on the semiconductor substrate, and 3, 4, 5, . . . are drive electrodes provided on the insulating film. The drive electrodes 3, 4, 5, . The drive pulse generators 6, 7, and 8 each have a phase difference of 120°. Further, the input gate electrode 9 and the output gate electrode 10 are provided via the insulating film 2 so as to partially overlap with the diffusion layers 11 and 12 in which n-type impurities are diffused, respectively. Here, the diffusion layer 11 is directly grounded, and the diffusion layer 12 is grounded via a load resistor 13 and a power source 14. Since three-phase positive pulses are constantly applied to the drive electrode groups 3, 4, 5, . . . by the drive pulse generators 6, 7, 8, the period during which the positive pulses are applied to the electrodes 3 If a positive pulse is applied from the input signal generator 16 to the input gate electrode 9, electrons (signal charge ) is injected. The signal charge is sequentially transferred to the right by the above-mentioned 6, 7, and 8 and passes under the output gate electrode 10,
It is guided to the reverse biased diffusion layer 12, discharged through the load resistor 13, and detected outside the substrate as a potential difference across the load resistor 13.

ところで電荷結合型デバイスにおいては、前述の如く、
転送損失に伴う電荷の減衰があるため、電荷の転送回数
が多くなると信号電荷が減少する。
By the way, in charge-coupled devices, as mentioned above,
Since charge attenuation occurs due to transfer loss, the signal charge decreases as the number of charge transfers increases.

この原因の主なるものは、半導体基板1と絶縁膜2との
界面に存在する信号電荷を捕獲するトラツプ等によるも
のと考えられている。そこで、このトラツプをバイアス
電荷によりあらかじめ満たしておけば、信号電荷はトラ
ツプに捕獲されることなく転送されるので、転送損失が
減少し、転送効率が向上する。次に、上記バイアス電荷
を注入するための従来の方法について説明すると、入力
ゲート電極9に直流バイアス電荷を加えることによつて
入力信号の有無にかかわらず信号電荷より十分小さいバ
イアス電荷を注入する方法が行われてきた。
The main cause of this is thought to be a trap or the like that captures signal charges existing at the interface between the semiconductor substrate 1 and the insulating film 2. Therefore, if this trap is filled in advance with bias charges, the signal charges are transferred without being captured by the traps, thereby reducing transfer loss and improving transfer efficiency. Next, the conventional method for injecting the bias charge will be described. A method of injecting a bias charge sufficiently smaller than the signal charge by adding a DC bias charge to the input gate electrode 9 regardless of the presence or absence of an input signal. has been carried out.

第2図に入力ゲート電極に入力信号電圧INを印加し、
信号電荷Qを注入した場合の信号電荷注入特性に関する
実,験結果を示す。第2図の遷移領域においては、IN
とQの関係は急俊である。このことは、バイアス電圧と
して0.7を入力ゲート電圧に印加し、信号電荷量の約
10%をバイアス電荷量として注入しようとした場合、
僅か±0.1Vのバイアス電圧の変動により、バイアス
電荷量は信号電荷量のO%ないし55%と大きく変動す
ることを意味する。従つて、従来のバイアス電荷注入方
法では、一定量のバイアス電荷を安定に注入することが
むづかしいという欠点があつた。また従来のバイアス電
荷注入法を電荷再生回路に適用した場合に生ずる別の問
題があつた。
In Fig. 2, an input signal voltage IN is applied to the input gate electrode,
Actual and experimental results regarding signal charge injection characteristics when signal charge Q is injected are shown. In the transition region of Fig. 2, IN
The relationship between Q and Q is acute. This means that if you apply a bias voltage of 0.7 to the input gate voltage and try to inject about 10% of the signal charge as the bias charge,
This means that a bias voltage variation of only ±0.1 V causes the bias charge amount to vary greatly from 0% to 55% of the signal charge amount. Therefore, the conventional bias charge injection method has the disadvantage that it is difficult to stably inject a constant amount of bias charge. Another problem arises when the conventional bias charge injection method is applied to a charge regeneration circuit.

すなわち前述した如く信号電荷を多数回転送した後では
、信号電荷量が減衰するので、信号電荷量がある電荷量
まで減衰したとき、入力信号電荷量まで再生するために
電荷再生回路が必要となる。そしてバイアス電荷を注入
する方法は電荷再生回路の電荷再生部においても必要と
される技術である。第3図は従来の再生回路を示すもの
で、接地されたP型半導体基板20上に設けられた絶縁
膜21上には周知の方法により複数個の駆動電極22,
23,24,25,26,27が並べられており、該電
極群のうち22と25,23と26,24と27が接続
されている。また電極22,23,24はそれぞれ12
0゜の位相差を有する駆動パルス発生器28,29,3
0を介し接地されている。そして出力ゲート電極31は
拡散層32,33と一部重なるように絶縁膜21を介し
て設けられ、駆動パルス発生器34を介して接地されて
いる。ここで拡散層33は電位差Dの電源45を介し接
地され、拡散層32は配線36を介し入力ゲート電極3
7に接続されている。また制御ゲート電極38は接地さ
れた拡散層39に一部重なるように絶縁膜21を介して
設けられ、駆動パルス発生器40を介して接地されてい
る。なお電極22,23,24は信号電荷が転送されて
きた電荷結合型デバイスの終端を、電極25,26,2
7は新らたに再生された信号電荷を転送する次段の電荷
結合型デバイスの始端を示すものとする。而してこのよ
うな電荷再生回路の動作を概略すると次の通りである。
信号電荷が信号電荷検出用拡散層に転送されてくると転
送されてきた信号電荷量に応じて電位変化が生ずる。こ
の電位変化を次段電荷結合型デバイスの入力ゲート電極
に印加し、独立した別の電荷注入用拡散層より該入カゲ
ート電極下を通つて信号電荷が再生され注入される。通
常、電位変化が生じない場合すなわち信号電荷が転送さ
れでこない場合は、次段電荷結合型デバイスへ信号電荷
が注入され、電位変化が生じた場合,すなわち信号電荷
が転送されてきた場合は、次段電荷結合型デバイスへ信
号電荷が注入されない。つまり、電荷再生回路を介して
情報が反転される。次に第3図を用い従来の再生回路の
動作をさらにくわしく説明する。 1すなわち駆動電極
24,25に正パルスが印加されていない状態で、出力
ゲート電極31へ駆動パルス発生器34より正パルスを
r同Iし、拡散層32を正の電圧VDまであらかじめ充
電(プリチヤージ)してぉく。
In other words, as described above, after the signal charge is transferred many times, the signal charge amount attenuates, so when the signal charge attenuates to a certain amount of charge, a charge regeneration circuit is required to regenerate the input signal charge amount. . The method of injecting bias charges is also a technique required in the charge regeneration section of the charge regeneration circuit. FIG. 3 shows a conventional reproducing circuit, in which a plurality of drive electrodes 22,
23, 24, 25, 26, and 27 are arranged, and among the electrode groups, 22 and 25, 23 and 26, and 24 and 27 are connected. Moreover, the electrodes 22, 23, 24 each have 12
Drive pulse generators 28, 29, 3 with a phase difference of 0°
It is grounded via 0. The output gate electrode 31 is provided via the insulating film 21 so as to partially overlap the diffusion layers 32 and 33, and is grounded via the drive pulse generator 34. Here, the diffusion layer 33 is grounded via a power source 45 with a potential difference D, and the diffusion layer 32 is connected to the input gate electrode 3 via a wiring 36.
7 is connected. Further, the control gate electrode 38 is provided via the insulating film 21 so as to partially overlap the grounded diffusion layer 39, and is grounded via the drive pulse generator 40. Note that the electrodes 22, 23, and 24 connect the terminal end of the charge-coupled device to which the signal charge has been transferred to the electrodes 25, 26, and 2.
7 indicates the starting end of the next-stage charge-coupled device to which the newly reproduced signal charge is transferred. The operation of such a charge regeneration circuit is summarized as follows.
When signal charges are transferred to the signal charge detection diffusion layer, a potential change occurs depending on the amount of transferred signal charges. This potential change is applied to the input gate electrode of the next-stage charge-coupled device, and signal charges are regenerated and injected from another independent charge injection diffusion layer through under the input gate electrode. Normally, when a potential change does not occur, that is, no signal charge is transferred, the signal charge is injected into the next stage charge-coupled device, and when a potential change occurs, that is, when the signal charge is transferred, No signal charge is injected into the next stage charge-coupled device. That is, information is inverted via the charge regeneration circuit. Next, the operation of the conventional reproducing circuit will be explained in more detail with reference to FIG. 1, that is, in a state where no positive pulse is applied to the drive electrodes 24 and 25, a positive pulse is applied to the output gate electrode 31 from the drive pulse generator 34, and the diffusion layer 32 is precharged (precharged) to a positive voltage VD. ).

該プリチャージ電圧VDは配線36を介し入.カゲート
電極37へ印加される。この印加されている期間内に、
電極24へ駆動パルス発生器30より正パルスを印加す
る。信号電荷が電極24下に転送されておれば・該正パ
ルスの立下り時に信号電荷は、拡散層32へ導かれる。
ここで拡散層32、配線36、入カゲート電極37の静
電容量の和をC、拡散層32へ転送されてきた信号電荷
量をQtとすると、拡散層32にはQt/Cの電位変化
が生ずる。したがつて拡散層32の電圧はVD−Qt/
Cまで低下する。該電圧VD−Qt/Cが入カゲート3
7の閾値電圧よりも低くければ、電極25に駆動パルス
発生器28より正パルスが印加されている期間内に、制
御ゲート電極38に駆動パルス発生器40より正パルス
を印加しても拡散層39より信号電荷は注入されない。
信号電荷が拡散層32へ転送されてこなければ、拡散層
32には信号電荷による電位変化が生じず、拡散層32
および入カゲート電極37はプリチヤージ電圧VDを保
持する。該プリチヤージ電圧VDは入力ゲート37の閾
値電圧よりも高く設定してあるため、電極25に正パル
スが印加されている期間内に制御ゲート電極38へ正パ
ルスを印加すれば、拡散層39より電極38,37下を
通り電極25下へ信号電荷が注入され、信号電荷が再生
される。該再生された信号電荷は駆動パルス発生器28
,29,30の3相正パルスにより順次右方向へ転送さ
れる。したがつて、第3図に示す電荷再生回路において
は、信号電荷(情報)は反転して次段電荷結合型デバイ
スへ伝えられる。第3図の電荷再生回路において入力ゲ
ート電極37にバイアス電圧を加え一定量のバイアス電
荷を注入するためには、信号電荷が拡散層32へ転送さ
れてきたときにも、拡散層32の電圧を注入したいバイ
アス電荷量に応じて、入カゲート37の閾値電圧よりわ
ずかに高い値になるよう前記プリチヤージ電圧VDを設
定しなければならない。しかし信号電荷量は駆動パルス
発生器28,29,30より発生される正パルス波高値
の変動、あるいは入力信号系列等によつて変化する。し
たがつて一定量のバイアス電荷を安定に注入するために
は、前記信号電荷量の変化に応じてプリチヤージ電圧V
Dを制御しなければならず、これを実現することは非常
に困難である。そのため従来は第4図に示すごとく新ら
たに入カゲート電極4L電源42を設け、信号電荷の有
無にかかわらず拡散層39より電極41下を通り電極2
5下へー定量のバイアス電荷を注入する方法がとられて
いる。
The precharge voltage VD is applied via the wiring 36. It is applied to the cover electrode 37. During this applied period,
A positive pulse is applied to the electrode 24 from the drive pulse generator 30. If the signal charge is transferred below the electrode 24, the signal charge is guided to the diffusion layer 32 at the fall of the positive pulse.
Here, if the sum of the capacitances of the diffusion layer 32, wiring 36, and input gate electrode 37 is C, and the amount of signal charge transferred to the diffusion layer 32 is Qt, then the diffusion layer 32 has a potential change of Qt/C. arise. Therefore, the voltage of the diffusion layer 32 is VD-Qt/
It drops to C. The voltage VD-Qt/C is the input gate 3
If the threshold voltage is lower than the threshold voltage of 7, even if a positive pulse is applied from the drive pulse generator 40 to the control gate electrode 38 during the period when the positive pulse is applied from the drive pulse generator 28 to the electrode 25, the diffusion layer No signal charge is injected from 39.
If the signal charge is not transferred to the diffusion layer 32, no potential change occurs in the diffusion layer 32 due to the signal charge, and the diffusion layer 32
And input gate electrode 37 holds precharge voltage VD. Since the precharge voltage VD is set higher than the threshold voltage of the input gate 37, if a positive pulse is applied to the control gate electrode 38 during the period in which the positive pulse is applied to the electrode 25, the electrode will be removed from the diffusion layer 39. The signal charges are injected under the electrode 25 through the electrodes 38 and 37, and the signal charges are reproduced. The regenerated signal charge is sent to the drive pulse generator 28.
, 29, and 30 are sequentially transferred to the right. Therefore, in the charge regeneration circuit shown in FIG. 3, the signal charge (information) is inverted and transmitted to the next stage charge-coupled device. In order to apply a bias voltage to the input gate electrode 37 and inject a certain amount of bias charge in the charge regeneration circuit shown in FIG. The precharge voltage VD must be set to a value slightly higher than the threshold voltage of the input gate 37, depending on the amount of bias charge desired to be injected. However, the amount of signal charge changes depending on fluctuations in the peak values of the positive pulses generated by the drive pulse generators 28, 29, and 30, or the input signal series. Therefore, in order to stably inject a constant amount of bias charge, the precharge voltage V must be adjusted according to the change in the amount of signal charge.
D must be controlled, which is very difficult to achieve. Therefore, conventionally, as shown in FIG. 4, a new input gate electrode 4L power source 42 is provided, and the electrode 2 passes from the diffusion layer 39 under the electrode 41 regardless of the presence or absence of signal charges.
A method has been adopted in which a fixed amount of bias charge is injected into the lower part of the cell.

しかしながら、この方法でも第1図で説明したバイアス
電荷注入方法と動作原理は同じであり、バイアス電圧(
電源42)の変動によりバイアス電荷量が大きく変動す
るため、一定量のバイアス電荷を安定に注入出来ないば
かりでなく、電荷再生回路の占有面積も増大するという
欠点がある。本発明は以上のような点に鑑みてなされた
もので前述した従来のバイアス電荷注入方法の欠点を除
去するため、入カゲート電極を、バイアス電荷を注人す
る際には蓄積電極として、信号電荷を注入する際には通
常のゲートとして時分割利用することにより、バイアス
電圧の変動に対してバイアス電荷の変動を可及的に小さ
くすると共に一定量のバイアス電荷を安定に供給するこ
とができる極めて良好なバイアス電荷注入方法を提供す
ることを目的とする。
However, this method also has the same operating principle as the bias charge injection method explained in Fig. 1, and the bias voltage (
Since the amount of bias charge varies greatly due to fluctuations in the power supply 42), there are disadvantages in that not only a constant amount of bias charge cannot be stably injected, but also the area occupied by the charge regeneration circuit increases. The present invention has been made in view of the above points, and in order to eliminate the drawbacks of the conventional bias charge injection method described above, the input gate electrode is used as a storage electrode when bias charge is injected, and the signal charge is When injecting, by using it as a normal gate in a time-sharing manner, it is possible to minimize bias charge fluctuations in response to bias voltage fluctuations and to stably supply a constant amount of bias charge. It is an object of the present invention to provide a good bias charge injection method.

以下図面を参照して詳細に説明すると、第5図A,Bは
本発明の一実施例を説明するための図であつて、A図は
電荷結合型デバイスの入力部に本発明を適用した場合の
構造を、B図はパルスタイミングを説明するための図で
ある。
A detailed explanation will be given below with reference to the drawings. FIGS. 5A and 5B are diagrams for explaining one embodiment of the present invention, and FIG. Figure B is a diagram for explaining the pulse timing of the structure in this case.

そして従来の第1図と本発明の第5図Aの違いは拡散層
11と入lカゲート電極9の間に駆動パルス発生器50
を介して接地されている制御ゲート電極51を新たに設
けたことである。第5図Bは駆動パルス発生器6,7,
8からそれぞれ駆動電極3,4,5に印加される電圧波
形6’, 7’, 8’と入力信号発生器16から入力
ゲート電極9に印加される電圧波形16゛ と駆動パル
ス発生器50から制御ゲート電極51に印加される電圧
波形50″ とを示した図である。次にかかる第5図を
用いて本発明によるバイアス電荷注入法を説明する。す
なわち第5図において駆動電極3に駆動パルス発生器6
より正パルスを印加しない状態で、制御ゲート電極51
に駆動パルス発生器50より正パルスを印加し、かつ入
力ゲート電極9にも正パルス(バイアス電圧)を印加す
ると入力ゲート電極9には、9への印加電圧および9の
静電容量とで定まるバイアス電荷が拡散層11より電極
51下を通り注入される。次に制御ゲート電極51への
印加電圧を0Vとし、駆動電極3に正パルスを印加後、
入力ゲート電極9への印加電圧をOとすると、前記入力
ゲート電極9下に蓄えられていたバイアス電荷は電極3
下へ転送されバイアス電荷となる。この場合入力ゲート
電極9は蓄積電極としての機能を有する。またバイアス
電荷量は信号電荷量の1/10程度に選ぶのが普通であ
る。次に電極3下にバイアス電荷が蓄えられている状態
で、第5図Bの“1゛で示したタイミングで再び制御ゲ
ート電極51に正パルス(入力信号電圧)を印加し、印
加期間内に入力ゲート電極9に正パルスを印加すると、
信号電荷が拡散層11より電極51,9下を通り電極3
下に注入され、すでに蓄えられていたバイアス電荷と一
緒になり、前記6,7,8からの3相正パルスにより順
次右方向へ転送される。この場合、入力ゲート電極9は
通常のゲートとしての機能を有する。第5図Bの“0゛
で示したタイミングで入力ゲート電極9に正パルスが印
加されなくても、または電極51に正パルスが印加され
なくても、電極3下に蓄えられているバイアス電荷は保
持され、前記6,7,8からの3相正パルスにより順次
右方向へ転送される。以上述べた如く、入力ゲート電極
9をバイアス電荷を注入する場合には蓄積電極として、
信号電荷を注入する場合は通常のゲートとして時分割利
用することにより、所定のバイアス電荷量を安定に供給
することができる。前記バイアス電荷量を信号電荷量の
5〜20%程度とすれば、電荷結合型デバイスの信号電
荷の転送効率が向上し、信号電荷のS/N比の向上がは
かれることが知られている。このことを本発明を用いて
実現するためには次に示す方法を用いることによつてな
される。その方法は入力ゲート電極9の面積を駆動電極
3,4,5の面積の何分の1かにする方法、あるいはバ
イアス電圧を駆駆パルス電圧の何分の1かにする方法の
一方あるいは両方の方法を用いることである。以上説明
した如く本発明によればバイアス電荷を注入する場合に
入力ゲート電極9を蓄積電極として用いるため、入力ゲ
ート電極9下に蓄えられるバイアス電荷量は第2図に示
した飽和電荷量に相当する。したがつて入力電極9およ
び制御ゲート電極51に印加される正パルスの波高値の
変動あるいは、制御ゲート51の閾値電圧の製造バラツ
キに対しても、入力ゲート電極9下に蓄えられるバイア
ス電荷量は影響を受けにくく、その変動は小さい。この
ため前述の方法によれば所定のバイアス電荷を安定に注
入することができ、従来より安定なバイアス電荷の注入
方法が容易に実現出来る。本発明は電荷再生回路に適用
した場合にも有用性を発揮するもので、本発明の他の実
施例としてかかる電荷再生回路に本発明を適用した場合
の構造の一例を第6図Aに示す。
The difference between the conventional FIG. 1 and the present invention FIG.
This is because a control gate electrode 51 is newly provided which is grounded through the control gate electrode 51. FIG. 5B shows the driving pulse generators 6, 7,
voltage waveforms 6', 7', and 8' applied to the drive electrodes 3, 4, and 5 from the input signal generator 16, the voltage waveform 16' applied to the input gate electrode 9 from the input signal generator 16, and the voltage waveform 16' applied to the input gate electrode 9 from the drive pulse generator 50 5 is a diagram showing a voltage waveform 50'' applied to the control gate electrode 51. Next, the bias charge injection method according to the present invention will be explained using FIG. 5. That is, in FIG. Pulse generator 6
The control gate electrode 51 is in a state where no positive pulse is applied.
When a positive pulse is applied from the drive pulse generator 50 to the input gate electrode 9 and a positive pulse (bias voltage) is also applied to the input gate electrode 9, the voltage at the input gate electrode 9 is determined by the voltage applied to the input gate electrode 9 and the capacitance of the input gate electrode 9. Bias charges are injected from the diffusion layer 11 through below the electrode 51. Next, the voltage applied to the control gate electrode 51 is set to 0V, and after applying a positive pulse to the drive electrode 3,
When the voltage applied to the input gate electrode 9 is O, the bias charge stored under the input gate electrode 9 is transferred to the electrode 3.
It is transferred downward and becomes a bias charge. In this case, the input gate electrode 9 has a function as a storage electrode. Further, the amount of bias charge is usually selected to be about 1/10 of the amount of signal charge. Next, with the bias charge stored under the electrode 3, a positive pulse (input signal voltage) is again applied to the control gate electrode 51 at the timing indicated by "1" in FIG. 5B, and within the application period, When a positive pulse is applied to the input gate electrode 9,
Signal charges pass below the electrodes 51 and 9 from the diffusion layer 11 to the electrode 3.
It is injected downward, joins with the already stored bias charge, and is sequentially transferred to the right by the three-phase positive pulses from 6, 7, and 8. In this case, the input gate electrode 9 functions as a normal gate. Even if no positive pulse is applied to the input gate electrode 9 or no positive pulse is applied to the electrode 51 at the timing indicated by "0" in FIG. 5B, the bias charge stored under the electrode 3 is held and sequentially transferred to the right by the three-phase positive pulses from 6, 7, and 8. As described above, when the input gate electrode 9 is injected with bias charges, it is used as a storage electrode.
When injecting signal charges, a predetermined amount of bias charges can be stably supplied by using the gate as a normal gate in a time-division manner. It is known that if the bias charge amount is about 5 to 20% of the signal charge amount, the signal charge transfer efficiency of the charge-coupled device is improved and the S/N ratio of the signal charge is improved. To achieve this using the present invention, the following method is used. The method is to make the area of the input gate electrode 9 a fraction of the area of the drive electrodes 3, 4, and 5, or to make the bias voltage a fraction of the drive pulse voltage, or both. This method is to be used. As explained above, according to the present invention, when injecting bias charges, the input gate electrode 9 is used as a storage electrode, so the amount of bias charges stored under the input gate electrode 9 corresponds to the amount of saturation charge shown in FIG. do. Therefore, even with variations in the peak value of the positive pulses applied to the input electrode 9 and the control gate electrode 51 or manufacturing variations in the threshold voltage of the control gate 51, the amount of bias charge stored under the input gate electrode 9 will be It is not easily affected and its fluctuations are small. Therefore, according to the method described above, a predetermined bias charge can be stably injected, and a more stable bias charge injection method than the conventional method can be easily realized. The present invention is also useful when applied to a charge regeneration circuit, and an example of the structure when the present invention is applied to such a charge regeneration circuit as another embodiment of the present invention is shown in FIG. 6A. .

第6図Aと第3図に示した従来の電荷再生回路との相違
点は新らたに駆動パルス発生器60を設け電極25に接
続したことである。第6図Bは駆動パルス発生器28,
29,30,60からそれぞれ駆動電極22,23と2
6,24と27,25に印加される電圧波形28゛,2
9″,30″,60″と駆動パルス発生器34から出力
ゲート電極31に印加される電圧波形34″ と駆動パ
ルス発生器40から制御ゲート電極38に印加される電
圧波形40″ とを示した図である。図中の斜線部のタ
イミングは本発明により新らたにつけ加えたタイミング
であり、従来のタイミングと相異なる点である。次にか
かる第6図を用いて電荷再生回路に本発明を適用した場
合の動作を説明する。
The difference between the conventional charge regeneration circuit shown in FIG. 6A and FIG. 3 is that a drive pulse generator 60 is newly provided and connected to the electrode 25. FIG. 6B shows the drive pulse generator 28,
Drive electrodes 22, 23 and 2 from 29, 30 and 60 respectively
Voltage waveform 28゛, 2 applied to 6, 24 and 27, 25
9″, 30″, 60″, a voltage waveform 34″ applied from the drive pulse generator 34 to the output gate electrode 31, and a voltage waveform 40″ applied from the drive pulse generator 40 to the control gate electrode 38. 6 is a diagram. The timing in the shaded part in the diagram is a new timing added according to the present invention, and is different from the conventional timing. Next, using FIG. 6, the charge regeneration circuit according to the present invention is The operation when applied is explained below.

すなわち第6図において、駆動電極24,25に正パル
スを印加しない状態で、出力ゲート電極31へ駆動パル
ス発生器34より正パルスを印加し拡散層32を正の電
圧Dまであらかじめ充電(プリチヤージ)しておく。該
プリチヤージ電圧Dは配線36を介し入力ゲート電極3
7へ印加される。該印加期間内に、制御ゲート電極38
へ駆動パルス発生器40より正パルスを印加すると入力
ゲート電極37下にはプリチヤージ電圧Dおよび電極3
7の静電容量とで定まるバイアス電荷が拡散層39より
電極38下を通り注入される。該プリチヤージ電圧VD
は拡散層32に信号電荷が転送されてこない場合は入カ
ゲート37の閾値電圧よりも高く、拡散層32に信号電
荷が転送されてきた場合は入カゲート37の閾値電圧よ
りも低くなるように設定される。次に制御ゲート電極、
38への印加電圧を0Vとし、電極25に駆動パルス発
生器60より正パルスを印加すると、入力ゲート電極3
7下に蓄えられていた電荷はすべて電極25下へ転送さ
れバイアス電荷となる。この後の動作は従来の再生回路
と同様である。すなわち信号電荷lが拡散層32に転送
されてこなければ拡散層32の電圧すなわち入カゲート
電極37への印加電圧はプリチヤージ電圧VDを保つた
め、制御ゲート電極38に正パルスを印加すると信号電
荷が拡散層39より電極38,37下を通り電極25下
に注入され、すでに,蓄えられていたバイアス電荷と一
緒になり前記28,29,30により順次右方向へ転送
される。信号電荷が拡散層32に転送されてきた場合は
、拡散層32の電圧すなわち入カゲート電極37への印
加電圧は、入カゲート37の閾値電圧よりも低くなるた
め、電一極38へ正パルスを印加しても拡散層39より
電極38,37下を通つて新たな信号電荷は注入されず
、前記28,29,30により、電極25下にすでに蓄
えられていたバイアス電荷のみが順次右方向へ転送され
る。以上述べた如く、入カゲート電極37をバイアス電
・荷を注入する場合は蓄積電極として信号電荷を注入す
る場合は通常のゲートとして時分割利用することにより
所定のバイアス電荷量を安定に供給することができる。
入カゲート電極37を蓄積電極として利用するときの蓄
積電荷量(バイアス電荷量)は、プリチヤージ電圧VD
と電極37の静電容量によつて定められるため、拡散層
32に転送されてくる信号電荷の変動に対しては、いつ
さい影響を受けない。また入カゲート電極37を蓄積電
極として利用してバイアス電荷を注入する場合、第5図
の説明文中に述べた如く入カゲート電極37下に蓄えら
れるバイアス電荷量は第2図に示した飽和電荷量に相当
する。このため、入カゲート電極37に印加されるプリ
チヤージ電極VDおよび制御ゲート電極38に印加され
る正パルスの波高値の変動に対して、入カゲート電極3
7下に蓄えられるバイアス電荷量の変動は従来の方法に
比べ著るしく小さい。さらに制御ゲート38の閾値電圧
のバラツキに対してもバイアス電荷量はほとんど影響を
受けず所定のバイアス電荷量を安定に供給することがで
きる。なお第6図の説明では便宜上新らたに駆動パルス
発生器60を設けたが・実際は駆動パルス発生器、28
,29,30から駆動電極22,23,24に印加され
る電圧波形28’,29’,30’は相互により重なり
を有す電圧波形であるため、電極25は接地された駆動
パルス28に接続して動作させることができる。このた
め本発明を第3図に示した電荷再生回路に適用する場合
には第6図Bで示した40’ の変更のみで、電荷再生
回路の構造は全く変更する必要はない。従つて以上説明
したように本発明の方法によれば、入カゲート電極に人
力信号電圧を印加し、信号電荷を注入する電荷結合型デ
バイスにおいて、従来のバイアス電荷注入法では実現困
難であつたバイアス電荷を安定に注入することが可能と
なつた。すなわち本発明は入カゲート電極をバイアス電
荷を注入する場合は蓄積電極として、信号電荷を注入す
る場合は通常のゲートとして、時分割利用することによ
り入力信号電圧、プリチヤージ電圧、制御ゲート電圧の
変動制御ゲートの閾値電圧の製造バラツキあるいは信号
電荷量の変動に対して影響の著しく少ないバイアス電荷
の注入法を実現可能とした。また本発明は比較的簡単な
構造およびタイミングの変更により実現可能である。さ
らに本発明によれば、安定にバイアス電荷を供給するこ
とができるため、シフトレジスタに応用した場合入力信
号電圧、制御ゲート電圧の変動および制御ゲートの閾値
電圧の製造バラツキがあつても信号/雑音比への影響が
少なく安定に動作させることができ、さらにはシリアル
メモリに応用した場合、プリチヤージ電圧、制御ゲート
電圧の変動あるいは信号電荷量の変動があつても信号/
雑音比への影響が少なくメモリ動作を安定に行なうこと
ができる。またシフトレジスタのビツト数を大きくした
り、あるいは、シリアルメモリの電荷再生回路間ビツト
数を大きくしたり、あるいはアナログ量の入力信号に対
して再現性よく出力信号を得ようとする場合に非常な利
点をもつ。なお、本発明の実施例では表面チヤネル構造
のnチヤネル3相駆動による電荷結合型デバイスについ
て説明したが、これらに限らずl相あるいは2相あるい
は4相駆動あるいはPチヤネルの電荷結合型デバイスに
も広く適用することが可能であることは以上の記載より
明らかである。
That is, in FIG. 6, a positive pulse is applied from the drive pulse generator 34 to the output gate electrode 31 without applying a positive pulse to the drive electrodes 24 and 25, and the diffusion layer 32 is precharged to a positive voltage D (precharge). I'll keep it. The precharge voltage D is applied to the input gate electrode 3 via the wiring 36.
7. During the application period, the control gate electrode 38
When a positive pulse is applied from the drive pulse generator 40 to the input gate electrode 37, the precharge voltage D and the electrode 3
A bias charge determined by a capacitance of 7 is injected from the diffusion layer 39 through below the electrode 38. The precharge voltage VD
is set to be higher than the threshold voltage of the input gate 37 when signal charges are not transferred to the diffusion layer 32, and lower than the threshold voltage of the input gate 37 when signal charges are transferred to the diffusion layer 32. be done. Next, the control gate electrode,
When the voltage applied to the input gate electrode 38 is set to 0V and a positive pulse is applied to the electrode 25 from the drive pulse generator 60, the input gate electrode 3
All the charges stored under the electrode 25 are transferred to the bottom of the electrode 25 and become bias charges. The subsequent operation is similar to that of a conventional reproducing circuit. That is, if the signal charge l is not transferred to the diffusion layer 32, the voltage of the diffusion layer 32, that is, the voltage applied to the input gate electrode 37, will maintain the precharge voltage VD, so when a positive pulse is applied to the control gate electrode 38, the signal charge will be diffused. It is injected from the layer 39, passing under the electrodes 38 and 37 and under the electrode 25, and together with the bias charge that has already been stored, is sequentially transferred to the right by the aforementioned 28, 29, and 30. When the signal charge is transferred to the diffusion layer 32, the voltage of the diffusion layer 32, that is, the voltage applied to the input gate electrode 37 becomes lower than the threshold voltage of the input gate 37, so a positive pulse is applied to the electrode 38. Even if the voltage is applied, no new signal charges are injected from the diffusion layer 39 through below the electrodes 38, 37, and only the bias charges already stored under the electrodes 25 are sequentially moved to the right by the above-mentioned 28, 29, 30. be transferred. As described above, when injecting bias charges/charges, the input gate electrode 37 is used as a storage electrode, and when signal charges are injected, it is used as a normal gate in time division to stably supply a predetermined amount of bias charge. I can do it.
The amount of accumulated charge (bias charge) when the input gate electrode 37 is used as a storage electrode is equal to the precharge voltage VD.
Since it is determined by the capacitance of the electrode 37, it is not affected in any way by fluctuations in signal charges transferred to the diffusion layer 32. Furthermore, when bias charge is injected using the input gate electrode 37 as a storage electrode, the amount of bias charge stored under the input gate electrode 37 is the saturation charge amount shown in FIG. 2, as described in the explanatory text of FIG. corresponds to Therefore, the input gate electrode 3
The variation in the amount of bias charge stored under 7 is significantly smaller than in the conventional method. Furthermore, the amount of bias charge is hardly affected by variations in the threshold voltage of the control gate 38, and a predetermined amount of bias charge can be stably supplied. In the explanation of FIG. 6, a new drive pulse generator 60 is provided for convenience; however, in reality, the drive pulse generator 28
, 29, 30 to the drive electrodes 22, 23, 24 are voltage waveforms 28', 29', 30' that overlap each other, so the electrode 25 is connected to the grounded drive pulse 28. and make it work. Therefore, when the present invention is applied to the charge regeneration circuit shown in FIG. 3, only the change 40' shown in FIG. 6B is required, and there is no need to change the structure of the charge regeneration circuit at all. Therefore, as explained above, according to the method of the present invention, in a charge-coupled device in which a signal charge is injected by applying a human signal voltage to the input gate electrode, a bias voltage that is difficult to achieve with the conventional bias charge injection method can be applied. It has become possible to stably inject charge. In other words, the present invention uses the input gate electrode as a storage electrode when injecting bias charges and as a normal gate when injecting signal charges, and uses it in a time-division manner to control fluctuations in the input signal voltage, precharge voltage, and control gate voltage. It has become possible to realize a bias charge injection method that is significantly less affected by manufacturing variations in gate threshold voltage or fluctuations in signal charge amount. Further, the present invention can be realized by relatively simple structure and timing changes. Furthermore, according to the present invention, bias charges can be stably supplied, so when applied to a shift register, even if there are fluctuations in the input signal voltage, control gate voltage, and manufacturing variations in the threshold voltage of the control gate, there will be no signal/noise. It can operate stably with little effect on ratio, and furthermore, when applied to serial memory, the signal /
The memory operation can be performed stably with little influence on the noise ratio. It is also extremely useful when increasing the number of bits in a shift register, increasing the number of bits between charge regeneration circuits in serial memory, or trying to obtain an output signal with good reproducibility from an analog input signal. have advantages. In the embodiments of the present invention, charge-coupled devices using n-channel three-phase drive with a surface channel structure have been described, but the invention is not limited to these, and may also apply to charge-coupled devices with l-phase, two-phase, or four-phase drive, or P-channel drive. It is clear from the above description that it can be widely applied.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の電荷結合型デバイスの構造図、第2図は
電荷結合型デバイスの入力特性、第3図は従来の電荷再
生回路の構造図、第4図は従来の電荷再生回路における
バイアス電荷注入方法を示す構造図、第5図は本発明に
係る一実施例として第1図の入力部に適用した場合の構
造図と波形図、第6図は同じく他の実施例として第3図
の電荷再生回路に本発明を適用した場合の構造図と波形
図である。 1,20・・・・・・P型半導体基板、2,21・・・
・・・絶縁膜、3,4,5・・・・・・駆動電極、6,
7,8・・・・・・駆動パルス発生器、9・・・・・・
入力ゲート電極、10・・・・・・出力ゲート電極、2
2,23,24,25,26,27・・・・・・駆動電
極、28,29,30・・・・・・駆動パルス発生器、
31・・・・・・出力ゲート電極、32・・・・・・信
号電荷を取り込むためのn型拡散層、36・・・・・・
拡散層32と入力ゲート電極37とを結ぶ配線、37・
・・・・・入力ゲート電極、38・・・・・・制御ゲー
ト電極、41・・・・・・新たに設けた入力ゲート電極
、51・・・・・・新たに設けた制御ゲート電極。
Figure 1 is a structural diagram of a conventional charge-coupled device, Figure 2 is the input characteristics of a charge-coupled device, Figure 3 is a structural diagram of a conventional charge regeneration circuit, and Figure 4 is the bias in a conventional charge regeneration circuit. FIG. 5 is a structural diagram showing a charge injection method, and FIG. 5 is a structural diagram and waveform diagram when applied to the input section of FIG. 1 as an embodiment of the present invention. FIG. FIG. 2 is a structural diagram and a waveform diagram when the present invention is applied to a charge regeneration circuit of FIG. 1, 20... P-type semiconductor substrate, 2, 21...
... Insulating film, 3, 4, 5 ... Drive electrode, 6,
7, 8... Drive pulse generator, 9...
Input gate electrode, 10... Output gate electrode, 2
2, 23, 24, 25, 26, 27... drive electrode, 28, 29, 30... drive pulse generator,
31... Output gate electrode, 32... N-type diffusion layer for taking in signal charges, 36...
A wiring connecting the diffusion layer 32 and the input gate electrode 37, 37.
...Input gate electrode, 38...Control gate electrode, 41...Newly provided input gate electrode, 51...Newly provided control gate electrode.

Claims (1)

【特許請求の範囲】[Claims] 1 表面に絶縁膜を有する半導体基板と、この絶縁膜上
に設けられた複数の駆動電極と、これら駆動電極に駆動
パルスを供給する駆動パルス発生手段および信号電圧を
印加する入力ゲート電極とを備えた電荷結合型デバイス
において、前記入力ゲート電極を、バイアス電荷を注入
する際には蓄積電極として、信号電荷を注入する際には
通常のゲートとして時分割利用することを特徴とする電
荷結合型デバイスにおけるバイアス電荷注入方法。
1. A semiconductor substrate having an insulating film on its surface, a plurality of drive electrodes provided on the insulating film, drive pulse generation means for supplying drive pulses to these drive electrodes, and an input gate electrode for applying a signal voltage. A charge-coupled device characterized in that the input gate electrode is time-divisionally used as a storage electrode when injecting bias charges and as a normal gate when injecting signal charges. bias charge injection method in
JP8575976A 1976-07-19 1976-07-19 Bias charge injection method in charge-coupled devices Expired JPS5947395B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8575976A JPS5947395B2 (en) 1976-07-19 1976-07-19 Bias charge injection method in charge-coupled devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8575976A JPS5947395B2 (en) 1976-07-19 1976-07-19 Bias charge injection method in charge-coupled devices

Publications (2)

Publication Number Publication Date
JPS5311538A JPS5311538A (en) 1978-02-02
JPS5947395B2 true JPS5947395B2 (en) 1984-11-19

Family

ID=13867779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8575976A Expired JPS5947395B2 (en) 1976-07-19 1976-07-19 Bias charge injection method in charge-coupled devices

Country Status (1)

Country Link
JP (1) JPS5947395B2 (en)

Also Published As

Publication number Publication date
JPS5311538A (en) 1978-02-02

Similar Documents

Publication Publication Date Title
US4035628A (en) Analog transversal filtering and correlation with progressive summation of analog signals
US3967254A (en) Charge transfer memory
US4017741A (en) Dynamic shift register cell
US4035667A (en) Input circuit for inserting charge packets into a charge-transfer-device
US3746883A (en) Charge transfer circuits
US4011402A (en) Scanning circuit to deliver train of pulses shifted by a constant delay one after another
Berglund et al. Performance limitations of the IGFET bucket-brigade shift register
US3829711A (en) Shift registers
US4272831A (en) Two-dimensional analog memory
US4135104A (en) Regenerator circuit
US3881117A (en) Input circuit for semiconductor charge transfer devices
US4476568A (en) Charge coupled device subtractor
US3935477A (en) Analog inverter for use in charge transfer apparatus
US4377755A (en) Signal compressor apparatus
US3831041A (en) Compensating circuit for semiconductive apparatus
US4264964A (en) Dynamic memory cell of the charge transfer type applicable in particular to a shift register
JPS5947395B2 (en) Bias charge injection method in charge-coupled devices
JPS6295800A (en) Method and apparatus for controlling integrated circuit
JPS5813999B2 (en) Denkaketsugososhinokudohou
JPH08255896A (en) Charge transfer device and driving method thereof
US5093581A (en) Circuitry for generating pulses of variable widths from binary input data
US3683206A (en) Electrical storage element
CA1147059A (en) Charge transfer method and device for carrying out the method
GB1596335A (en) Differential charge transfer device
JP2768736B2 (en) Charge transfer device